JPWO2014155565A1 - 縦型半導体装置 - Google Patents

縦型半導体装置 Download PDF

Info

Publication number
JPWO2014155565A1
JPWO2014155565A1 JP2015507772A JP2015507772A JPWO2014155565A1 JP WO2014155565 A1 JPWO2014155565 A1 JP WO2014155565A1 JP 2015507772 A JP2015507772 A JP 2015507772A JP 2015507772 A JP2015507772 A JP 2015507772A JP WO2014155565 A1 JPWO2014155565 A1 JP WO2014155565A1
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
impurity concentration
electrode
channel stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015507772A
Other languages
English (en)
Inventor
淳 大河原
淳 大河原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of JPWO2014155565A1 publication Critical patent/JPWO2014155565A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

半導体基板の外周側面から表面に移行する個所にチャネルストップ領域を設けて半導体装置の耐圧を確保する構造において、不純物濃度が相違する複数個の領域でチャネルストップ領域を形成する。その際に、半導体基板の外周側面に接近するほど不純物濃度が高く、不純物高濃度領域の深さは不純物低濃度領域の深さ以上であるという関係とする。チャネルストップ領域の周辺における電界集中が緩和され、半導体装置の耐圧耐量が上昇する。

Description

本明細書では、半導体基板の表面に形成されている表面電極と裏面に形成されている裏面電極の間の抵抗が変化し、表面電極と裏面電極の間を電流が流れるオン状態と電流が流れないオフ状態を切り替えることができる縦型の半導体装置を開示する。
特許文献１に、上記の縦型半導体装置が開示されている。特許文献１に開示されている縦型半導体装置はゲート電極を備えており、ゲート電極に印加する電圧によってオン状態とオフ状態を切り替える。ダイオードの場合、順方向電圧が印加されるとオン状態となり、逆方向電圧が印加されるとオフ状態となる。動力制御に用いる縦型半導体装置では、表面電極と裏面電極の間に印加される電圧差が大きく、半導体装置がオフの状態では、大きな電圧差に抗して表面電極と裏面電極の間をオフしておく（絶縁しておく）必要がある。
半導体装置は、有限な大きさを持つ半導体基板に形成されており、表面電極と裏面電極の間に印加されている電圧差が大きくなると、半導体基板の周辺領域を介して表面電極と裏面電極の間を電流が流れる現象が生じる。そこで、ゲート電極を利用してオン・オフを能動的に切り替える半導体構造、あるいはＰＮ接合等を利用して整流動作する半導体構造等を半導体基板の中央に配置し、それを一巡する領域（すなわち半導体基板の周辺に沿って延びる領域）に、耐圧構造を配置する技術が普及している。ここでいう耐圧構造とは、半導体装置がオフ状態にある間は、表面電極と裏面電極の間に大きな電圧差が印加されても表面電極と裏面電極の間に電流が流れることを抑制する構造である。
特許文献１の周辺耐圧構造は、図６と図７に示すように、半導体基板１２の中央領域２８の外周を一巡するガードリングと、ガードリングの外周を一巡するチャネルストップ領域を備えている。特許文献１の場合、５重のガードリング１４が利用され（図７では、５本のガードリング１４のうちの外側２本のガードリング１４ｄ，１４ｅが示されている）、不純物濃度が異なる２領域１０ｇ，１０ｈによってチャネルストップ領域１０が形成されている。各ガードリング１４ａ〜１４ｅに沿ってフィールド電極１８ａ〜１８ｅが配置されており、チャネルストップ領域１０に沿ってストッパ電極２０が配置されている。図６では、五重のフィールド電極１８ａ〜１８ｅと、１重のストッパ電極２０が図示されている。
特許文献１の技術では、中央領域２８にＩＧＢＴが形成されている。図７において、参照番号２は半導体基板１２の裏面に形成されている裏面電極（コレクタ電極）であり、参照番号４はｐ型のコレクタ領域であり、参照番号８はｎ型のドリフト領域である。中央領域２８では、図示されていないｎ型のエミッタ領域と、ｎ型のエミッタ領域とｎ型のドリフト領域８を分離するｐ型のボディ領域と、そのｐ型のボディ領域にゲート絶縁膜を介して対向するゲート電極と、半導体基板１２の表面に形成されているとともにエミッタ領域に導通している表面電極（エミッタ電極）が形成されている。参照番号１６は絶縁膜であり、ゲート電極とエミッタ電極を絶縁し、エミッタ電極とフィールド電極１８ａを絶縁し、隣接するフィールド電極どうしの間を絶縁し、フィールド電極１８ｅとストッパ電極２０の間を絶縁している。
中央領域２８の周囲にｐ型のガードリング１４ａ〜１４ｅとフィールド電極１８ａ〜１８ｅが配置されていると、ＩＧＢＴがオフの状態である間、空乏層が半導体基板１２の外周側面１２ａに向けて広がり、絶縁耐圧が上昇する。ただし、空乏層が半導体基板１２の外周側面１２ａに達してしまうと絶縁耐圧が低下する。ｎ型のチャネルストップ領域１０とストッパ電極２０は、空乏層が半導体基板１２の外周側面１２ａに到達することを防止する。特許文献１の技術では、ｐ型のガードリング１４ａ〜１４ｅとフィールド電極１８ａ〜１８ｅによって空乏層を半導体基板１２の外周側面１２ａに向けて広げ、ｎ型のチャネルストップ領域１０とストッパ電極２０によって空乏層が半導体基板１２の外周側面１２ａに到達することを防止する。
特許文献１の技術では、不純物濃度が異なる２個の領域１０ｇ，１０ｈによってチャネルストップ領域１０を形成する目的が開示されていないが、不純物濃度が低い領域１０ｇ内の局所的範囲に不純物濃度が高い領域１０ｈを形成する。すなわち、半導体基板を平面視した場合に不純物高濃度領域１０ｈが不純物低濃度領域１０ｇ内に含まれているのみならず、半導体基板を断面視した場合でも不純物高濃度領域１０ｈが不純物低濃度領域１０ｇ内に含まれている。すなわち、不純物高濃度領域１０ｈは不純物低濃度領域１０ｇよりも浅い範囲にとどまっており、不純物高濃度領域１０ｈはドリフト領域８に接しない。
特開２０１２−４４６６号公報
特許文献１の耐圧構造によると、ガードリング１４ａ〜１４ｅとフィールド電極１８ａ〜１８ｅによって半導体基板１２の外周側面１２ａに向けて広げられた空乏層が半導体基板１２の外周側面１２ａに達しないようにできるが、特許文献１の技術によると、チャネルストップ領域１０の近傍において等電位線の間隔が狭くなり、電界強度が上昇するという課題が残されている。特に、チャネルストップ領域１０のコーナ部（断面視したときのコーナ部）に隣接する範囲３０内での等電位線の間隔が狭くなり、電界強度が上昇するという課題が残されている。
本明細書では、チャネルストップ領域のコーナ部（断面視したときのコーナ部）に隣接する範囲における電界強度を低下させ、耐圧能力を向上させる技術を開示する。
本明細書で開示する半導体装置では、半導体基板の周辺領域に周辺耐圧構造が形成されている。その周辺耐圧構造は、半導体基板の外周側面と、その外周側面に続いている表面とに臨む範囲に形成されているチャネルストップ領域を備えている。チャネルストップ領域の内側には、ガードリングあるいはリサーフ構造といった、空乏層を半導体基板の外周側面に向けて広げる構造が形成されている。本明細書で開示する半導体装置では、チャネルストップ領域が下記の関係を満たしている。
（１）不純物濃度が相違する複数個の領域でチャネルストップ領域が形成されており、
（２）半導体基板の外周側面に接近するほど不純物濃度が高く、
（３）不純物高濃度領域の深さは不純物低濃度領域の深さ以上である。
ここでいう「以上」は、不純物高濃度領域の深さが不純物低濃度領域の深さに等しいか、あるいは不純物低濃度領域の深さよりも深いことをいう。すなわち、不純物高濃度領域が不純物低濃度領域より浅くはないことを意味する。半導体基板の外周側面に接近するほど不純物濃度が高いことから、半導体基板の外周側面に近いチャネルストップ領域の深さは半導体基板の外周側面から遠いチャネルストップ領域の深さ以上であるといってもよい。
（１）不純物濃度が相違する複数個の領域でチャネルストップ領域が形成されており、
（２）半導体基板の外周側面に接近するほど不純物濃度が高く、
（３）不純物高濃度領域が不純物低濃度領域より浅くはない
という関係であると、チャネルストップ領域のコーナ部（断面視したときのコーナ部）に隣接する範囲における電界強度が低下し、耐圧能力を向上させることができる。
図７に示した特許文献１の技術でも、
（１）不純物濃度が相違する複数個の領域でチャネルストップ領域が形成されており、
（２）半導体基板の外周側面に接近するほど不純物濃度が高くなる関係を満たしている。しかしながら、不純物高濃度領域のほうが不純物低濃度領域よりも浅く形成されており、前記した（３）の関係を満たしていない。（１）（２）の要件を備えていても（３）の関係を欠いていると、チャネルストップ領域のコーナ部（断面視したときのコーナ部）に隣接する範囲におけるドリフト層の電界強度が上昇してしまい、耐圧能力を向上させることができない。
第１実施例の半導体基板の周辺部を断面視した図。 図１の半導体基板に生じる等電位線を示す図。 チャネルストップ領域が単一領域で形成されている場合に生じる等電位線を示す図。 第２実施例の半導体基板の周辺部を断面視した図。 第３実施例の半導体基板の周辺部を断面視した図。 特許文献１の半導体基板を平面視した図。 特許文献１の半導体基板の周辺部を断面視した図。 第１実施例の半導体基板の周辺部と特許文献１の半導体基板の周辺部に生じる現象を対比して示す図。
（第１実施例）
図1は、第１実施例の半導体基板１２の周辺部を断面視した図であり、最外周のガードリング１４ｅよりも外周側面１２ａ側を示している。最外周のガードリング１４ｅの内側には多重のガードリング１４ａ〜１４ｄ（ただし図１では図示されていない）が形成されており、その内側にはＩＧＢＴとして動作する半導体構造が形成されている。これらの点は従来技術と同じであり、重複説明を省略する。なお特許文献１に記載されているＩＧＢＴは、半導体基板の表面に沿って延びるゲート電極を利用しているが、トレンチゲート電極を利用するＩＧＢＴであってもよい。
図１において、参照番号１２は半導体基板であり、半導体基板１２の裏面に裏面電極（コレクタ電極）２が形成されている。参照番号４はｐ型のコレクタ領域であり、参照番号６はｎ型のバッファ領域であり、参照番号８はｎ型のドリフト領域である。バッファ領域６の不純物濃度に比して、ドリフト領域８の不純物濃度は低い。ドリフト領域８は、加工されないで残った半導体基板１２で構成されており、バルク領域といってもよい。図示されていない中央領域では、図示されていないｎ型のエミッタ領域と、ｎ型のエミッタ領域とｎ型のドリフト領域８を分離するｐ型のボディ領域と、そのボディ領域にゲート絶縁膜を介して対向するゲート電極と、半導体基板１２の表面に形成されているとともにエミッタ領域に導通している表面電極（エミッタ電極）が形成されている。参照番号１６は絶縁膜であり、ゲート電極とエミッタ電極を絶縁している。参照番号１４ｅは最外周のガードリングであり、参照番号１８ｅは最外周のフィールド電極である。ガードリング１４ｅとフィールド電極１８ｅは、絶縁膜１６に形成されている開孔１６ｅを介して導通している。ガードリング１４ａ〜１４ｅはｐ型領域で形成されている。
参照番号１０は、チャネルストップ領域であり、半導体基板１２の外周側面１２ａと外周側面１２ａに続いている半導体基板１２の表面１２ｂとに臨む範囲に形成されている。チャネルストップ領域１０は、
（１）不純物濃度が相違する複数個のｎ型の領域１０ａ，１０ｂ，１０ｃ，１０ｄで形成されており、
（２）半導体基板１２の外周側面１２ａに接近するほど不純物濃度が高い。すなわち、領域１０ａの不純物濃度＜領域１０ｂの不純物濃度＜領域１０ｃの不純物濃度＜領域１０ｄの不純物濃度である。チャネルストップ領域１０を形成する領域の中では最も不純物濃度が低い領域１０ａでも、その不純物濃度はドリフト領域８の不純物濃度より高い。すなわち、ドリフト領域８の不純物濃度＜領域１０ａの不純物濃度である。
（３）不純物高濃度領域は不純物低濃度領域よりも浅くない。すなわち、領域１０ａの深さ≦領域１０ｂの深さ≦領域１０ｃの深さ≦領域１０ｄの深さである。本実施例では、領域１０ａの深さ＝領域１０ｂの深さ＝領域１０ｃの深さ＝領域１０ｄの深さである。仮に、領域１０ａの深さ＞領域１０ｂの深さ＞領域１０ｃの深さ＞領域１０ｄの深さであるとすると、領域１０ｄは領域１０ｃに包含され、領域１０ｃは領域１０ｂに包含され、領域１０ｂは領域１０ａに包含され、領域１０ｂ，１０ｃ，１０ｄはドリフト領域８に接さず、領域１０ａのみがドリフト領域８に接することになる。本実施例では、領域１０ａの深さ≦領域１０ｂの深さ≦領域１０ｃの深さ≦領域１０ｄの深さであることから、領域１０ａ，１０ｂ，１０ｃ，１０ｄのそれぞれがドリフト領域８に接することになる。この構造によると、等電位線が密集して電界強度が高くなりやすい位置が、図１の参照番号３０に示す４か所に分散され、各箇所の電界強度が低下する。
図２は、ゲート電極にオン電圧を印加せず、表面電極を接地し、裏面電極に正電圧を印加した状態における等電位線Ａ，Ｂ・・の分布を示している。図１の個所３０に示す位置でも等電位線は密にならず、個所３０の電界強度が低く抑えられている。
図３は、チャネルストップ領域１０ｐを濃度が等しい一つの領域で形成した場合に生じる等電位線の分布を示している。図３の場合、チャネルストップ領域１０ｐを通過する等電位線Ｇ１，Ｈ１，Ｉ１は、密に配置されており、チャネルストップ領域１０ｐの周辺に位置するドリフト領域８内に高い電界強度が発生する。図２と図３を比較すると明らかに、チャネルストップ領域が前記（１）（２）（３）の関係を満たしていると、ドリフト領域８内に発生する電界強度の最大値が低く抑えられる。電界強度が高くなりすぎて絶縁が破られる現象が発生しづらくなっている。
図８は、実施例の半導体装置と従来の半導体装置に生じる現象を対比して示している。図８の（２）は、図１に示した実施例の半導体装置の断面を示し、その（１）−（１）線に沿った電界強度分布が図８の（１）のグラフである。図８の（４）は、図７に示した従来の半導体装置の断面を示し、その（３）−（３）線に沿った電界強度分布が図８の（３）のグラフである。
（１）と（３）を比較すると明らかに、（２）に示すようにドリフト領域８に接する面においてチャネルストップ領域１０の不純物濃度が変化していると、濃度が変化する部分に対向する位置の周辺における電界強度が低下する。（２）の場合、不純物濃度が低いドリフト領域８からそれよりは不純物濃度が高いチャネルストップ領域１０ａに変化する位置と、チャネルストップ領域１０の中ではもっとも不純物濃度が低い領域１０ａからそれより濃度が高い領域１０ｂに変化する位置と、領域１０ｂからそれより濃度が高い領域１０ｃに変化する位置と、領域１０ｃからそれより濃度が高い領域１０ｄに変化する位置の４か所に対向する位置の周辺における電界集中が分散され、電界強度が高くなりすぎて絶縁が破れる現象の発生を防止できる。同時に、（１）のグラフにおける面積（電界強度を距離に沿って積分した値）が増大し、高い絶縁耐量を得ることができる。それに対して、（４）に示すようにドリフト領域８に接する面におけるチャネルストップ領域１０の不純物濃度が一様であると（不純物高濃度領域１０ｈは不純物低濃度領域１０ｇに包含されてしまっており、ドリフト領域８に接しない）、不純物濃度が低いドリフト領域８からそれよりは不純物濃度が高いチャネルストップ領域１０ｇに変化する位置の周辺でしか電界集中を分散させる現象が得られず、電界強度が高くなりすぎて絶縁が敗れる現象が発生しやすい。不純物濃度が低い領域１０ｇからそれより濃度が高い領域１０ｈに変化する位置の周辺でも電界強度は低下するが、不純物濃度の変化点がドリフト領域８に面していないために、電界集中を分散させる効果が低く、電界強度の最大値が高くなりすぎる現象を抑制しきれない。しかも、（３）のグラフにおける面積は（１）よりも狭く、絶縁耐量も低い。
チャネルストップ領域に不純物濃度の変化を持たせ、しかもその不純物濃度の変化位置がドリフト領域８に接する構造によると、電界集中が高くなりすぎる位置の周辺に電界集中を分散させることができる。そのために、電界強度の最大値が大きくなりすぎることが防止でき、しかも電界強度分布を距離に沿って積分した面積を確保して高い絶縁耐量を確保することができる。図２は、その結果を反映しており、チャネルストップ領域の周辺における等電位線が密になりすぎることがなく、高い絶縁耐量が得られることを示している。
図１に示すように、ドリフト領域８に接する面において領域１０ｃから１０ｄに切り替わる位置を基準位置とし、その基準位置からストッパ電極２０が伸びている距離をａとし、その基準位置から領域１０ａが伸びている距離（領域１０ａの底面が、平坦面から曲面に転じる位置までの距離）をｂとしたときに、ａ＜ｂの関係の設定されている。領域１０ａ，１０ｂ等は、ストッパ電極２０で被覆されていない領域を延びている。これもまた、電界強度が高くなりすぎる位置の周辺に電界集中を分散させることに寄与する。その結果、電界強度の最大値が大きくなりすぎることを防止し、しかも電界強度分布を距離に沿って積分した面積を確保して高い絶縁耐量を確保するのに有用である。
（第２実施例）
図４に示すように、ガードリング１４に代えてリサーフ層２２によって、周辺耐圧構造を構成してもよい。リサーフ層２２を利用して空乏層を半導体基板の外周側面に向けて伸ばすことができる。また、チャネルストップ領域１０を複数の領域で構成するという場合、最少２個の領域である場合を含む。この場合でも、ドリフト領域８の不純物濃度＜領域１０ｅの不純物濃度＜領域１０ｆの不純物濃度の関係であり、領域１０ｆが領域１０ｅよりも浅くなくて領域１０ｆがドリフト領域８に接しているという条件を満たしていると、チャネルストップ領域１０の周囲における電界集中が緩和され、高い耐圧耐量を確保することができる。
（第３実施例）
図５に示すように、フィールド電極１８に加えてフィールドプレート２４を利用してもよい。このフィールドプレートは、ポリシリコン等で形成することができる。その場合、絶縁膜１６に形成した開孔１６ｆを利用してフィールド電極１８とフィールドプレート２４をオーミックコンタクトさせておく。フィールドプレート２４が半導体基板１２内の電界分布に影響を与え、空乏層を半導体基板１２の外周側面に向けて広げる。
また、ストップ電極２０に加えてストッププレート２６を利用してもよい。ストッププレートは、ポリシリコン等で形成することができる。その場合、絶縁膜１６に形成した開孔１６ｈを利用してストップ電極２０とストッププレート２４をオーミックコンタクトさせておく。ストッププレート２６が半導体基板１２内の電界分布に影響を与え、チャネルストップ領域の周囲に電界が集中するのを阻止する。
この場合も、ドリフト領域８に接する面において領域１０ｃから１０ｄに切り替わる位置を基準位置とし、その基準位置からストッププレート２４が伸びている距離をａとし、その基準位置から領域１０ａが伸びている距離（領域１０ａの底面が、平坦面から曲面に転じる位置までの距離）をｂとしたときに、ａ＜ｂの関係に設定する。これもまた、電界強度が高くなりすぎる位置の周辺に電界集中を分散させることに寄与する。その結果、電界強度の最大値が大きくなりすぎることを防止し、しかも電界強度分布を距離に沿って積分した面積を確保して高い絶縁耐量を確保するのに有用である。
以上、本実施例について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
例えば、実施例では半導体基板の中央にＩＧＢＴが形成されているが、本明細書で開示する周辺耐圧構造は、半導体基板の中央にＭＯＳあるいはダイオードが形成されている場合にも有用である。また実施例では、ｎ型の半導体基板をドリフト領域に利用しているが、ｐ型の半導体基板をドリフト領域に利用してもよい。導電型を反転させることができる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２：裏面電極、コレクタ電極
４：コレクタ領域
６：バッファ領域
８：ドリフト領域、バルク領域
１０：チャネルストップ領域
１０ａ，１０ｂ，１０ｃ，１０ｄ：不純物濃度が異なる領域
１０ｅ，１０ｆ：不純物濃度が異なる領域
１２：半導体基板
１２ａ：外周側面
１２ｂ：表面
１４：ガードリング
１６：絶縁膜
１８：フィールド電極
２０：ストップ電極
２２：リサーフ層
２４：フィールドプレート
２６：ストッププレート
２８：中央領域
３０：電界集中個所
特許文献１の周辺耐圧構造は、図６と図７に示すように、半導体基板１２の中央領域２８の外周を一巡するガードリングと、ガードリングの外周を一巡するチャネルストップ領域を備えている。特許文献１の場合、５重のガードリング１４が利用され（図７では、５本のガードリング１４のうちの外側２本のガードリング１４ｄ，１４ｅが示されている）、不純物濃度が異なる２領域１０ｇ，１０ｈによってチャネルストップ領域１０が形成されている。各ガードリング１４ａ〜１４ｅに沿ってフィールド電極１８ａ〜１８ｅが配置されており、チャネルストップ領域１０に沿ってストップ電極２０が配置されている。図６では、五重のフィールド電極１８ａ〜１８ｅと、１重のストップ電極２０が図示されている。
特許文献１の技術では、中央領域２８にＩＧＢＴが形成されている。図７において、参照番号２は半導体基板１２の裏面に形成されている裏面電極（コレクタ電極）であり、参照番号４はｐ型のコレクタ領域であり、参照番号８はｎ型のドリフト領域である。中央領域２８では、図示されていないｎ型のエミッタ領域と、ｎ型のエミッタ領域とｎ型のドリフト領域８を分離するｐ型のボディ領域と、そのｐ型のボディ領域にゲート絶縁膜を介して対向するゲート電極と、半導体基板１２の表面に形成されているとともにエミッタ領域に導通している表面電極（エミッタ電極）が形成されている。参照番号１６は絶縁膜であり、ゲート電極とエミッタ電極を絶縁し、エミッタ電極とフィールド電極１８ａを絶縁し、隣接するフィールド電極どうしの間を絶縁し、フィールド電極１８ｅとストップ電極２０の間を絶縁している。
中央領域２８の周囲にｐ型のガードリング１４ａ〜１４ｅとフィールド電極１８ａ〜１８ｅが配置されていると、ＩＧＢＴがオフの状態である間、空乏層が半導体基板１２の外周側面１２ａに向けて広がり、絶縁耐圧が上昇する。ただし、空乏層が半導体基板１２の外周側面１２ａに達してしまうと絶縁耐圧が低下する。ｎ型のチャネルストップ領域１０とストップ電極２０は、空乏層が半導体基板１２の外周側面１２ａに到達することを防止する。特許文献１の技術では、ｐ型のガードリング１４ａ〜１４ｅとフィールド電極１８ａ〜１８ｅによって空乏層を半導体基板１２の外周側面１２ａに向けて広げ、ｎ型のチャネルストップ領域１０とストップ電極２０によって空乏層が半導体基板１２の外周側面１２ａに到達することを防止する。
図１に示すように、ドリフト領域８に接する面において領域１０ｃから１０ｄに切り替わる位置を基準位置とし、その基準位置からストップ電極２０が伸びている距離をａとし、その基準位置から領域１０ａが伸びている距離（領域１０ａの底面が、平坦面から曲面に転じる位置までの距離）をｂとしたときに、ａ＜ｂの関係の設定されている。領域１０ａ，１０ｂ等は、ストップ電極２０で被覆されていない領域を延びている。これもまた、電界強度が高くなりすぎる位置の周辺に電界集中を分散させることに寄与する。その結果、電界強度の最大値が大きくなりすぎることを防止し、しかも電界強度分布を距離に沿って積分した面積を確保して高い絶縁耐量を確保するのに有用である。
また、ストップ電極２０に加えてストッププレート２６を利用してもよい。ストッププレートは、ポリシリコン等で形成することができる。その場合、絶縁膜１６に形成した開孔１６ｈを利用してストップ電極２０とストッププレート２６をオーミックコンタクトさせておく。ストッププレート２６が半導体基板１２内の電界分布に影響を与え、チャネルストップ領域の周囲に電界が集中するのを阻止する。
この場合も、ドリフト領域８に接する面において領域１０ｃから１０ｄに切り替わる位置を基準位置とし、その基準位置からストッププレート２６が伸びている距離をａとし、その基準位置から領域１０ａが伸びている距離（領域１０ａの底面が、平坦面から曲面に転じる位置までの距離）をｂとしたときに、ａ＜ｂの関係に設定する。これもまた、電界強度が高くなりすぎる位置の周辺に電界集中を分散させることに寄与する。その結果、電界強度の最大値が大きくなりすぎることを防止し、しかも電界強度分布を距離に沿って積分した面積を確保して高い絶縁耐量を確保するのに有用である。

Claims (3)

  1. 半導体基板と、
    前記半導体基板の表面に形成されている表面電極と、
    前記半導体基板の裏面に形成されている裏面電極を備えており、
    前記半導体基板の中央領域に、前記表面電極と前記裏面電極の間を流れる電流を制御する電流制御用半導体構造が形成されており、
    前記半導体基板の周辺領域に、前記表面電極と前記裏面電極の間を電流が流れない状態のときに、空乏層を半導体基板の外周側面に向けて伸ばす延伸構造と、外周側面に向けて伸びる空乏層が外周側面に達するのを阻止するチャネルストップ領域が形成されており、
    そのチャネルストップ領域が、
    （１）不純物濃度が相違する複数個の領域で形成されており、
    （２）半導体基板の外周側面に接近するほど不純物濃度が高く、
    （３）不純物高濃度領域の深さは不純物低濃度領域の深さ以上である
    という関係を満たしている半導体装置。
  2. 前記不純物高濃度領域の深さが、前記不純物低濃度領域の深さに等しいことを特徴とする請求項１に記載の半導体装置。
  3. 半導体基板のバルク領域の不純物濃度＜チャネルストップ領域を構成する不純物低濃度領域の不純物濃度＜チャネルストップ領域を構成する不純物高濃度領域の不純物濃度であることを特徴とする請求項１に記載の半導体装置。
JP2015507772A 2013-03-27 2013-03-27 縦型半導体装置 Pending JPWO2014155565A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2013/059023 WO2014155565A1 (ja) 2013-03-27 2013-03-27 縦型半導体装置

Publications (1)

Publication Number Publication Date
JPWO2014155565A1 true JPWO2014155565A1 (ja) 2017-02-16

Family

ID=51622642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015507772A Pending JPWO2014155565A1 (ja) 2013-03-27 2013-03-27 縦型半導体装置

Country Status (5)

Country Link
US (1) US20160013266A1 (ja)
JP (1) JPWO2014155565A1 (ja)
CN (1) CN105051902A (ja)
DE (1) DE112013006871T5 (ja)
WO (1) WO2014155565A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016108125B4 (de) 2016-05-02 2023-11-23 Infineon Technologies Ag Halbleitervorrichtung und Herstellung davon
CN108447896B (zh) * 2018-04-08 2021-02-05 深圳市太赫兹科技创新研究院 碳化硅功率器件终端结构的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173174A (ja) * 1996-12-06 1998-06-26 Toshiba Corp 半導体装置とその製造方法
JP2000508122A (ja) * 1997-01-17 2000-06-27 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイス
JP2008227239A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2011178B (en) * 1977-12-15 1982-03-17 Philips Electronic Associated Fieldeffect devices
DE2846637A1 (de) * 1978-10-11 1980-04-30 Bbc Brown Boveri & Cie Halbleiterbauelement mit mindestens einem planaren pn-uebergang und zonen- guard-ringen
JPS5955037A (ja) * 1982-09-24 1984-03-29 Hitachi Ltd 半導体装置
JP2585331B2 (ja) * 1986-12-26 1997-02-26 株式会社東芝 高耐圧プレーナ素子
US5041896A (en) * 1989-07-06 1991-08-20 General Electric Company Symmetrical blocking high voltage semiconductor device and method of fabrication
JP2570022B2 (ja) * 1991-09-20 1997-01-08 株式会社日立製作所 定電圧ダイオード及びそれを用いた電力変換装置並びに定電圧ダイオードの製造方法
JP2850694B2 (ja) * 1993-03-10 1999-01-27 株式会社日立製作所 高耐圧プレーナ型半導体装置
EP0661753A1 (en) * 1994-01-04 1995-07-05 Motorola, Inc. Semiconductor structure with field limiting ring and method for making
US5969400A (en) * 1995-03-15 1999-10-19 Kabushiki Kaisha Toshiba High withstand voltage semiconductor device
US5801836A (en) * 1996-07-16 1998-09-01 Abb Research Ltd. Depletion region stopper for PN junction in silicon carbide
US6002159A (en) * 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
SE9700156D0 (sv) * 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
US5932894A (en) * 1997-06-26 1999-08-03 Abb Research Ltd. SiC semiconductor device comprising a pn junction
EP0913872A1 (en) * 1997-10-29 1999-05-06 Motorola Semiconducteurs S.A. Insulated gate bipolar transistor
FR2784801B1 (fr) * 1998-10-19 2000-12-22 St Microelectronics Sa Composant de puissance portant des interconnexions
JP2000252456A (ja) * 1999-03-02 2000-09-14 Hitachi Ltd 半導体装置並びにそれを用いた電力変換器
JP3545633B2 (ja) * 1999-03-11 2004-07-21 株式会社東芝 高耐圧型半導体装置及びその製造方法
JP2003347547A (ja) * 2002-05-27 2003-12-05 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
DE102005023668B3 (de) * 2005-05-23 2006-11-09 Infineon Technologies Ag Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
DE102005031908B3 (de) * 2005-07-07 2006-10-19 Infineon Technologies Ag Halbleiterbauelement mit einer Kanalstoppzone
US7897471B2 (en) * 2008-06-19 2011-03-01 Fairchild Semiconductor Corporation Method and apparatus to improve the reliability of the breakdown voltage in high voltage devices
JP5223773B2 (ja) * 2009-05-14 2013-06-26 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP5515922B2 (ja) * 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
JP5435129B2 (ja) * 2011-10-26 2014-03-05 トヨタ自動車株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173174A (ja) * 1996-12-06 1998-06-26 Toshiba Corp 半導体装置とその製造方法
JP2000508122A (ja) * 1997-01-17 2000-06-27 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイス
JP2008227239A (ja) * 2007-03-14 2008-09-25 Toyota Central R&D Labs Inc 半導体装置

Also Published As

Publication number Publication date
DE112013006871T5 (de) 2015-12-10
US20160013266A1 (en) 2016-01-14
WO2014155565A1 (ja) 2014-10-02
CN105051902A (zh) 2015-11-11

Similar Documents

Publication Publication Date Title
JP5900503B2 (ja) 半導体装置
JP4265684B1 (ja) 半導体装置
JP6077380B2 (ja) 半導体装置
JP2016225345A (ja) 逆導通ｉｇｂｔ
US9312372B2 (en) Semiconductor device
US20160351560A1 (en) Schottky barrier diode
US10438946B2 (en) Semiconductor device and electrical apparatus
JP2018060984A (ja) 半導体装置
WO2014125584A1 (ja) 半導体装置
JP2013161918A (ja) 半導体装置
JP2017139293A (ja) ダイオード
US10777549B2 (en) Semiconductor device
JP5605230B2 (ja) 半導体装置
JP7052315B2 (ja) 半導体装置
JP2017139289A (ja) ダイオード
JP2014130896A (ja) 半導体装置
WO2014155565A1 (ja) 縦型半導体装置
US20140159104A1 (en) Semiconductor device
JP2016096307A (ja) 半導体装置
JP5798517B2 (ja) 半導体装置
JP6179468B2 (ja) 半導体装置
JP5375270B2 (ja) 半導体装置
JP7147510B2 (ja) スイッチング素子
JP2013069871A (ja) 半導体装置
JP7352151B2 (ja) スイッチング素子

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170221