JP2019169563A - 半導体装置の製造方法、および半導体装置 - Google Patents

Abstract

【課題】歩留まり良く、特性に優れた半導体装置を製造可能な半導体装置の製造方法および半導体装置を提供する。【解決手段】半導体装置の製造方法は、主面１０ａに拡散領域１４を形成し主面１０ｂに拡散領域１５を形成する工程と、レジスト溝部３１および複数本のレジスト溝部３２を有するレジストマスク３０を主面１０ａの酸化膜１１Ｃの上に形成する工程と、レジスト溝部３１およびレジスト溝部３２に露出した酸化膜１１Ｃをエッチング液によりエッチングして酸化膜１１Ｃに、レジスト溝部３１に対応する第１の酸化膜溝部およびレジスト溝部３２に対応する第２の酸化膜溝部を形成するエッチング工程とを備え、レジスト溝部３１はゲート近傍領域Ａ１に形成され、レジスト溝部３２は周辺領域Ａ２に形成され、レジスト溝部３１は、その一端においてレジスト溝部３２に接続するとともに当該一端から制御電極形成予定領域Ａ０に向かって延在している。【選択図】図６

Description

本発明は、半導体装置の製造方法、および半導体装置に関する。

従来、特許文献１に記載のように、矩形状の半導体領域のコーナー部にゲート電極が形成されたコーナーゲート型のサイリスタが知られている。このサイリスタでは、Ｐ型のベース領域内にＮ型のエミッタ領域が形成されている。そして、エミッタ領域を貫通するＰ型の半導体領域（以下、本願において「ショートゲート」（Ｓｈｏｒｔ Ｇａｔｅ：ＳＧ）という。）が設けられる。ショートゲートはエミッタ領域と並列接続された抵抗とみなせる。

ショートゲートが設けられることにより、逆バイアスが印加されたサイリスタ内の接合容量を充電する電流（充電電流）がショートゲートを通ってカソード電極に流れるようになる。これにより、急激に変化する電圧が印加されてもサイリスタはオフ状態を維持できるようになる。すなわち、ｄｖ／ｄｔ耐量が増加する。

特許文献１に記載のように、ショートゲートとして、小径のショートゲートが正方格子状に配置される。ショートゲートは、サイリスタがオンの状態において主電流が流れない領域（不活性領域）であるため、できるだけ小面積に形成される。

特開２０１１−１５１０６３号公報

ところで、ゲートトリガ電圧やオン電圧等の特性を向上させるために、ショートゲートの上側領域（カソード電極と接する領域）にベース領域よりも高濃度のＰ型拡散領域（以下、単に「ショートゲートＰ＋領域」ともいう。）が形成されたサイリスタがある。このようなサイリスタを製造するために、ショートゲートＰ＋領域の形成予定位置に小径の開口部を有するレジストマスクを形成し、このレジストマスクを用いて半導体ウェーハ上の酸化膜に対するエッチングが行われる。より詳しくは、レジストマスクが形成された半導体ウェーハをエッチング液に浸けることによりエッチングが行われる。エッチング後、酸化膜に形成された開口部からＰ型不純物を導入することで、ショートゲートＰ＋領域が形成される。

しかしながら、レジストマスクが設計通りの形状・寸法に形成されたとしても、エッチング液により酸化膜をエッチングする際にエッチング液内に発生した気泡がレジストマスクの小径の開口部内に滞留し、この滞留した気泡により酸化膜の正常なエッチングが阻害されるおそれがある。この結果、ショートゲートＰ＋領域が設計通りに形成されず、所望の特性が得られないという課題がある。

そこで、本発明は、歩留まり良く、特性に優れた半導体装置を製造可能な半導体装置の製造方法および半導体装置を提供することを目的とする。

本発明に係る半導体装置の製造方法は、
第１の主面および前記第１の主面と反対側の第２の主面を有する第１導電型の半導体ウェーハを用意する工程と、
前記第１の主面に第２導電型の第１の拡散領域を形成し、前記第２の主面に第２導電型の第２の拡散領域を形成する工程と、
前記第１の主面の酸化膜の上に、底面に前記酸化膜が露出した少なくとも１本の第１のレジスト溝部と、底面に前記酸化膜が露出した複数本の第２のレジスト溝部を有するレジストマスクを形成する工程と、
前記第１のレジスト溝部および前記第２のレジスト溝部に露出した前記酸化膜をエッチング液によりエッチングして、前記酸化膜に、前記第１のレジスト溝部に対応する第１の酸化膜溝部と、前記第２のレジスト溝部に対応する第２の酸化膜溝部を形成するエッチング工程と、
前記第１の酸化膜溝部および前記第２の酸化膜溝部から第２導電型の不純物を導入して、前記第１の拡散領域内に前記第１の拡散領域よりも不純物濃度の高い第３の拡散領域を形成する工程と、を備え、
前記第１のレジスト溝部は、制御電極形成予定領域と隣り合うゲート近傍領域に形成され、前記第２のレジスト溝部は、前記ゲート近傍領域を挟んで前記制御電極形成予定領域の反対側に位置する周辺領域に形成され、前記第１のレジスト溝部は、その一端において前記第２のレジスト溝部に接続するとともに前記一端から前記制御電極形成予定領域に向かって延在していることを特徴とする。

また、前記半導体装置の製造方法において、
前記複数本の第２のレジスト溝部は、前記第１の拡散領域の中心領域から放射状に形成されているようにしてもよい。

また、前記半導体装置の製造方法において、
前記レジストマスクは、前記複数本の第２のレジスト溝部の端部同士を接続する第３のレジスト溝部をさらに有するようにしてもよい。

また、前記半導体装置の製造方法において、
前記第３のレジスト溝部は、前記複数本の第２のレジスト溝部を囲うように枠状に形成されるようにしてもよい。

また、前記半導体装置の製造方法において、
前記複数本の第２のレジスト溝部は、互いに並行に形成された複数本の第３のレジスト溝部と、前記第３のレジスト溝部と交わる方向に延伸し且つ各々が対応する前記第３のレジスト溝部に接続された複数本の第４のレジスト溝部とを有するようにしてもよい。

また、前記半導体装置の製造方法において、
前記レジストマスクは、前記複数本の第２のレジスト溝部同士を接続する第５のレジスト溝部をさらに有するようにしてもよい。

また、前記半導体装置の製造方法において、
前記第１のレジスト溝部の幅は、前記第２のレジスト溝部の幅よりも広いようにしてもよい。

また、前記半導体装置の製造方法において、
前記第１のレジスト溝部の他端と前記制御電極形成予定領域との間の距離は、基準値に基づく距離範囲内にあるようにしてもよい。

また、前記半導体装置の製造方法において、
前記第１の拡散領域は、平面視して前記制御電極形成予定領域が一隅を占める略正方形状に形成され、
互いに接続された前記第１のレジスト溝部と前記第２のレジスト溝部は、前記第１の拡散領域の対角線上に形成されるようにしてもよい。

また、前記半導体装置の製造方法において、
前記第１の主面に形成された酸化膜の上に、前記第３の拡散領域の直上の前記酸化膜を覆う第２のレジストマスクを形成する工程と、
前記第２のレジストマスクを用いて前記酸化膜をエッチングして前記酸化膜に底面に前記第１の拡散領域が露出した開口部を形成する工程と、
前記開口部から第１導電型の不純物を導入して、前記第１の拡散領域内に第１導電型の第４の拡散領域を形成する工程と、
前記第１の主面に、前記第４の拡散領域に電気的に接続する第１の主電極を形成する工程と、
前記第１の主面に、前記第１の拡散領域に電気的に接続する制御電極を形成する工程と、
前記第２の主面に、前記第２の拡散領域に電気的に接続する第２の主電極を形成する工程と、
をさらに備えてもよい。

本発明に係る半導体装置は、
第１の主面、および前記第１の主面の反対側の第２の主面を有する第１導電型の半導体基板と、
前記半導体基板の前記第１の主面に形成された第２導電型の第１の拡散領域と、
前記半導体基板の前記第２の主面に形成された第２導電型の第２の拡散領域と、
前記第１の拡散領域内に形成され、前記第１の拡散領域よりも不純物濃度が高い第２導電型の第３の拡散領域と、
前記第１の拡散領域内に形成された第１導電型の第４の拡散領域と、
前記第１の主面に形成され、前記第１の拡散領域に電気的に接続する制御電極と、
前記第１の主面に形成され、前記第４の拡散領域に電気的に接続する第１の主電極と、
前記第２の主面に形成され、前記第２の拡散領域に電気的に接続する第２の主電極と、
前記第１の主電極に接する領域が前記第３の拡散領域により構成され、前記第４の拡散領域を貫通する少なくとも１本の線状の第１のショートゲートと、
前記第１の主電極に接する領域が前記第３の拡散領域により構成され、前記第４の拡散領域を貫通する複数本の線状の第２のショートゲートと、
を備え、
前記少なくとも１本の第１のショートゲートは、前記第１の主電極が形成される領域のうち前記制御電極と隣り合う第１の領域に配置され、
前記複数本の第２のショートゲートは、前記第１の領域を挟んで前記制御電極の反対側に位置する第２の領域に配置され、
前記第１のショートゲートは、一端が前記第２のショートゲートに接続し、且つ前記一端から前記制御電極に向かって延在していることを特徴とする。

また、前記半導体装置において、
前記複数本の第２のショートゲートは、前記第１の主電極の中心領域から放射状に形成されていてもよい。

また、前記半導体装置において、
前記第１の主電極に接する領域が前記第３の拡散領域により構成され、前記第４の拡散領域を貫通する第３のショートゲートであって、前記複数本の第２のショートゲートの端部同士を接続する第３のショートゲートをさらに備えてもよい。

また、前記半導体装置において、
前記第１のショートゲートの先端と前記制御電極との間の距離は、基準値に基づく距離範囲内にあるようにしてもよい。

本発明では、半導体ウェーハの酸化膜上に形成されるレジストマスクに小径の開口部ではなく、第１および第２のレジスト溝部を設ける。これにより、エッチング工程におけるエッチング液の流動性が向上するため、エッチング液に気泡が発生した場合であっても、エッチング液が第１および第２のレジスト溝部に沿って流れることで、気泡は第１および第２のレジスト溝部内に留まることなく外部に流し出される。その結果、酸化膜の正常なエッチングが気泡によって阻害されることを抑制でき、酸化膜を正常にエッチングすることができる。その結果、本発明によれば、歩留まり良く、特性に優れた半導体装置を得ることができる。

本発明の実施形態に係る半導体装置の平面図である。 図１のＡ−Ａ線に沿う断面図である。 図１をショートゲートＳＧ１，ＳＧ２，ＳＧ３を中心に拡大した平面図である。 本発明の実施形態に係る半導体装置の製造方法を説明するためのフローチャートである。 図４Ａに続く、本発明の実施形態に係る半導体装置の製造方法を説明するためのフローチャートである。 本発明の実施形態に係る半導体装置の製造方法を説明するための工程断面図である。 図５Ａに続く、本発明の実施形態に係る半導体装置の製造方法を説明するための工程断面図である。 図５Ｂに続く、本発明の実施形態に係る半導体装置の製造方法を説明するための工程断面図である。 図５Ｃに続く、本発明の実施形態に係る半導体装置の製造方法を説明するための工程断面図である。 実施形態に係るレジストマスク３０の平面図である。 実施形態の変形例１に係るレジストマスク３０Ａの平面図である。 実施形態の変形例２に係るレジストマスク３０Ｂの平面図である。 実施形態の変形例３に係るレジストマスク３０Ｃの平面図である。

以下、図面を参照しつつ本発明の実施形態について説明する。なお、各図においては、同等の機能を有する構成要素に同一の符号を付している。また、以下の説明における半導体領域の導電型（Ｐ型、Ｎ型）はそれぞれ逆にしてもよい。

本発明の実施形態に係る半導体装置１について、図１ないし図３を参照して説明する。なお、図３は、半導体装置１の中央領域を拡大した図であり、カソード電極３、ゲート電極４および保護膜６は図示していない。

本実施形態に係る半導体装置１はサイリスタである。

半導体装置１は、図１および図２に示すように、半導体基板２と、カソード電極（第１の主電極）３と、ゲート電極（制御電極）４と、アノード電極（第２の主電極）５と、保護膜６と、を備えている。

半導体装置１は、図２に示すように、半導体基板２内に形成されたＰ型の拡散領域１５、Ｎ型のバルク領域２０、Ｐ型の拡散領域１４およびＮ型の拡散領域１８からなるＰ−Ｎ−Ｐ−Ｎ構造を有している。カソード電極３とアノード電極５との間に逆バイアスが印加された状態でゲート電極４に閾値（ゲートトリガ電流）以上の電流を流すことにより、カソード電極３とアノード電極５間が導通し、主電流が流れる。

次に、半導体装置１の各構成要素について詳しく説明する。

半導体基板２は、図２に示すように、主面２ａ（第１の主面）、および主面２ａの反対側の主面２ｂ（第２の主面）を有するＮ型の半導体基板である。図２では、主面２ａは半導体基板２の上面であり、主面２ｂは半導体基板２の下面である。なお、半導体基板２は、例えばシリコン基板であるが、その他の半導体基板（ＳｉＣ基板等）であってもよい。

図２に示すように、半導体基板２には、アイソレーション領域１３と、拡散領域１４（第１の拡散領域）と、拡散領域１５（第２の拡散領域）と、拡散領域１６（第３の拡散領域）と、拡散領域１７と、拡散領域（第４の拡散領域）１８と、チャネルストッパー１９と、バルク領域２０とが設けられている。なお、半導体基板２には、ガードリングが設けられてもよい。

以下、半導体基板２に形成された各領域について説明する。なお、以下の説明で例示されるアイソレーション領域１３、拡散領域１４，１５，１６，１７，１８およびチャネルストッパー１９の不純物濃度の数値は、半導体基板２の表面における濃度を示している。

アイソレーション領域１３は、拡散領域１５よりも高濃度のＰ型の半導体領域である。このアイソレーション領域１３は、半導体基板２の周縁部に、主面２ａと主面２ｂとの間にわたって形成されている。アイソレーション領域１３の不純物濃度は、例えば１×１０^１８ｃｍ^−３〜１×１０^２０ｃｍ^−３である。なお、アイソレーション領域１３は必須の構成ではなく、半導体基板２に設けられなくてもよい。

拡散領域１４は、半導体基板２の主面２ａに形成されたＰ型の半導体領域である。図３に示すように、この拡散領域１４は、平面視して略正方形状に形成される。拡散領域１４の不純物濃度は、例えば１×１０^１７ｃｍ^−３〜１×１０^１９ｃｍ^−３である。拡散領域１４の厚みは、例えば３０μｍ〜５０μｍである。なお、拡散領域１４はベース領域とも呼ばれる。

拡散領域１５は、半導体基板２の主面２ｂに形成されたＰ型の半導体領域である。この拡散領域１５の不純物濃度は、例えば１×１０^１７ｃｍ^−３〜１×１０^１９ｃｍ^−３である。拡散領域１５の厚みは、例えば３０μｍ〜５０μｍである。なお、拡散領域１５はエミッタ領域とも呼ばれる。

拡散領域１６は、拡散領域１４内に形成され、拡散領域１４よりも不純物濃度の高いＰ型の半導体領域である。この拡散領域１６は、図２に示すように、ショートゲートＳＧ１，ＳＧ２，ＳＧ３の上側領域（カソード電極３に接する領域）を構成するショートゲートＰ＋領域である。拡散領域１６の不純物濃度は、例えば１×１０^１９ｃｍ^−３〜１×１０^２０ｃｍ^−３である。拡散領域１６の厚みは、例えば１０μｍである。

拡散領域１７は、拡散領域１４内に形成されたＰ型の半導体領域であって、ゲート電極４の下方に位置する。この拡散領域１７は、拡散領域１４よりもＰ型不純物濃度の高い領域であり、不純物濃度は、例えば１×１０^１９ｃｍ^−３〜１×１０^２０ｃｍ^−３である。拡散領域１７の厚みは、例えば１０μｍである。

拡散領域１８は、拡散領域１４内に形成されたＮ型の半導体領域である。この拡散領域１８は、図２および図３に示すように、拡散領域１６が形成されていない領域に形成されている。拡散領域１８の不純物濃度は、例えば１×１０^１９ｃｍ^−３〜１×１０^２０ｃｍ^−３である。拡散領域１８の厚みは、例えば２０μｍである。なお、拡散領域１８はエミッタ領域とも呼ばれる。

チャネルストッパー１９は、図１に示すように、半導体装置１を平面視してカソード電極３およびゲート電極４を囲うように環状に形成されている。このチャネルストッパー１９は、バルク領域２０よりも高濃度のＮ型の半導体領域（Ｎ＋領域）である。チャネルストッパー１９の不純物濃度は、例えば１×１０^１９ｃｍ^−３〜１×１０^２０ｃｍ^−３である。

バルク領域２０は、半導体基板２内の領域のうち拡散領域が形成されていないＮ型の半導体領域である。バルク領域２０の不純物濃度は、例えば１×１０^１３ｃｍ^−３〜１×１０^１６ｃｍ^−３である。バルク領域２０の厚みは、例えば１２０μｍである。

次に、半導体装置１が有する３つの電極について説明する。

カソード電極３は、図２に示すように、主面２ａに形成され、拡散領域１８に電気的に接続している。カソード電極３は、拡散領域１８にオーミック接触する。

ゲート電極４は、図２に示すように、主面２ａに形成され、拡散領域１４に電気的に接続している。より詳しくは、ゲート電極４は、拡散領域１４よりも不純物濃度が高い拡散領域１７を介して拡散領域１４に電気的に接続している。ゲート電極４は、拡散領域１７にオーミック接触する。

アノード電極５は、主面２ｂに形成され、拡散領域１５に電気的に接続している。このアノード電極５は、拡散領域１５にオーミック接触する。

保護膜６は、半導体装置１の上面を保護するための絶縁膜である。この保護膜６は、例えば、半導体基板２上に形成された酸化膜と、この酸化膜の上に形成されたパッシベーション膜とからなる。酸化膜は、例えばシリコン酸化膜であり、パッシベーション膜は、例えばＰＳＧ（Ｐｈｏｓｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）である。

次に、ショートゲートＳＧ１（第１のショートゲート）、ショートゲートＳＧ２（第２のショートゲート）およびショートゲートＳＧ３（第３のショートゲート）について説明する。

図１および図３に示すように、ショートゲートＳＧ１，ＳＧ２，ＳＧ３は線状に形成されている。なお、ショートゲートＳＧ１，ＳＧ２，ＳＧ３は、直線状に限られず、曲線状であってもよいし、断点を有する破線状であってもよい。

ショートゲートＳＧ１，ＳＧ２，ＳＧ３は、カソード電極３に接する領域（上側領域）が拡散領域１６により構成されている。また、ショートゲートＳＧ１，ＳＧ２，ＳＧ３は、拡散領域１８を貫通する。ショートゲートＳＧ１およびショートゲートＳＧ２はそれぞれ複数本設けられている。ショートゲートＳＧ１，ＳＧ２，ＳＧ３の幅は、例えば０．１ｍｍ以下である。なお、図３に示すように、ショートゲートＳＧ１の幅は、ショートゲートＳＧ２よりも広くてもよい。

図３に示すように、ショートゲートＳＧ１は、領域Ｂ１に配置されている。ここで、領域Ｂ１は、カソード電極３が形成される領域のうち、ゲート電極４と隣り合う領域である。ショートゲートＳＧ２は、領域Ｂ２に配置されている。ここで、領域Ｂ２は、領域Ｂ１を挟んでゲート電極４の反対側に位置する領域である。ショートゲートＳＧ３は、ショートゲートＳＧ２の端部間を接続するように設けられている。なお、ショートゲートＳＧ１は、複数本の場合に限られず、１本でもよい。また、ショートゲートＳＧ３は必須の構成ではない。

図３に示すように、ショートゲートＳＧ１は、一端がショートゲートＳＧ２に接続し、且つ当該一端からゲート電極４に向かって延在している。図１に示すように、３本のショートゲートＳＧ１のうち、対角線（Ａ−Ａ線）に沿うショートゲートは位置Ｐ１まで延在している。他の２本のショートゲートＳＧ１はそれぞれ位置Ｐ２，Ｐ３まで延在している。

本実施形態では、位置Ｐ１，Ｐ２，Ｐ３は、従来のサイリスタにおいてゲート電極に最も近い小径のショートゲートが形成されていた位置である。このようにショートゲートＳＧ１の先端の位置を従来のサイリスタにおけるゲート電極近傍のショートゲートと同じ位置とすることで、半導体装置１の特性（オン特性等）が大きく変化することを抑制できる。

図３に示す距離Ｚは、対角線に沿って延在するショートゲートＳＧ１の先端と、ゲート電極４（拡散領域１７）との間の最短距離である。距離Ｚは、従来のサイリスタにおけるトリガショートゲートとゲート電極間の距離とほぼ同じ長さに設定されている。ここで、トリガショートゲートは、対角線（図１のＡ−Ａ線に相当）上に配置された小径のショートゲートのうち、ゲート電極の最も近傍に配置されたショートゲートである。トリガショートゲートは、半導体装置１のオン特性に最も大きな影響を与える。本実施形態では、距離Ｚを基準値に基づく距離範囲内に設定する。これにより、半導体装置１のオン特性（ゲートトリガ電流）が大きく変化することをより効果的に抑制できる。

ショートゲートＳＧ１の先端（他端）とゲート電極４との間の距離が、基準値に基づく距離範囲内にあるようにしてもよい。この基準値は、例えば、半導体装置１の仕様値である。これにより、オン特性等の特性が仕様の範囲内から逸脱することを回避できる。

図１および図３に示すように、本実施形態では、半導体基板２の厚さ方向に見たときに、複数本のショートゲートＳＧ２は、カソード電極３の中心領域から放射状に形成されている。これにより、ショートゲートＳＧ２を線状としながらも、拡散領域１８におけるショートゲートＳＧ２の分布を均一にし、ｄｖ／ｄｔ耐量を増加させることができる。なお、放射状のショートゲートＳＧ２は、半導体装置１の対角線（図１のＡ−Ａ線に相当）に対して対称に形成されることが好ましい。

上記のように、本実施形態に係る半導体装置１では、ショートゲートＳＧ１，ＳＧ２，ＳＧ３を設けることで、ｄｖ／ｄｔ耐量を増加させることができる。さらに、ショートゲートＳＧ１，ＳＧ２，ＳＧ３の上側領域（カソード電極３と接触する領域）に、不純物濃度が拡散領域１４よりも高い拡散領域１６が形成されている。これにより、ゲートトリガ電圧（Ｖ_ＧＴ）、定格ピークゲート損失（Ｐ_ＦＧＭ）、オン電圧（Ｖ_Ｔ）、ターンオフ時間（ｔ_ｑ）等の各種特性を向上させることができる。

＜半導体装置の製造方法＞
次に、上述した半導体装置１の製造方法について、図４Ａおよび図４Ｂのフローチャート、図５Ａ〜図５Ｄの工程断面図および図６を参照しつつ説明する。なお、以下の製造工程の説明における半導体領域の導電型（Ｐ型、Ｎ型）については逆であってもよい。

図５Ａ（１）に示すように、Ｎ型の半導体ウェーハ１０を用意する（ステップＳ１）。半導体ウェーハ１０は、主面１０ａ（第１の主面）、および主面１０ａと反対側の主面１０ｂ（第２の主面）を有する。本実施形態において、半導体ウェーハ１０は、Ｎ型の不純物を含むシリコンウェーハ（例えば直径５インチ、厚さ２００μｍ）である。なお、半導体ウェーハ１０は、シリコン以外の半導体、例えば化合物半導体（ＳｉＣ等）からなるものであってもよい。

次に、半導体ウェーハ１０を複数の半導体装置形成領域Ｒに区画するアイソレーション領域１３を形成する（ステップＳ２）。このアイソレーション領域１３は、以下のようにして形成する。まず、図５Ａ（１）に示すように、半導体ウェーハ１０の主面１０ａに酸化膜１１Ａを形成し、反対側の主面１０ｂに酸化膜１２Ａを形成する。酸化膜１１Ａ，１２Ａは、例えば熱酸化膜（ＳｉＯ_２）であり、半導体ウェーハ１０を酸化雰囲気中で加熱することにより形成される。

その後、図５Ａ（２）に示すように、酸化膜１１Ａおよび酸化膜１２Ａ上にそれぞれレジスト膜２１およびレジスト膜２２を形成する。次いで、図５Ａ（２）に示すように、レジスト膜２１，２２を露光、現像することにより開口部２１ｈ，２２ｈを形成する。より詳しくは、レジスト膜２１に開口部２１ｈを形成し、レジスト膜２２に開口部２２ｈを形成する。その後、図５Ａ（３）に示すように、レジスト膜２１，２２をエッチングマスクとして用いて、開口部２１ｈ，２２ｈに露出した酸化膜１１Ａ，１２Ａを除去する。これにより、酸化膜１１Ａに開口部１１Ａｈが形成され、酸化膜１２Ａに開口部１２Ａｈが形成される。

その後、レジスト膜２１，２２を除去し、図５Ａ（４）に示すように、デポジション法により、酸化膜１１Ａの開口部１１Ａｈおよび酸化膜１２Ａの開口部１２Ａｈから半導体ウェーハ１０内にＰ型の不純物を導入する。導入する不純物は、例えばアルミニウム、ボロン等である。不純物導入後、加熱処理を行うことにより、導入された不純物が拡散し、アイソレーション領域１３が形成される。

デポジション処理後の加熱処理により、図５Ａ（４）に示すように、開口部１１Ａｈ，１２Ａｈは塞がれ、酸化膜１１Ｂ，１２Ｂが形成される。図５Ａ（４）において符号ＲＤは、半導体ウェーハ１０を複数の半導体装置形成領域Ｒに区画するための切断線を含むダイシング領域を示している。このダイシング領域は、ダイシングの際に全て除去される必要はない。このようにしてアイソレーション領域１３を形成した後、各半導体装置形成領域Ｒにおいて以下に説明する半導体プロセスを行う。

図５Ｂ（１）〜図５Ｂ（３）に示すように、各半導体装置形成領域Ｒにおいて、主面１０ａにＰ型の拡散領域１４（第１の拡散領域）を形成し、主面１０ｂにＰ型の拡散領域１５（第２の拡散領域）を形成する（ステップＳ３）。

本実施形態では、拡散領域１４と拡散領域１５は同一工程で形成される。すなわち、図５Ｂ（１）に示すように、酸化膜１１Ｂの上にレジスト膜２３を形成し、その後、このレジスト膜２３に露光・現像処理を行って開口部２３ｈを形成し、開口部２３ｈが形成されたレジスト膜２３をエッチングマスクとして用いて酸化膜１１Ｂをエッチングする。これにより、酸化膜１１Ｂに開口部１１Ｂｈが形成される。その後、図５Ｂ（２）に示すように、レジスト膜２３を除去する。半導体ウェーハ１０裏面の酸化膜１２Ｂも除去する。

次いで、図５Ｂ（３）に示すように、デポジション法により、酸化膜１１Ｂの開口部１１Ｂｈおよび主面１０ｂから半導体ウェーハ１０内にＰ型の不純物を導入する。導入する不純物は、例えば、アルミニウム、ボロン等である。不純物導入後、加熱処理を行うことにより、拡散領域１４および拡散領域１５が形成される。拡散領域１４は、図６に示すように、平面視して、制御電極形成予定領域Ａ０が一隅を占める略正方形状に形成される。

図５Ｂ（３）に示すように、デポジション処理後の加熱処理により、酸化膜１１Ｂの開口部１１Ｂｈが塞がれて酸化膜１１Ｃが形成されるとともに、半導体ウェーハ１０の主面１０ｂに酸化膜１２Ｃが形成される。

なお、ステップＳ３においては、拡散領域１４とともに、拡散領域１４を取り囲むようにガードリング（図示せず）が形成されてもよい。また、拡散領域１４と拡散領域１５は、別々の工程で順次形成されてもよい。

拡散領域１４，１５を形成した後、図５Ｃ（１）および図６に示すように、主面１０ａの酸化膜１１Ｃの上に、レジスト溝部３１（第１のレジスト溝部），レジスト溝部３２（第２のレジスト溝部），レジスト溝部３３（第３のレジスト溝部）を有するレジストマスク３０を形成する（ステップＳ４）。このレジストマスク３０は、酸化膜１１Ｃの上に形成されたレジスト膜を露光、現像することによりを形成される。レジスト溝部３１，３２，３３はそれぞれ、ショートゲートＳＧ１，ＳＧ２，ＳＧ３の形成予定位置に設けられている。

レジストマスク３０は、少なくとも１本のレジスト溝部３１、複数本のレジスト溝部３２、レジスト溝部３３、および開口部３９を有する。

レジストマスク３０には、図５Ｃ（１）に示すように、拡散領域１６を形成するための開口部３０ｈ１と、拡散領域１７を形成するための開口部３０ｈ２とが設けられている。図５Ｃ（１）の開口部３０ｈ１は、レジスト溝部３１，３２，３３に対応し、開口部３０ｈ２は開口部３９に対応する。レジスト溝部３１，３２，３３および開口部３９の底面には、酸化膜１１Ｃが露出している。開口部３０ｈ１，３０ｈ２は、拡散領域１４の上方に形成される。

ここで、レジスト溝部３１，３２の平面形状について図６を参照して説明する。半導体ウェーハ１０の厚さ方向にレジストマスク３０を見たとき、レジスト溝部３１は、ゲート近傍領域Ａ１に形成される。ゲート近傍領域Ａ１は、半導体装置１のゲート電極４が形成されることとなる制御電極形成予定領域Ａ０と隣り合う領域である。レジスト溝部３２は、周辺領域Ａ２に形成される。周辺領域Ａ２は、ゲート近傍領域Ａ１を挟んで制御電極形成予定領域Ａ０の反対側に位置する領域である。図６に示すように、レジスト溝部３１は、その一端においてレジスト溝部３２，３３に接続するとともに、当該一端から制御電極形成予定領域Ａ０に向かって延在している。

なお、レジスト溝部３１の他端（先端）と制御電極形成予定領域Ａ０との間の距離は、前述したショートゲートＳＧ１の先端とゲート電極４との間の距離を規定することとなる。したがって、レジスト溝部３１の他端と制御電極形成予定領域Ａ０との間の距離は、基準値に基づく距離範囲内にあることが好ましい。この基準値は、例えば、半導体装置１の仕様値である。これにより、オン特性等の特性が仕様の範囲内から逸脱することを回避できる。

本実施形態では、図６に示すように、互いに接続されたレジスト溝部３１とレジスト溝部３２は、拡散領域１４の対角線上に形成される。さらに、半導体ウェーハ１０の厚さ方向にレジストマスク３０を見たときに、複数本のレジスト溝部３２は、拡散領域１４の中心領域から放射状に形成されている。このように放射状に形成されることで、後述のエッチング工程（ステップＳ５）において、レジスト溝部３２中にエッチング液の気泡が滞留することを効果的に抑制することができる。

なお、図６に示すように、レジスト溝部３１の幅は、レジスト溝部３２よりも広いことが好ましい。これにより、レジスト溝部３１におけるエッチング液の流動性が高まる。その結果、ショートゲートＳＧ１，ＳＧ２，ＳＧ３の総面積の増大を抑制しつつ、サイリスタの特性に大きな影響を与えるショートゲートＳＧ１を歩留まり良く形成することができる。

本実施形態では、図６に示すように、レジストマスク３０は、複数本のレジスト溝部３２の端部同士を接続するレジスト溝部３３をさらに有する。このようなレジスト溝部３３が設けられることにより、エッチング液がレジスト溝部３２間を流動できるようになるため、レジスト溝部３１，３２内のエッチング液の流動性をさらに向上させることができる。

なお、レジスト溝部３１は、図６では３本形成されているが、これに限られず、１本または２本でもよいし、あるいは４本以上であってもよい。

また、レジスト溝部３１，３２，３３は、直線状に限られず、曲線状であってもよいし、断点を有する破線状であってもよい。

上記のレジストマスク３０を形成した後、図５Ｃ（２）に示すように、レジストマスク３０を用いて酸化膜１１Ｃをエッチングして、酸化膜１１Ｃに開口部１１Ｃｈ１を形成する（ステップＳ５；エッチング工程）。より詳しくは、レジスト溝部３１，３２，３３の底面に露出した酸化膜１１Ｃをエッチング液によりエッチングして、酸化膜１１Ｃに、レジスト溝部３１に対応する第１の酸化膜溝部と、レジスト溝部３２に対応する第２の酸化膜溝部と、レジスト溝部３３に対応する第３の酸化膜溝部とを形成する。開口部１１Ｃｈ１は、第１ないし第３の酸化膜溝部に対応する。また、本ステップにおいて、レジストマスク３０の開口部３９の底面に露出した酸化膜１１Ｃも除去されて酸化膜１１Ｃの開口部１１Ｃｈ２が形成される。

なお、エッチング工程は、レジストマスク３０が形成された半導体ウェーハ１０をエッチング液に浸けて、半導体ウェーハ１０を揺動させることにより行われる。レジストマスク３０には、従来のように小径の開口部が形成されるのではなく、レジスト溝部３１，３２，３３が形成されているため、レジストマスク３０の開口部３０ｈ１におけるエッチング液の流動性が向上する。これにより、エッチング液に気泡が発生した場合であっても、エッチング液がレジスト溝部３１，３２，３３に沿って流れることで、気泡はレジスト溝部３１，３２，３３内に留まることなく外部に流し出される。その結果、エッチング液中の気泡により酸化膜１１Ｃの正常なエッチングが阻害されることを抑制できる。

エッチング工程後、図５Ｃ（３）に示すように、酸化膜１１Ｃに形成された開口部１１Ｃｈ１からＰ型の不純物を導入して、拡散領域１４内に、拡散領域１４よりも不純物濃度の高い拡散領域１６（第３の拡散領域）を形成する（ステップＳ６）。すなわち、本ステップでは、第１〜第３の酸化膜溝部からＰ型不純物を導入し、その後の加熱処理を経て、拡散領域１６を形成する。導入する不純物は、例えば、アルミニウム、ボロン等である。なお、本ステップにおいては、開口部１１Ｃｈ２からもＰ型不純物が導入される結果、拡散領域１７も形成される。また、図５Ｃ（３）に示すように、デポジション処理後の加熱処理により、酸化膜１１Ｃの開口部１１Ｃｈ１，１１Ｃｈ２が塞がれて酸化膜１１Ｄが形成されるとともに、半導体ウェーハ１０の主面１０ｂの酸化膜１２Ｃは厚みが増加した酸化膜１２Ｄとなる。

拡散領域１６，１７を形成した後、図５Ｄ（１）に示すように、主面１０ａに形成された酸化膜１１Ｄの上にレジストマスク４０（第２のレジストマスク）を形成する（ステップＳ７）。このレジストマスク４０は、拡散領域１８およびチャネルストッパー１９を形成するためのマスクであり、少なくとも拡散領域１６，１７の直上の酸化膜１１Ｄを覆うように形成される。

図５Ｄ（１）に示すように、レジストマスク４０は、底面に酸化膜１１Ｄが露出した開口部４０ｈ１，４０ｈ２を有する。開口部４０ｈ１は、拡散領域１６，１７が形成されていない拡散領域１４の上方に設けられる。また、開口部４０ｈ２は、拡散領域１４を囲うようにバルク領域２０の上方に設けられる。

レジストマスク４０を形成した後、図５Ｄ（２）に示すように、レジストマスク４０を用いて酸化膜１１Ｄをエッチングして、酸化膜１１Ｄに開口部１１Ｄｈ１および開口部１１Ｄｈ２を形成する（ステップＳ８）。開口部１１Ｄｈ１の底面には拡散領域１４が露出している。また、開口部１１Ｄｈ２の底面にはバルク領域２０が露出している。

酸化膜１１Ｄに開口部１１Ｄｈ１を形成した後、図５Ｄ（３）に示すように、開口部１１Ｄｈ１からＮ型の不純物を導入して、拡散領域１４内にＮ型の拡散領域１８（第４の拡散領域）を形成する（ステップＳ９）。導入する不純物は、例えば、リン、ヒ素等である。本ステップにおいては、開口部１１Ｄｈ２からＮ型不純物が導入される結果、チャネルストッパー１９も形成される。図５Ｄ（３）に示すように、デポジション処理後の拡散処理における加熱により、酸化膜１１Ｄの開口部１１Ｄｈ１，１１Ｄｈ２が塞がれて酸化膜１１Ｅが形成されるとともに、主面１０ｂの酸化膜１２Ｄは厚みが増加した酸化膜１２Ｅとなる。拡散領域１８，１９が形成された後、酸化膜１１Ｅの上にパッシベーション膜（図示せず）を形成される。このパッシベーション膜は、例えばＰＳＧ（Ｐｈｏｓｈｏ−Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）である。このパッシベーション膜と酸化膜１１Ｅが図２で説明した保護膜６に相当する。

その後、カソード電極３、ゲート電極４およびアノード電極５を形成する。すなわち、主面１０ａに拡散領域１８に電気的に接続するカソード電極３を形成し（ステップＳ１０）、主面１０ａに拡散領域１４に拡散領域１７を介して電気的に接続するゲート電極４を形成し（ステップＳ１１）、主面１０ｂに拡散領域１５に電気的に接続するアノード電極５を形成する（ステップＳ１２）。なお、ステップＳ１０〜Ｓ１２の順序は任意である。また、ステップＳ１０とステップＳ１１は一つのステップ内で実行されてもよい。

より具体的には、カソード電極３およびゲート電極４は、酸化膜１１Ｅおよびパッシベーション膜を貫通するコンタクト窓を形成した後、当該コンタクト窓に導電材料（アルミニウム等）を充填することにより形成する。アノード電極５は、半導体ウェーハ１０の主面１０ｂ上に導電材料を堆積することにより形成する。なお、アノード電極５を形成する前に、主面１０ｂに対しサンドブラスト処理を施して主面１０ｂを粗化しておくことが好ましい。これにより、アノード電極５の剥離を抑制できるとともに半導体装置１のオン電圧（ＶＴ）を低減することができる。

カソード電極３、ゲート電極４およびアノード電極５を形成した後、半導体ウェーハ１０を半導体装置形成領域Ｒに沿ってダイシングする（ステップＳ１３）。これにより、半導体ウェーハ１０は個片化され、複数の半導体装置１が得られる。

上記の製造工程を経て、図１〜図３に示した半導体装置１が得られる。

上記のように、レジストマスク３０は、ショートゲートＳＧ１，ＳＧ２，ＳＧ３を形成するためのレジスト溝部３１，３２，３３を有する。このため、本実施形態に係る半導体装置の製造方法によれば、エッチング工程の際に、エッチング液はレジスト溝部３１，３２，３３に沿って流れることが可能になり流動性が向上する。すなわち、従来は小径のショートゲートを形成するためにレジストマスクに設けられた小径の開口部にエッチング液が滞留することがあったが、このようなエッチング液の滞留を抑制することができる。これにより、エッチング液に気泡が発生した場合であっても、気泡はレジスト溝部３１，３２，３３内に留まることなく外部に流し出される。その結果、エッチング液中の気泡により酸化膜１１Ｃの正常なエッチングが阻害されることを抑制できる。

なお、上記の製造方法では、拡散領域１６を形成した後、拡散領域１８を形成したが、形成順序を逆にしてもよい。すなわち、拡散領域１８を先に拡散領域１４内に形成し、その後、拡散領域１６を形成してもよい。

次に、図７〜図８を参照して、レジストマスク３０の変形例１〜変形例３について説明する。いずれの変形例によっても、上記の実施形態と同様の作用効果を奏する。

＜変形例１＞
本変形例に係るレジストマスク３０Ａは、図７に示すように、レジスト溝部３３が、複数本のレジスト溝部３２を囲うように枠状に形成されている。このように、複数本のレジスト溝部３２を囲うレジスト溝部を設けることで、レジスト溝部３１，３２，３３内のエッチング液の流動性をさらに向上させることができる。その結果、エッチング液中の気泡により酸化膜１１Ｃの正常なエッチングが阻害されることをより効果的に抑制できる。

＜変形例２＞
本変形例に係るレジストマスク３０Ｂは、図８に示すように、複数本のレジスト溝部３２は、互いに並行に形成された複数本のレジスト溝部３２ａ（第３のレジスト溝部）と、レジスト溝部３２ａと交わる方向に延伸し且つ各々が対応するレジスト溝部３２ａに接続された複数本のレジスト溝部３２ｂ（第４のレジスト溝部）とを有する。なお、図８では、レジスト溝部３２ａとレジスト溝部３２ｂは直交しているが、これに限らず、斜交してもよい。

＜変形例３＞
本変形例に係るレジストマスク３０Ｃは、図９に示すように、複数本のレジスト溝部３２ａ，３２ｂ同士を接続するレジスト溝部３４（第５のレジスト溝部）をさらに有する。これにより、エッチング液はレジスト溝部３２ａ，３２ｂ間を流動することが可能となるため、エッチング液の流動性をさらに向上させることができる。その結果、エッチング液中の気泡により酸化膜１１Ｃの正常なエッチングが阻害されることをより効果的に抑制できる。

以上、本発明の実施形態に係る半導体装置の製造方法および半導体装置について説明した。実施形態ではサイリスタについて説明したが、本発明は、相補的な２個のサイリスタを逆並列に接続した構成を有する双方向サイリスタ（トライアック）に適用することも可能である。

上記の記載に基づいて、当業者であれば、本発明の追加の効果や種々の変形を想到できるかもしれないが、本発明の態様は、上述した個々の実施形態に限定されるものではない。異なる実施形態にわたる構成要素を適宜組み合わせてもよい。特許請求の範囲に規定された内容及びその均等物から導き出される本発明の概念的な思想と趣旨を逸脱しない範囲で種々の追加、変更及び部分的削除が可能である。

１ 半導体装置
２ 半導体基板
２ａ，２ｂ 主面
３ カソード電極
４ ゲート電極
５ アノード電極
６ 保護膜
１０ 半導体ウェーハ
１０ａ，１０ｂ 主面
１１Ａ，１２Ａ 酸化膜
１３ アイソレーション領域
１４，１５，１６，１７，１８ 拡散領域
１９ チャネルストッパー
２０ バルク領域
２１，２２，２３ レジスト膜
３０，３０Ａ，３０Ｂ，３０Ｃ レジストマスク
３１，３２，３２ａ，３２ｂ，３３，３４ レジスト溝部
３９ 開口部
４０ レジストマスク
Ａ０ 制御電極形成予定領域
Ａ１ ゲート近傍領域
Ａ２ 周辺領域
Ｂ１，Ｂ２ 領域
Ｐ１，Ｐ２，Ｐ３ 位置
Ｒ 半導体装置形成領域
ＲＤ ダイシング領域
ＳＧ１，ＳＧ２，ＳＧ３ ショートゲート

Claims (14)

1. 第１の主面および前記第１の主面と反対側の第２の主面を有する第１導電型の半導体ウェーハを用意する工程と、
   前記第１の主面に第２導電型の第１の拡散領域を形成し、前記第２の主面に第２導電型の第２の拡散領域を形成する工程と、
   前記第１の主面の酸化膜の上に、底面に前記酸化膜が露出した少なくとも１本の第１のレジスト溝部と、底面に前記酸化膜が露出した複数本の第２のレジスト溝部を有するレジストマスクを形成する工程と、
   前記第１のレジスト溝部および前記第２のレジスト溝部に露出した前記酸化膜をエッチング液によりエッチングして、前記酸化膜に、前記第１のレジスト溝部に対応する第１の酸化膜溝部と、前記第２のレジスト溝部に対応する第２の酸化膜溝部を形成するエッチング工程と、
   前記第１の酸化膜溝部および前記第２の酸化膜溝部から第２導電型の不純物を導入して、前記第１の拡散領域内に前記第１の拡散領域よりも不純物濃度の高い第３の拡散領域を形成する工程と、を備え、
   前記第１のレジスト溝部は、制御電極形成予定領域と隣り合うゲート近傍領域に形成され、前記第２のレジスト溝部は、前記ゲート近傍領域を挟んで前記制御電極形成予定領域の反対側に位置する周辺領域に形成され、前記第１のレジスト溝部は、その一端において前記第２のレジスト溝部に接続するとともに前記一端から前記制御電極形成予定領域に向かって延在していることを特徴とする半導体装置の製造方法。
2. 前記複数本の第２のレジスト溝部は、前記第１の拡散領域の中心領域から放射状に形成されていることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記レジストマスクは、前記複数本の第２のレジスト溝部の端部同士を接続する第３のレジスト溝部をさらに有することを特徴とする請求項２に記載の半導体装置の製造方法。
4. 前記第３のレジスト溝部は、前記複数本の第２のレジスト溝部を囲うように枠状に形成されることを特徴とする請求項３に記載の半導体装置の製造方法。
5. 前記複数本の第２のレジスト溝部は、互いに並行に形成された複数本の第３のレジスト溝部と、前記第３のレジスト溝部と交わる方向に延伸し且つ各々が対応する前記第３のレジスト溝部に接続された複数本の第４のレジスト溝部とを有することを特徴とする請求項１に記載の半導体装置の製造方法。
6. 前記レジストマスクは、前記複数本の第２のレジスト溝部同士を接続する第５のレジスト溝部をさらに有することを特徴とする請求項５に記載の半導体装置の製造方法。
7. 前記第１のレジスト溝部の幅は、前記第２のレジスト溝部の幅よりも広いことを特徴とする請求項１〜６のいずれかに記載の半導体装置の製造方法。
8. 前記第１のレジスト溝部の他端と前記制御電極形成予定領域との間の距離は、基準値に基づく距離範囲内にあることを特徴とする請求項１〜７のいずれかに記載の半導体装置の製造方法。
9. 前記第１の拡散領域は、平面視して前記制御電極形成予定領域が一隅を占める略正方形状に形成され、
   互いに接続された前記第１のレジスト溝部と前記第２のレジスト溝部は、前記第１の拡散領域の対角線上に形成されることを特徴とする請求項１〜８のいずれかに記載の半導体装置の製造方法。
10. 前記第１の主面に形成された酸化膜の上に、前記第３の拡散領域の直上の前記酸化膜を覆う第２のレジストマスクを形成する工程と、
    前記第２のレジストマスクを用いて前記酸化膜をエッチングして前記酸化膜に底面に前記第１の拡散領域が露出した開口部を形成する工程と、
    前記開口部から第１導電型の不純物を導入して、前記第１の拡散領域内に第１導電型の第４の拡散領域を形成する工程と、
    前記第１の主面に、前記第４の拡散領域に電気的に接続する第１の主電極を形成する工程と、
    前記第１の主面に、前記第１の拡散領域に電気的に接続する制御電極を形成する工程と、
    前記第２の主面に、前記第２の拡散領域に電気的に接続する第２の主電極を形成する工程と、
    をさらに備えることを特徴とする請求項１〜９のいずれかに記載の半導体装置の製造方法。
11. 第１の主面、および前記第１の主面の反対側の第２の主面を有する第１導電型の半導体基板と、
    前記半導体基板の前記第１の主面に形成された第２導電型の第１の拡散領域と、
    前記半導体基板の前記第２の主面に形成された第２導電型の第２の拡散領域と、
    前記第１の拡散領域内に形成され、前記第１の拡散領域よりも不純物濃度が高い第２導電型の第３の拡散領域と、
    前記第１の拡散領域内に形成された第１導電型の第４の拡散領域と、
    前記第１の主面に形成され、前記第１の拡散領域に電気的に接続する制御電極と、
    前記第１の主面に形成され、前記第４の拡散領域に電気的に接続する第１の主電極と、
    前記第２の主面に形成され、前記第２の拡散領域に電気的に接続する第２の主電極と、
    前記第１の主電極に接する領域が前記第３の拡散領域により構成され、前記第４の拡散領域を貫通する少なくとも１本の線状の第１のショートゲートと、
    前記第１の主電極に接する領域が前記第３の拡散領域により構成され、前記第４の拡散領域を貫通する複数本の線状の第２のショートゲートと、
    を備え、
    前記少なくとも１本の第１のショートゲートは、前記第１の主電極が形成される領域のうち前記制御電極と隣り合う第１の領域に配置され、
    前記複数本の第２のショートゲートは、前記第１の領域を挟んで前記制御電極の反対側に位置する第２の領域に配置され、
    前記第１のショートゲートは、一端が前記第２のショートゲートに接続し、且つ前記一端から前記制御電極に向かって延在していることを特徴とする半導体装置。
12. 前記複数本の第２のショートゲートは、前記第１の主電極の中心領域から放射状に形成されていることを特徴とする請求項１１に記載の半導体装置。
13. 前記第１の主電極に接する領域が前記第３の拡散領域により構成され、前記第４の拡散領域を貫通する第３のショートゲートであって、前記複数本の第２のショートゲートの端部同士を接続する第３のショートゲートをさらに備えることを特徴とする請求項１１または１２に記載の半導体装置。
14. 前記第１のショートゲートの先端と前記制御電極との間の距離は、基準値に基づく距離範囲内にあることを特徴とする請求項１１〜１３のいずれかに記載の半導体装置。

Images