JP4049971B2 - 半導体素子、半導体素子の製造方法 - Google Patents
半導体素子、半導体素子の製造方法 Download PDFInfo
- Publication number
- JP4049971B2 JP4049971B2 JP2000180396A JP2000180396A JP4049971B2 JP 4049971 B2 JP4049971 B2 JP 4049971B2 JP 2000180396 A JP2000180396 A JP 2000180396A JP 2000180396 A JP2000180396 A JP 2000180396A JP 4049971 B2 JP4049971 B2 JP 4049971B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- junction
- guard ring
- semiconductor
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thyristors (AREA)
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
【発明の属する技術分野】
本発明は、半導体素子、特に、耐圧を得るためのガードリング機構を有するトランジスタ、MOSFET等の半導体素子、および分離拡散部を有する半導体素子に関する。
【0002】
【従来の技術】
図1は、従来のガードリング機構を有するトランジスタの一部構造図である。N型シリコン母材1のコレクタ接合2の周囲にガードリング3が3重に形成されている。ガードリング3は拡散によるP層である。このような複数のガードリング3の構造により、コレクタ接合2の周囲の空間電荷層が広がって、素子表面での降伏を防ぐことができる。素子の高耐圧化は、この素子表面での降伏を防ぐためのガードリング機構によって実現出来る。なお、ガードリング3は、酸化膜4のマスク開口部からの拡散により形成される。
【0003】
【発明が解決しようとする課題】
ところが、図1に示す構造では、ガードリング3が拡散により形成されるために、拡散方向は縦・横に進行することになる。このため、所定の耐圧特性を得るのに必要な縦方向の拡散長を得るには、ガードリングの横方向の拡散を計算して該リング位置を設計する必要があるから、ガードリングの横方向の距離が必要以上に大きくなるという問題がある。図1では、ガードリング3が3本でそれぞれの深さが5ミクロン、リングの幅(拡散窓の幅)が3ミクロンの場合に所定の耐圧を得るための寸法を示している。つまり、1本のガードリング3が占める幅として、拡散窓の3ミクロンに拡散窓の端から拡散深さと同じ5ミクロンの2倍を加えた幅( 13ミクロン)を必要とする。結局、3本のガードリング3を形成するには横方向に13* 3=39ミクロンが必要となる。一般的には、n本のガードリングを形成するには、n*13ミクロンが必要となる。
【0004】
このように、従来の拡散によるガードリングを形成した半導体素子では、横方向の拡散の影響を考慮してリング形成位置を決めることが必要になるため、半導体サイズが不必要に大きくなるという問題があった。
【0005】
本発明の目的は、拡散を用いることなくガードリングを形成できる半導体素子を提供することにある。
【0006】
【課題を解決するための手段】
(1)本発明は半導体接合部をガードリング接合で取り囲んで所定の耐圧特性を確保した半導体素子において、
シリコン母材表面の前記ガードリング接合は、
拡散処理により形成された前記半導体接合部の周囲に、イオンエッチングにより形成した複数重の溝と、
前記溝それぞれに堆積して形成したシリコンであって、母材と特性の異なるシリコンと、を備え、
前記ガードリング接合には、前記拡散処理がなされていないことを特徴とする。
(2)本発明の半導体素子の製造方法は、
半導体接合部をガードリング接合で取り囲んで所定の耐圧特性を確保する、半導体素子の製造方法において、
拡散処理により、前記半導体接合部を形成する第1ステップと、
前記第1ステップの後、前記半導体接合部の周囲に、イオンエッチングにより、複数重の溝を形成する第2ステップと、
これらの溝に母材と特性の異なるシリコンを堆積させて、前記ガードリング接合を形成する第3ステップと、を実行し、
前記第3ステップでは、前記拡散処理を行わないことを特徴とする。
【0007】
イオンエッチングは、エッチング方向に異方性があり、サイドエッチ効果が小さい。このため、拡散と異なり,非常にシャープなエッチングが可能である。微細なエッチング精度を得るものとして、反応性イオンエッチングの適用が可能である。
【0008】
なお、本発明でいうガードリングの概念は、素子表面での降伏を防ぐためのものであるが、同じ目的を持つリング構造をすべて含むものである。例えば、フローティングリング、ディフューズドクォードリング、フィールドリミティングリング、フローティングフィールドリングと称されるリング構造も本発明のガードリングに含まれる。
【0009】
本発明では、拡散によらず、イオンエッチングによって溝を形成し、この溝上に母材と異なる特性のシリコン(P型またはN型シリコン等)を堆積させることでガードリングを形成するため、横方向の拡散の影響を考慮してリング形成位置を決める必要がない。このため、半導体サイズが不必要に大きくならない。
【0010】
本発明は、上記のガードリングに加えて、分離拡散部に使用することもできる。半導体チップの横方向への電気的な分離を行う分離拡散部は、同一チップに複数の半導体素子を形成する場合などに必要となるが、従来は、もっぱら拡散によりこの分離拡散部を形成していた。本発明を、この分離拡散部の形成に使用すると、素子の小型化を実現することが出来る。
【0011】
【発明の実施の形態】
図2は本発明の実施形態の高耐圧トランジスタの構造を示している。このトランジスタでは、3本のガードリング3を形成する。
【0012】
N型のシリコン母材1には、エミッタ、ベースがそれぞれ拡散形成され、その後の工程で3本のガードリング3が形成される。
【0013】
工程順は以下の通りである。
【0014】
(1)酸化膜4上から所定の位置に溝を形成する。
【0015】
溝は、反応性イオンエッチング(RIE)で形成する。RIEは、加速されたイオンが試料を衝撃する物理的エッチングと活性な中性ラジカルによる化学的エッチングの複合作用を利用したもので、サイドエッチ効果は極めて小さく、高いエッチングレートでの高細精度の微細加工が可能である。したがって、縦方向へのみエッチングが進む異方性により、横方向へのエッチング進行を計算せずにガードリング位置を決めることができる。なお、所定の位置はフォトレジスト膜を使って決められる。
【0016】
(2)半導体素子表面に母材と異なる特性のシリコン(P型またはN型シリコン等)をCVD法により堆積させる。
【0017】
(3)不必要な堆積部をエッチングにより除去する。
【0018】
以上のようにして形成したトランジスタでは、横方向への寸法減が以下のようになる。
【0019】
ガードリング3が3本で、それぞれの深さを5ミクロン、リングの幅を3ミクロンに設定するとすれば、本実施形態のトランジスタでは、図2に示すように、1本のガードリング3の占める横方向の寸法は3ミクロンのみで、ガードリング3全体では9ミクロンとなる。したがって、従来に対する比較では、30ミクロンの寸法減となる。
【0020】
本発明では、ガードリング3に限らず、従来、拡散によって行っていたシリコン表面における母材との濃度差領域の形成、及び母材と異なるP型またはN型の特性を有する部分の形成を、RIEによるエッチングと、母材と特性の異なるシリコンのCVD堆積とによって形成することにより、より小さい面積で必要な特性を実現出来るようになる。
【0021】
図3は、本発明を分離拡散部の形成に適用した半導体素子を示している。図において、5は、分離拡散部である。分離拡散部5の形成法は、上記のガードリング形成法とまったく同じでよい。
【0022】
また、本発明は、サイリスタやトライアック等、チップ表面にジャンクション部を持つ半導体素子を、従来の両面メサタイプのものから、小型で信頼性の向上した構造にすることができる。図4は、両面メサタイプの半導体素子を示していて、上下のメサ部にあるジャンクション部J1、J2がガラス、その他により保護されるが、上下面のジャンクション部J1、J2を完璧に保護するのは製造上かなり困難であるとされている。そこで、図5に示すように、分離拡散部5を素子周囲(図では素子両側)に設ける。また、上面にエッチングにより溝部6を形成する。この溝部6は、上側のP層を分離するためのものである。このような構造にすると、溝部6の外側のP層7が下側のP層8と分離拡散部5により接続されるため、両者の電位差はゼロとなる。結局、図4に示す両面メサタイプの半導体素子と比べて、同素子の下側のジャンクション部J2が上側の溝部6に形成される外側のジャンクション部J2´に対応することになり、また、図4に示す両面メサタイプの半導体素子の上側のジャンクション部J1が溝部6に形成される内側のジャンクション部J1´に対応することになる。このことは、ジャンクション部の保護が上側だけで可能なことを意味する。したがって、製造が容易となり、上側のジャンクション部の保護は完全に行うことが出来るため、素子全体の歩留まりが上がり、信頼性が向上する。
【0023】
【発明の効果】
本発明では、拡散によらず、イオンエッチングによって溝を形成し、この溝上に母材と異なる特性のシリコン(P型またはN型シリコン等)を堆積させることでガードリングを形成するため、横方向の拡散の影響を考慮してリング形成位置を決める必要がない。このため、半導体サイズが不必要に大きくならないという利点がある。
【0024】
また、本発明を分離拡散部に適用することでも半導体サイズが不必要に大きくならない利点があり、さらに、サイリスタやトライアック等、チップ表面にジャンクション部を持つ半導体素子の製造を容易にし、且つ信頼性を向上することができる。
【図面の簡単な説明】
【図1】従来のガードリング機構を有するトランジスタの一部構造図
【図2】本発明の実施形態の高耐圧トランジスタの構造図
【図3】本発明を分離拡散部に適用した場合の半導体素子の概略構造図
【図4】両面メサタイプの半導体素子の概略構造図
【図5】本発明を分離拡散部に適用した場合の半導体素子の概略構造図
【符号の説明】
1:シリコン母材
2:コレクタ接合
3:ガードリング
4:酸化膜
Claims (2)
- 半導体接合部をガードリング接合で取り囲んで所定の耐圧特性を確保した半導体素子において、
シリコン母材表面の前記ガードリング接合は、
拡散処理により形成された前記半導体接合部の周囲に、イオンエッチングにより形成した複数重の溝と、
前記溝それぞれに堆積して形成したシリコンであって、母材と特性の異なるシリコンと、を備え、
前記ガードリング接合には、前記拡散処理がなされていないことを特徴とする、半導体素子。 - 半導体接合部をガードリング接合で取り囲んで所定の耐圧特性を確保する、半導体素子の製造方法において、
拡散処理により、前記半導体接合部を形成する第1ステップと、
前記第1ステップの後、前記半導体接合部の周囲に、イオンエッチングにより、複数重の溝を形成する第2ステップと、
これらの溝に母材と特性の異なるシリコンを堆積させて、前記ガードリング接合を形成する第3ステップと、を実行し、
前記第3ステップでは、前記拡散処理を行わないことを特徴とする、半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000180396A JP4049971B2 (ja) | 2000-06-15 | 2000-06-15 | 半導体素子、半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000180396A JP4049971B2 (ja) | 2000-06-15 | 2000-06-15 | 半導体素子、半導体素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001358151A JP2001358151A (ja) | 2001-12-26 |
JP4049971B2 true JP4049971B2 (ja) | 2008-02-20 |
Family
ID=18681506
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000180396A Expired - Fee Related JP4049971B2 (ja) | 2000-06-15 | 2000-06-15 | 半導体素子、半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4049971B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008300530A (ja) * | 2007-05-30 | 2008-12-11 | Fuji Electric Holdings Co Ltd | スイッチングモジュール |
JP5716591B2 (ja) * | 2011-07-26 | 2015-05-13 | 三菱電機株式会社 | 半導体装置 |
-
2000
- 2000-06-15 JP JP2000180396A patent/JP4049971B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001358151A (ja) | 2001-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3648125A (en) | Method of fabricating integrated circuits with oxidized isolation and the resulting structure | |
US7906388B2 (en) | Semiconductor device and method for manufacture | |
JPH11204782A (ja) | 半導体装置およびその製造方法 | |
JPH0158661B2 (ja) | ||
TW201232760A (en) | Semiconductor device and fabrication method thereof | |
JP5994938B2 (ja) | 半導体装置の製造方法 | |
TWI414023B (zh) | 用於製造一半導體器件的方法 | |
CN108074968A (zh) | 具有自对准栅极的穿隧finfet | |
JP4049971B2 (ja) | 半導体素子、半導体素子の製造方法 | |
JPS60241261A (ja) | 半導体装置およびその製造方法 | |
JPH0563073A (ja) | 半導体集積回路及びその製造方法 | |
JP2001274383A (ja) | 半導体装置及びその製造方法 | |
JPS59208784A (ja) | 半導体装置の製造方法 | |
JP3157245B2 (ja) | 半導体装置およびその製造方法 | |
JPS60111439A (ja) | 分離領域の形成方法 | |
JP2621607B2 (ja) | 半導体装置の製造方法 | |
JPH0834245B2 (ja) | 半導体装置の製造方法 | |
TW202403967A (zh) | 製造碳化矽半導體功率元件的方法 | |
JP2764988B2 (ja) | 半導体装置 | |
JPS5928993B2 (ja) | 半導体装置とその製造方法 | |
JPH03177072A (ja) | 半導体装置及びその製造方法 | |
JPH08213407A (ja) | 半導体装置 | |
JPS58108765A (ja) | 半導体装置の製法 | |
JPH01223741A (ja) | 半導体装置及びその製造方法 | |
JPS62156874A (ja) | Mosトランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040407 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071128 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4049971 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111207 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121207 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131207 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |