KR100194202B1 - 정전기 방전 보호장치 - Google Patents
정전기 방전 보호장치 Download PDFInfo
- Publication number
- KR100194202B1 KR100194202B1 KR1019960011911A KR19960011911A KR100194202B1 KR 100194202 B1 KR100194202 B1 KR 100194202B1 KR 1019960011911 A KR1019960011911 A KR 1019960011911A KR 19960011911 A KR19960011911 A KR 19960011911A KR 100194202 B1 KR100194202 B1 KR 100194202B1
- Authority
- KR
- South Korea
- Prior art keywords
- impurity region
- high concentration
- concentration impurity
- type
- well
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 정전기 방전 보호장치를 개시한다. 정전기 방전 보호장치는 엔형 반도체 기판의 일부 영역에 형성된 피형 웰과, 웰의 저면에 형성된 고농도의 피형 매몰층과, 웰의 일부 영역의 표면에 형성된 필드산화막과, 필드산화막의 일단에 인접한 웰의 표면으로부터 매몰층까지 형성된 엔형의 제1불순물 영역과, 필드산화막의 타단에 인접한 웰의 표면으로부터 매몰층까지 형성된 엔형의 제2불순물 영역과, 제1불순물 영역의 표면 근방에 형성된 엔형 제1고동도 불순물 영역과, 제2불순물 영역의 표면 근방에 형성된 엔형 제2고농도 불순물 영역과, 제2고농도 불순물 영역에 이웃한, 웰의 표면 가장자리 근방에 형성된 피형의 고농도 불순물 영역과, 필드산화막 상에 형성되고 입출력 패드와 전기적 연결된 필드 게이트 전극층과, 제1고농도 불순물 영역에 콘택하고 아울러 저항을 통하여 입출력패드에 전기적 연결된 제1전극층과, 제2고농도 불순물 영역에 콘택하고 아울러 접지전원단자에 전기적 연결된 제2전극층과, 피형의 고농도 불순물 영역에 콘택하고 아울러 접지전원단자에 전기적 연결된 제3전극층을 포함한다.
따라서, 본 발명에서는 소자의 모든 영역을 통하여 방전전류가 흐르게 되어 면적 대비 방전 효율이 좋다.
Description
본 발명은 정전기 방전 보호장치에 관한 것으로서, 특히 면적 대비 방전효율이 좋은 정전기 방전 보호장치에 관한 것이다.
일반적으로, 반도체 장치의 고집적화 추세에 따라 소자의 사이즈가 미세화되고 이에 정전기 방전에 의한 소자의 파괴로부터 반도체 장치를 보호하기 위한 연구가 활발히 진행되어 왔다.
반도체 장치에서 정전기 방전전류와 같은 스트레스성 전류에 대한 내부회로의 보호를 위하여 구성되는 보호회로의 신뢰성 여부는 보호소자의 강약이 결정하게 된다.
제1도를 참조하면, 종래의 정전기 방전 보호장치는 바이폴라 트랜지스터의 에미터-베이스간 피엔접합 다이오드 구조를 사용한 경우에는 제1영역(10)이 취약하고, 에미터-콜렉터간 트랜지스터 구조를 사용한 경우에는 제2영역(12)이 취약하고, 콜렉터-에미터간 트랜지스터 구조를 사용한 경우에는 제3영역(14)이 파괴되며, 콜렉터-베이스간 피엔접합 다이오드 구조를 사용한 경우에는 제4영역(16)이 파괴되는 문제점을 가지고 있다.
특히, 에미터-베이스간 다이오드 구조 또는 에미터-콜렉터 트랜지스터 구조에서는 표면파괴에 매우 약하고, 콜렉터-에미터 트랜지스터 구조나 콜렉터-베이스 다이오드 구조는 턴온전압이 크므로 보호효율이 떨어지는 문제점을 가지고 있다.
따라서, 본 발명의 목적은 표면파괴에 강하고 면적 대비 방전효율이 좋은 정전기 방전 보호장치를 제공하는데 있다.
제1도는 종래 기술에 의한 정전기 방전 보호장치의 구조를 나타낸 수직단면도.
제2도는 본 발명에 의한 정전기 방전 보호장치의 구조를 나타낸 수직 단면도.
제3도는 본 발명에 의한 정전기 방전 보호장치의 등가회로도.
* 도면의 주요부분에 대한 부호의 설명
20 : 반도체 기판 22 : 웰
24 : 매몰층 25 : 필드산화막
26 : 엔형의 제1불순물 영역 28 : 엔형의 제2불순물 영역
30: 엔형의 제1고농도 불순물 영역 32 : 엔형의 제2고농도 불순물 영역
34 : 피형의 고농도 불순물 영역 36 : 필드 게이트전극층
38 : 제1전극층 40 : 제2전극층
42 : 제3전극층 44 : 저항
46 : 입출력패드 48 : 접지전원단자
이와 같은 목적을 달성하기 위한 정전기 방전 보호장치는 제1전도형 반도체 기판의 일부영역에 형성된 제2전도형 웰; 상기 웰의 저면에 형성된 고농도의 제2전도형 매몰층; 상기 웰의 표면 일부영역에 형성된 필드산화막; 상기 필드산화막의 일단에 인접한 웰의 표면으로부터 상기 매몰층까지 형성된 제1전도형의 제1불순물 영역; 상기 필드산화막의 타단에 인접한 웰의 표면으로부터 상기 매몰층까지 형성된 제1전도형의 제2불순물 영역; 상기 제1불순물 영역의 표면 근방에 형성된 제1전도형 제1고농도 불순물 영역; 상기 제2불순물 영역의 표면 근방에 형성된 제1전도형 제2고농도 불순물 영역; 상기 제2고농도 불순물 영역에 이웃한, 웰의 표면 가장자리 근방에 형성된 제2전도형 고농도 불순물 영역; 상기 필드산화막 상에 형성되고 입출력패드와 전기적 연결된 필드 게이트 전극층; 상기 제1고농도 불순물 영역에 콘택하고 저항을 통하여 상기 입출력패드에 전기적 연결된 제1전극층; 상기 제2고농도 불순물 영역에 콘택하고 접지전원단자에 연결된 제2전극층; 그리고 상기 제2전도형이 고농도 불순물 영역에 콘택하고 상기 접지전원단자에 전기적 연결된 제3전극층을 구비한 것을 특징으로 한다.
바람직하게는 상기 제1전도형은 엔형이고 제2전도형은 피형이다.
따라서, 본 발명에 의하면, 정전기 방전에 대해 면적 대비 방전효율이 양호하여 정전기 방전 보호 효과가 향상된다.
이하, 본 발명에 의한 정전기 방전 보호장치를 첨부된 도면을 참조하여 상세하게 설명하기로 한다.
제2도는 본 발명에 의한 정전기 방전 보호장치를 나타낸 수직단면도이다.
제2도는 도시된 바와 같이, 본 발명의 정전기 방전 보호장치는 엔형 반도체기판(20)의 일부 영역에 형성된 피형 웰(22)와, 웰(22)의 저면에 형성된 고농도의 피형 매몰층(24)와, 웰(22)의 일부 영역의 표면에 형성된 필드산화막(25)과, 필드산화막(25)의 일단에 인접한 웰(22)의 표면으로부터 매몰층(24)까지 형성된 엔형의 제1불순물 영역(26)과, 필드산화막(25)의 타단에 인접한 웰(22)의 표면으로부터 매몰층(24)까지 형성된 엔형 제2불순물 영역(28)과, 제1불순물 영역(26)의 표면 근방에 형성된 엔형 제1고농도 불순물 영역(20)과, 제2불순물 영역(28)의 표면 근방에 형성된 엔형 제2고농도 불순물 영역(32)과, 제2고농도 불순물 영역(32)에 이웃한, 웰(22)의 표면 가장자리 근방에 형성된 피형의 고농도 불순물 영역(34)과, 필드산화막(25)상에 형성되고 입출력패드(46)와 전기적 연결된 필드 게이트 전극층(36)과, 제1고농도 불순물 영역(30)에 콘택하고 아울러 저항(44)을 통하여 입출력패드(46)에 전기적 연결된 제1전극층(38)과, 제2고농도 불순물 영역(32)에 콘택하고 아울러 접지전원단자(48)에 전기적 연결된 제2전극층(40)과, 피형의 고농도 불순물 영역(34)에 콘택하고 아울러 접지전원단자(48)에 전기적 연결된 제3전극층(42)을 포함한다.
제3도는 본 발명에 의한 정전기 방전 보호장치의 등가회로도를 나타낸다.
제3도에 도시된 바와 같이, 본 발명의 정전기 방전 보호장치는 피엔접합 다이오드(D1)의 캐소드가 저항(44)을 통하여 입출력패드(46)에 전기적 연결되고 다이오드(D1)의 애노드가 접지전원단자(48)에 전기적 연결되고, 소오스전극이 접지전원단자(48)에 연결되고 필드 게이트전극(36)이 입출력패드(46)에 연결되고 드레인전극이 저항(44)을 통하여 입출력패드(46)에 연결된 절연 게이트 전계효과 트랜지스터(IGFET)로 구성된다.
이와 같이 구성된 정전기 방전 보호장치의 작용 효과를 살펴보면, 먼저, 입출력패드(46)에 네가티브(negative) 정전기 펄스가 인가되는 경우, 다이오드(D1)의 순방향 전류패스, 즉 제2도의 접지전원단자(48)-제3전극층(42)-피형 고농도 불순물 영역(34)-피형 웰(22)-피형 매몰층(24)-엔형 제1불순물 영역(26)-엔형 제1고농도 불순물 영역(30)-제1전극층(38)-저항(44)-입출력패드(46)로 이루어진 패스를 통하여 방전전류가 흐른다. 또한, 접지전원단자(48)-제3전극층(42)-피형 고농도 불순물 영역(34)-피형 웰(22)-엔형 제1불순물 영역(26)-엔형 제1고농도 불순물 영역(30)-제1전극층(38)-저항(44)-입출력패드(46)로 이루어진 패스를 각각 통하여 방전전류가 흐른다.
그리고, 절연 게이트 전계효과 트랜지스터(IGFET)를 통한 전류패스, 즉 접지전원단자(48)-제2전극층(40)-엔형 제2고농도 불순물 영역(32)-엔형 제2불순물 영역(28)-필드산화막 하방의 피형 웰(22)-엔형 제1불순물 영역(26)-엔형 제1고농도 불순물 영역(30)-제1전극층(38)-저항(44)-입출력패드(46)로 이루어진 패스를 통하여 방전전류가 흐른다.
반면에, 입출력패드(46)에 포지티브 정전기 펄스가 인가되면, 먼저 제1불순물 영역(26)과 매몰층(24)의 피엔접합이 파괴내압이 가장 작기 때문에 파괴되어 방전전류가 입출력패드(46)-저항(44)-제1전극층(38)-엔형 제1고농도 불순물 영역(30)-엔형 제1불순물 영역(26)-피형 매몰층(24)-피형 웰(22)-피형 고농도 불순물 영역(34)-제3전극층(42)-접지전원단자(48)로 이루어진 패스를 통하여 흐르기 시작하고 정전기 펄스전압이 35V 이상으로 높아지면, 절연 게이트 필드효과 트랜지스터가 턴온되어 소자의 모든 영역을 통하여 방전전류가 흐르게 된다.
이상에서 살펴본 바와 같이, 본 발명에 의한 정전기 방전 보호장치에서는 정전기 방전에 대해 면적 대비 방전효율이 양호하여 정전기 방전 보호 효과가 향상된다.
Claims (2)
- 제1전도형 반도체 기판의 일부영역에 형성된 제2전도형 웰; 상기 웰의 저면에 형성된 고농도의 제2전도형 매몰층; 상기 웰의 표면 일부영역에 형성된 필드산화막; 상기 필드산화막의 일단에 인접한 웰의 표면으로부터 상기 매몰층까지 형성된 제1전도형의 제1불순물 영역; 상기 필드산화막의 타단에 인접한 웰의 표면으로부터 상기 매몰층까지 형성된 제1전도형의 제2불순물 영역; 상기 제1불순물 영역의 표면 근방에 형성된 제1전도형 제1고농도 불순물 영역; 상기 제2불순물 영역의 표면 근방에 형성된 제1전도형 제2고농도 불순물 영역; 상기 제2고농도 불순물 영역에 이웃한, 웰의 표면 가장자리 근방에 형성된 제2전도형 고농도 불순물 영역; 상기 필드산화막 상에 형성되고 입출력패드와 전기적 연결된 필드 게이트 전극층; 상기 제1고농도 불순물 영역에 콘택하고 저항을 통하여 상기 입출력패드에 전기적 연결된 제1전극층; 상기 제2고농도 불순물 영역에 콘택하고 접지전원단자에 연결된 제2전극층; 그리고 상기 제2전도형의 고농도 불순물 영역에 콘택하고 상기 접지전원단자에 전기적 연결된 제3전극층을 구비한 것을 특징으로 하는 정전기 방전 보호장치.
- 제1항에 있어서, 상기 제1전도형은 엔형이고 제2전도형은 피형인 것을 특징으로 하는 정전기 방전 보호장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960011911A KR100194202B1 (ko) | 1996-04-19 | 1996-04-19 | 정전기 방전 보호장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960011911A KR100194202B1 (ko) | 1996-04-19 | 1996-04-19 | 정전기 방전 보호장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970072389A KR970072389A (ko) | 1997-11-07 |
| KR100194202B1 true KR100194202B1 (ko) | 1999-06-15 |
Family
ID=66222853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960011911A KR100194202B1 (ko) | 1996-04-19 | 1996-04-19 | 정전기 방전 보호장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100194202B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100494143B1 (ko) * | 1997-12-31 | 2005-09-02 | 주식회사 하이닉스반도체 | 반도체장치의 필드트랜지스터 구조 |
| KR100970437B1 (ko) | 2008-01-24 | 2010-07-15 | 인제대학교 산학협력단 | 고전압 보호회로 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020057086A (ko) * | 2000-12-30 | 2002-07-11 | 임철호 | 집적회로의 정전기 보호 입출력회로 제조공정 |
-
1996
- 1996-04-19 KR KR1019960011911A patent/KR100194202B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100494143B1 (ko) * | 1997-12-31 | 2005-09-02 | 주식회사 하이닉스반도체 | 반도체장치의 필드트랜지스터 구조 |
| KR100970437B1 (ko) | 2008-01-24 | 2010-07-15 | 인제대학교 산학협력단 | 고전압 보호회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970072389A (ko) | 1997-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100282760B1 (ko) | 정전기적 방전 방지용 회로 및 구조 | |
| US6605844B2 (en) | Semiconductor device | |
| US5932914A (en) | Semiconductor protection device formed inside a well having contact with a buried layer | |
| US4686551A (en) | MOS transistor | |
| US6861711B2 (en) | Thick gate oxide transistor and electrostatic discharge protection utilizing thick gate oxide transistors | |
| KR20000011235A (ko) | 반도체장치 | |
| JP2004356622A (ja) | 接合型電子部品および前記電子部品を含む集積された電力装置 | |
| US6864537B1 (en) | Thick gate oxide transistor and electrostatic discharge protection utilizing thick gate oxide transistors | |
| US5710452A (en) | Semiconductor device having electrostatic breakdown protection circuit | |
| KR100276495B1 (ko) | 상보형 금속 산화물 반도체(cmos) 기술의 집적 전자 회로용 극성 반전 보호 장치 | |
| KR100194202B1 (ko) | 정전기 방전 보호장치 | |
| US4584593A (en) | Insulated-gate field-effect transistor (IGFET) with charge carrier injection | |
| JP2006261376A (ja) | ダイオード及び半導体装置 | |
| US6433393B1 (en) | Semiconductor protective device and method for manufacturing same | |
| US6320229B1 (en) | Semiconductor device | |
| US4969024A (en) | Metal-oxide-semiconductor device | |
| US5418394A (en) | Power MOSFET with improved avalanche resistance | |
| JP4074074B2 (ja) | 半導体装置 | |
| KR100316723B1 (ko) | 낮은 온 저항과 큰 견고함을 갖는 전력용 모스 트랜지스터 | |
| JPH05505060A (ja) | 低トリガ電圧ｓｃｒ保護装置及び構造 | |
| JPH088422A (ja) | たて型ｍｏｓ半導体装置 | |
| JP4795613B2 (ja) | 半導体装置 | |
| CA2046815C (en) | Semiconductor integrating circuit | |
| JPH05190561A (ja) | 半導体装置 | |
| JP2892686B2 (ja) | 絶縁ゲート半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070125 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |