KR100276495B1 - 상보형 금속 산화물 반도체(cmos) 기술의 집적 전자 회로용 극성 반전 보호 장치 - Google Patents
상보형 금속 산화물 반도체(cmos) 기술의 집적 전자 회로용 극성 반전 보호 장치 Download PDFInfo
- Publication number
- KR100276495B1 KR100276495B1 KR1019940025942A KR19940025942A KR100276495B1 KR 100276495 B1 KR100276495 B1 KR 100276495B1 KR 1019940025942 A KR1019940025942 A KR 1019940025942A KR 19940025942 A KR19940025942 A KR 19940025942A KR 100276495 B1 KR100276495 B1 KR 100276495B1
- Authority
- KR
- South Korea
- Prior art keywords
- well
- protection device
- polarity
- resistor
- polarity inversion
- Prior art date
Links
- 238000005516 engineering process Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 CMOS 기술로 실행되는 모놀리식 집적 전자 회로용의 극성 반전보호 장치에 관한 것으로, 제1도전형의 기판(1)과, 하나의 주표면으로부터 상기 기판에 형성된 제2도전형의 웰(2)과, 상기 웰(2)에 형성된 기판 도전형의 소스 영역(5)과 드레인 영역(3)으로 구성되는 CMOS용 극성 반전 보호 장치에 있어서, 상기 소스 영역(5)은 저임피던스를 통해 정전원 전압(VDD)에 접속되고, 보호할 회로에 대한 입력부는 드레인 영역(3)에 위치되고, 상기 웰(2)은 극성 반전의 경우에 웰 전류가 최소치로 제한되는 값을 갖는 저항(R)을 통해 상기 전원 전압(VDD)에 접속된다.
Description
제1도는 본 발명에 따른 p-채널 CM0S용 극성 반전 보호 장치의 평면도.
제2도는 제1도의 A-A선을 따라 자른 단면도.
제3도는 제1도 장치의 등가 회로도.
* 도면의 주요 부분에 대한 부호의 설명
1 : 기판 2 : 웰
3 : 드레인 영역 5 : 소스 영역
VDD : 정전원 전압 R : 저항
본 발명은 상보형 금속 산화물 반도체(이하, 'CM0S'라 함) 기술로 구현된 모놀리식 집적 전자 회로의, 특히 CM0S소자의 극성 반전 보호 장치에 관한 것이다.
배터리를 잘못 접속하는 등으로 인한 극성 반전으로부터 전자 회로 소자를 보호하는 것은, 극성이 반전되었을 경우 회로 전체가 파손되어 심각한 손실이 생기기 때문에 특히 자동 전자 장치에서는 매우 중요하다.
극성 반전의 영향을 피하기 위해 통상 다이오드가 사용된다. 그러나, CM0S 회로에서는 "매립층 기법(buried-layer technology)"에 의해서만 다이오드를 집적할 수 있다는 단점이 있다. 이 매립층 기법은 또한 반드시 피해야 하는 복잡한 기술의 추가와 비용의 증가를 초래한다.
따라서, 본 발명의 목적은 추가의 기술적 조치를 취하지 않고서도 종래 M0S 기술로 달성될 수 있는 극성 반전 보호 장치를 제공하는 것이다.
이러한 목적은 청구항 제1항에 기재된 발명에 의해 달성된다. 본 발명의 다른 특징은 종속항에 기재되어 있다.
본 발명은 첨부도면을 참고로 실시예를 상세하게 설명함으로써 보다 명백해질 것이다.
제1도는 CM0S기술에서 가장 광범위하게 사용되는 p형 도핑된 기판(1)을 도시한다. n형 웰(2)이 기판(1)의 표면 안쪽으로 형성되어 있다. 기판(1)과 웰 (2)은 하부의 활성 영역을 위한 접속(contact) 개방부를 가지는 절연층(제1도에서는 도시 생략)이 덮고 있다. 웰(2)에는 드레인 영역(3)과 소스 영역(5)이 종래의 방식으로 형성되어 있다. 이 두 영역 사이에는 예컨대, 폴리실리콘으로 이루어진 게이트 전극(4)이 배치된다. 게이트 전극(4)으로부터 떨어진 한쪽에는 소스 영역(5)이 있고 그로부터 n+형 웰 부분(6)까지 뻗어 있는 부영역(51)이 있다. 도면부호(7, 8, 9, 10)는 해당 영역에서의 금속 접속부를 나타낸다. 소스 영역(5)은 저임피던스를 통해 양의 전원 전압(VDD)에 접속되고, 보호하고자 하는 회로에 대한 입력부(es)는 드레인 영역(3)에 위치한다.
제2도는 제1도를 A-A 선을 따라 자른 단면도이다.
n형 웰(2)은 종래의 방식으로 p형 기판 안쪽으로 형성된다. 기판, 드레인영역(3), 소스 영역(5) 및 고농도로 도핑된 웰 부분(6)은 드레인 접속부(9), 소스 접속부(8) 및 접속부(7)를 개방시키는 개구부를 제외하고는 실리콘 산화막 등의 절연층(11)이 덮고 있는데, 상기 접속부(7)는 저항 역할을 하는 부영역(51)과 웰 부분(6)을 전원 전압(VDD)에 연결시키기 위한 것이다. 게이트 산화막(12) 위에는 게이트 전극(4)이 배치되며, 이 게이트 전극(4)도 역시 절연층(11)이 덮고 있다.
제3도에 도시한 등가 회로에서 p-채널 트랜지스터(ft)는 보호할 회로와 전원 전압(VDD) 사이에 접속된 소스-드레인 경로를 갖는다. 전원 전압(VDD)과 접지 사이에는 소스 영역(5)(=콜렉터), n형 웰(2)(=베이스) 및 기판(1)(=에미터)에 의해 형성된 기생 pnp 트랜지스터(pt)가 연결되어 있다. 베이스(n형 웰(2))와 전원 전압(VDD) 사이에는 저항(R)이 연결되어 있다.
다른 기생 트랜지스터는 제3도에 점선으로 표시되어 있다.
제1도 내지 제3도에 도시된 p-채널 CMOS 트랜지스터는 보통 정전원 전압에 연결되는 n형 웰내에 있다. 극성 반전이 일어나면, n형 웰(2)은 기판(1)을 향하여 순방향의 바이어스 다이오드를 형성하는데, 이것은 열적 파괴가 일어날 정도로 많은 전류를 빨아들인다. 정상적인 동작중에는 CM0S 회로의 n형 웰을 통해 매우 작은 전류(＜1 nA)만이 흐르기 때문에(반전 방향), 웰은 저항을 통해 전원 전압(VDD)에 접속될 수 있다. 상기 저항은 극성 반전이 일어난 경우에 웰을 통해 흐르는 전류를 제한할 수 있을 만큼 커야만 하는데, 한가지 전제 조건은 콜텍터로서 소스 영역, 베이스로서 n형 웰, 에미터로서 기판으로 구성되는 기생 pnp 트랜지스터가 충분히 작은 전류 이득을 가져야 하고, 전류의 흐름이 상기 트랜지스터의 전류 이득에 의해서가 아니라 상기 저항에 의해 결정되어야만 한다는 것이다. 이 조건은 전류 이득이 1 미만(B＜1)일 때 만족된다. 이것은 추가 저항(R)을 포함한 소스 영역의 면적과 n형 웰의 면적 비가 0.5 미만일 것을 요구한다.
상기 저항(R) 역시 상기 웰에 형성된 적절한 크기의 집적된 폴리실리콘 띠 일 수 있다. 이 경우에 상기 면적 비에는 p형 소스 영역의 면적만 고려된다.
반도체 소자와 관련된 또 다른 문제점은 반도체 소자를 파손시킬 수 있는 정전기적 방전으로부터 소자를 보호하는 것이다. 정전기 방전 보호 소자 또한 상술한 요구 조건을 만족해야 한다. 상술한 기생 pnp 트랜지스터는 정전기적 방전 보호장치로 작용한다. 4층 구조 소자의 턴온 전류를 결정하는 분로 저항(shunt resistor)은 동작 전류보다 훨씬 높은 전류에서 턴온이 일어날 정도로 큰 값을 가져야 한다.
과전압 보호 장치를 제공하기 위해, 스위칭 임계치가 전계-산화막의 두께에 의해 설정될 수 있는 전계 산화물 트랜지스터, 제너 다이오드, 싸이리스터와 같은 과전압 보호 소자를 웰 부분(6)의 접속부(7)를 통해 연결할 수 있다.
본 발명의 큰 이점은 본 발명을 극성 반전 보호를 위해 사용할 수 있고, 추가의 면적을 필요로 하지 않고도 정전기적 방전에 대한 보호 구조를 만들 수 있다는 것인데, 이것이 가능한 이유는 이들 두 구조부는 거의 고유성이 있기 때문이다.
이와 같이 면적을 절약하는 것은 매우 중요한데, 2 이상의 n형 웰 영역을 하나의 저항을 통해 전원 전압에 연결할 수 있기 때문에 면적을 더 절약할 수 있다.
안정적인 전원을 보장하기 위하여 p-채널 트랜지스터의 게이트를 전원 전압보다 낮은 안정화된 전압에 연결할 수도 있다. 또한, p-채널 트랜지스터의 게이트를 음의 전원 전압에 연결하는 것도 가능하다.
Claims (6)
- 제1도전형의 기판(l)과, 하나의 주표면으로부터 상기 기판 안쪽으로 형성된 상기 제1도전형과 반대 도전형인 제2도전형의 웰(2)과, 상기 웰(2) 안쪽으로 형성된 상기 제1도전형의 소스 영역(5)과 드레인 영역(3)으로 구성된 CM0S 소자용 극성 반전 보호 장치에 있어서, 상기 소스 영역(5)은 저임피던스를 통해 양의 전원 전압(VDD)에 접속되고, 보호하고자 하는 회로에 대한 입력부는 상기 드레인 영역(3)에 위치하고, 상기 웰(2)은 극성 반전이 일어난 경우에 웰 전류가 최소치로 제한되게 하는 저항값을 갖는 저항(R)을 통해 상기 전원 전압(VDD)에 연결되는 것을 특징으로 하는 극성 반전 보호 장치.
- 제1항에 있어서, 상기 기판(1)은 p형 도핑된 것을 특징으로 하는 극성 반전 보호 장치.
- 제2항에 있어서, 상기 저항(R)은 드레인 잉역(3)의 부영역(51)으로 구현되고, 상기 소스 영역(5)과 부영역(51)으로 이루어진 전체 저항의 면적과 웰 영역의 면적의 비가 0.5 미만인 것을 특징으로 하는 극성 반전 보호 장치.
- 제2항에 있어서, 상기 저항(R)은 폴리실리콘으로 이루어진 것을 특징으로 하는 극성 반전 보호 장치.
- 제4항에 있어서, 2 이상의 웰(2)이 상기 저항(R)을 통해 상기 전원 전압(VDD)에 연결되는 것을 특징으로 하는 극성 반전 보호 장치.
- 제1항 내지 제5항 중 어느 한 항에 있어서, 과전압 보호 소자가 웰 부분(6)의 접속부(7)를 통해 추가로 연결되어 있는 것을 특징으로 하는 극성 반전 보호 장치.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DEP4334515.8 | 1993-10-09 | ||
| DE4334515A DE4334515C1 (de) | 1993-10-09 | 1993-10-09 | Verpolungsschutz für integrierte elektronische Schaltkreise in CMOS-Technik |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950012714A KR950012714A (ko) | 1995-05-16 |
| KR100276495B1 true KR100276495B1 (ko) | 2000-12-15 |
Family
ID=6499816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940025942A KR100276495B1 (ko) | 1993-10-09 | 1994-10-08 | 상보형 금속 산화물 반도체(cmos) 기술의 집적 전자 회로용 극성 반전 보호 장치 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5504361A (ko) |
| EP (1) | EP0647970B1 (ko) |
| JP (1) | JP3559075B2 (ko) |
| KR (1) | KR100276495B1 (ko) |
| CN (1) | CN1043388C (ko) |
| DE (2) | DE4334515C1 (ko) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2576433B2 (ja) * | 1994-12-14 | 1997-01-29 | 日本電気株式会社 | 半導体装置用保護回路 |
| JPH1079472A (ja) * | 1996-09-05 | 1998-03-24 | Mitsubishi Electric Corp | 半導体集積回路 |
| DE19640272C2 (de) * | 1996-09-30 | 1998-07-23 | Siemens Ag | Verpolschutzschaltung für integrierte Schaltkreise |
| US5847431A (en) * | 1997-12-18 | 1998-12-08 | Intel Corporation | Reduced capacitance transistor with electro-static discharge protection structure |
| US6049112A (en) * | 1998-09-14 | 2000-04-11 | Intel Corporation | Reduced capacitance transistor with electro-static discharge protection structure and method for forming the same |
| TW490907B (en) * | 2000-11-14 | 2002-06-11 | Silicon Touch Tech Inc | Circuit with protection for inverted connection of power source polarity |
| JP5032378B2 (ja) * | 2008-03-31 | 2012-09-26 | セイコーインスツル株式会社 | 充放電制御回路及びバッテリ装置 |
| US8964437B2 (en) | 2013-01-15 | 2015-02-24 | Keysight Technologies, Inc. | Energy dissipating device for DC power supplies |
| DE102015004235B4 (de) | 2014-04-14 | 2019-01-03 | Elmos Semiconductor Ag | Verfahren zum Schutz eines CMOS Schaltkreises auf einem N-Substrat vor Verpolung |
| DE102014017146A1 (de) | 2014-04-14 | 2015-10-15 | Elmos Semiconductor Aktiengesellschaft | Rail-to-Rail-Verpolschutz für den kombinierten Ein-/Ausgang eine integrierten CMOS Schaltkreises auf einem P-Substrat |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3411200A (en) * | 1965-04-14 | 1968-11-19 | Westinghouse Electric Corp | Fabrication of semiconductor integrated circuits |
| JPS53136980A (en) * | 1977-05-04 | 1978-11-29 | Nippon Telegr & Teleph Corp <Ntt> | Resistance value correction method for poly crystal silicon resistor |
| JPS59189675A (ja) * | 1983-04-12 | 1984-10-27 | Seiko Instr & Electronics Ltd | 半導体装置 |
| JPS60767A (ja) * | 1983-06-17 | 1985-01-05 | Hitachi Ltd | 半導体装置 |
| FR2598852B1 (fr) * | 1986-05-16 | 1988-10-21 | Eurotechnique Sa | Dispositif de protection d'entree pour circuits integres en technologie cmos. |
| JPH03295268A (ja) * | 1990-04-13 | 1991-12-26 | Sony Corp | 半導体装置 |
| US5229635A (en) * | 1991-08-21 | 1993-07-20 | Vlsi Technology, Inc. | ESD protection circuit and method for power-down application |
| EP0538507B1 (de) * | 1991-10-22 | 1996-12-27 | Deutsche ITT Industries GmbH | Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen |
| US5345356A (en) * | 1992-06-05 | 1994-09-06 | At&T Bell Laboratories | ESD protection of output buffers |
-
1993
- 1993-10-09 DE DE4334515A patent/DE4334515C1/de not_active Expired - Lifetime
-
1994
- 1994-08-30 EP EP94113489A patent/EP0647970B1/de not_active Expired - Lifetime
- 1994-08-30 DE DE59403534T patent/DE59403534D1/de not_active Expired - Lifetime
- 1994-10-05 US US08/318,150 patent/US5504361A/en not_active Expired - Lifetime
- 1994-10-08 CN CN94117031A patent/CN1043388C/zh not_active Expired - Fee Related
- 1994-10-08 KR KR1019940025942A patent/KR100276495B1/ko not_active IP Right Cessation
- 1994-10-11 JP JP24560594A patent/JP3559075B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0647970A1 (de) | 1995-04-12 |
| DE59403534D1 (de) | 1997-09-04 |
| JPH07245348A (ja) | 1995-09-19 |
| DE4334515C1 (de) | 1994-10-20 |
| EP0647970B1 (de) | 1997-07-30 |
| CN1043388C (zh) | 1999-05-12 |
| US5504361A (en) | 1996-04-02 |
| CN1109637A (zh) | 1995-10-04 |
| JP3559075B2 (ja) | 2004-08-25 |
| KR950012714A (ko) | 1995-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4401500B2 (ja) | 静電放電における寄生バイポーラ効果を低減する半導体装置および方法 | |
| KR100282760B1 (ko) | 정전기적 방전 방지용 회로 및 구조 | |
| US4672584A (en) | CMOS integrated circuit | |
| US5519242A (en) | Electrostatic discharge protection circuit for a NMOS or lateral NPN transistor | |
| US4100561A (en) | Protective circuit for MOS devices | |
| JP2638462B2 (ja) | 半導体装置 | |
| JP4623775B2 (ja) | Ｖｄｍｏｓトランジスタ | |
| US5786616A (en) | Semiconductor integrated circuit having an SOI structure, provided with a protective circuit | |
| KR100200352B1 (ko) | 반도체 장치의 보호 소자 | |
| US4543593A (en) | Semiconductor protective device | |
| US4656491A (en) | Protection circuit utilizing distributed transistors and resistors | |
| EP1046193B1 (en) | An integrated circuit provided with esd protection means | |
| US5903034A (en) | Semiconductor circuit device having an insulated gate type transistor | |
| KR100276495B1 (ko) | 상보형 금속 산화물 반도체(cmos) 기술의 집적 전자 회로용 극성 반전 보호 장치 | |
| JP3665367B2 (ja) | 半導体装置 | |
| KR940008225B1 (ko) | 전력스위칭용모스트랜지스터 | |
| US4922316A (en) | Infant protection device | |
| US6707653B2 (en) | Semiconductor controlled rectifier for use in electrostatic discharge protection circuit | |
| US6320229B1 (en) | Semiconductor device | |
| JP2980106B2 (ja) | 集積ｍｏｓパワー・トランジスタを電圧勾配から保護するための構成部品 | |
| US6144066A (en) | Protection of the logic well of a component including an integrated MOS power transistor | |
| JPH07263633A (ja) | 半導体装置の対静電気放電保護装置 | |
| US6538291B1 (en) | Input protection circuit | |
| US6781804B1 (en) | Protection of the logic well of a component including an integrated MOS power transistor | |
| JP3442331B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110920 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20120924 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |