JP2892686B2 - 絶縁ゲート半導体装置 - Google Patents
絶縁ゲート半導体装置Info
- Publication number
- JP2892686B2 JP2892686B2 JP1149619A JP14961989A JP2892686B2 JP 2892686 B2 JP2892686 B2 JP 2892686B2 JP 1149619 A JP1149619 A JP 1149619A JP 14961989 A JP14961989 A JP 14961989A JP 2892686 B2 JP2892686 B2 JP 2892686B2
- Authority
- JP
- Japan
- Prior art keywords
- insulated gate
- gate transistor
- current
- handling
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は電力用半導体装置に係り、特に高信頼性を得
るのに好適な絶縁ゲート半導体装置に関する。
るのに好適な絶縁ゲート半導体装置に関する。
従来、パワーMOSFETに流れる電流を低損失で検出する
場合、主電流を扱うパワーMOSFETに並列に電流検出用の
MOSFETを同一チツプ上に設ける構造については、米国特
許第4,553,084号において論じられている。
場合、主電流を扱うパワーMOSFETに並列に電流検出用の
MOSFETを同一チツプ上に設ける構造については、米国特
許第4,553,084号において論じられている。
一方、ゲート保護素子をパワーMOSFETと同一チツプ上
に設ける構造については、特願昭56−26,797号において
論じられている。
に設ける構造については、特願昭56−26,797号において
論じられている。
上記従来技術は、電流検出用のMOSFETのゲート保護に
ついて配慮されておらず、外部サージに対して破壊しや
すいという問題があつた。
ついて配慮されておらず、外部サージに対して破壊しや
すいという問題があつた。
本発明の目的は、外部サージに対して破壊耐量の大き
なパワーMOSFETを提供することにある。
なパワーMOSFETを提供することにある。
上記目的は、パワーMOSFETのゲート−センス端子間に
ダイオードを含む回路を形成することにより、達成され
る。そして、本発明のより具体的な構成は、第３図およ
び第４図を用いた説明から明らかなように、主電流を扱
う絶縁ゲート型トランジスタと、該主電流を扱う絶縁ゲ
ート型トランジスタに並列に接続された電流検出用の絶
縁ゲート形トランジスタとが同一半導体チツプに構成さ
れ、該主電流を扱う絶縁ゲート形トランジスタに対する
ソース端子が設けられ、該電流検出用の絶縁ゲート形ト
ランジスタに対するセンス端子が設けられた半導体装置
において、該主電流を扱う絶縁ゲート形トランジスタの
ゲート−ソース端子間に接続された外部サージに対する
保護素子が、該電流検出用の絶縁ゲート形トランジスタ
のゲート−センス端子間に接続された外部サージに対す
る他の保護素子が、それぞれ該半導体チップに内臓され
ていることを特徴とする。
ダイオードを含む回路を形成することにより、達成され
る。そして、本発明のより具体的な構成は、第３図およ
び第４図を用いた説明から明らかなように、主電流を扱
う絶縁ゲート型トランジスタと、該主電流を扱う絶縁ゲ
ート型トランジスタに並列に接続された電流検出用の絶
縁ゲート形トランジスタとが同一半導体チツプに構成さ
れ、該主電流を扱う絶縁ゲート形トランジスタに対する
ソース端子が設けられ、該電流検出用の絶縁ゲート形ト
ランジスタに対するセンス端子が設けられた半導体装置
において、該主電流を扱う絶縁ゲート形トランジスタの
ゲート−ソース端子間に接続された外部サージに対する
保護素子が、該電流検出用の絶縁ゲート形トランジスタ
のゲート−センス端子間に接続された外部サージに対す
る他の保護素子が、それぞれ該半導体チップに内臓され
ていることを特徴とする。
また、本発明は、該電流検出用の絶縁ゲート形トラン
ジスタの他のゲート保護素子の電流容量が、該主電流を
扱う絶縁ゲート形トランジスタのものよりも、大きいこ
とを特徴とする。
ジスタの他のゲート保護素子の電流容量が、該主電流を
扱う絶縁ゲート形トランジスタのものよりも、大きいこ
とを特徴とする。
さらに、本発明は、該電流検出用の絶縁ゲート形トラ
ンジスタの他のゲート保護素子の破壊耐量が、該主電流
を扱う絶縁ゲート形トランジスタのゲート保護素子の破
壊耐量よりも、大きいことを特徴とする。
ンジスタの他のゲート保護素子の破壊耐量が、該主電流
を扱う絶縁ゲート形トランジスタのゲート保護素子の破
壊耐量よりも、大きいことを特徴とする。
パワーMOSFETのゲート−センス端子間にダイオードを
含む回路を内臓させることにより、外部サージに対し
て、電流検出用のMOSFETのゲートが保護される。それに
よつて、パワーMOSFETは、外部サージに対する破壊耐量
が向上できる。
含む回路を内臓させることにより、外部サージに対し
て、電流検出用のMOSFETのゲートが保護される。それに
よつて、パワーMOSFETは、外部サージに対する破壊耐量
が向上できる。
以下、本発明の一実施例を第１図，第２図により説明
する。第１図は電流検出端子付のパワーMOSFETの等価回
路図である。１はドレイン端子,2はゲート端子,3はソー
ス端子,4はセンス端子そして、５はゲート保護素子とし
て動作するダイオードである。第２図は、電流検出端子
付のパワーMOSFETの断面構造図である。６はｎ形高濃度
半導体基板、７は抵抗率が0.8Ω・cm、厚さが10μｍの
ｎ形エピタキシヤル層からなるドレイン領域、８はシー
ト抵抗が500Ω／口、深さが1.5μｍのｐ形ベース領域、
９はシート抵抗が500Ω／口、深さが0.5μｍのｎ形高濃
度ソース領域、10は厚さが50nmのゲート酸化膜,11は多
結晶シリコンのゲート電極,12は絶縁膜、13はソース電
極,14はセンス電極,15はドレイン電極そして16,17はそ
れぞれｎ形及びｐ形の多結晶シリコン領域で構成された
ゲート保護素子である。ここで、ゲート−ソース端子間
の入力容量は2000pF,ゲート−センス端子間の入力容量
は20pFである。つまり、電流検出用のMOSFETのゲート容
量が小さい側にゲート保護素子として動作するダイオー
ドが挿入されている。従つて、センス端子に外部からの
静電サージが印加された場合にもパワーMOSFETは静電破
壊しにくい構造になつている。
する。第１図は電流検出端子付のパワーMOSFETの等価回
路図である。１はドレイン端子,2はゲート端子,3はソー
ス端子,4はセンス端子そして、５はゲート保護素子とし
て動作するダイオードである。第２図は、電流検出端子
付のパワーMOSFETの断面構造図である。６はｎ形高濃度
半導体基板、７は抵抗率が0.8Ω・cm、厚さが10μｍの
ｎ形エピタキシヤル層からなるドレイン領域、８はシー
ト抵抗が500Ω／口、深さが1.5μｍのｐ形ベース領域、
９はシート抵抗が500Ω／口、深さが0.5μｍのｎ形高濃
度ソース領域、10は厚さが50nmのゲート酸化膜,11は多
結晶シリコンのゲート電極,12は絶縁膜、13はソース電
極,14はセンス電極,15はドレイン電極そして16,17はそ
れぞれｎ形及びｐ形の多結晶シリコン領域で構成された
ゲート保護素子である。ここで、ゲート−ソース端子間
の入力容量は2000pF,ゲート−センス端子間の入力容量
は20pFである。つまり、電流検出用のMOSFETのゲート容
量が小さい側にゲート保護素子として動作するダイオー
ドが挿入されている。従つて、センス端子に外部からの
静電サージが印加された場合にもパワーMOSFETは静電破
壊しにくい構造になつている。
本実施例によれば、3.5mm口チツプの電流検出端子付
パワーMOSFETにおいて、ドレイン耐圧が60V,オン抵抗が
20mΩでしかも、EIAJ規格（200pF）の静電破壊耐量が30
0V以上に達した。その結果、本発明のパワーMOSFETは、
従来のゲート保護素子がない場合に比べて、取り扱い中
の不良発生数が１桁以上低減した。
パワーMOSFETにおいて、ドレイン耐圧が60V,オン抵抗が
20mΩでしかも、EIAJ規格（200pF）の静電破壊耐量が30
0V以上に達した。その結果、本発明のパワーMOSFETは、
従来のゲート保護素子がない場合に比べて、取り扱い中
の不良発生数が１桁以上低減した。
本発明の他の実施例を第３図，第４図により説明す
る。第３図は、電流検出端子付のパワーMOSFETの等価回
路図であり、第４図は、電流検出端子付のパワーMOSFET
チツプの平面図及びそのＡ−Ａ′断面図である。18は主
電流を扱うパワーMOSFETのゲート−ソース端子間に挿入
されたゲート保護素子である。また、第４図では、ゲー
ト保護素子の配置を破線で示し、19が主電流を扱うパワ
ーMOSFETのソース−ゲート間に挿入されたゲート保護素
子であり、20が電流検出端子側のゲート−センス端子間
に挿入されたゲート保護素子である。この構造の特長
は、電流検出端子側のゲート保護素子が、主電流を扱う
側のゲート保護素子よりも大きいことであり、前者がチ
ツプ周辺に、後者がゲートパツド周辺に配置されている
ことである。本発明のパワーMOSFETでは、従来のゲート
保護素子がない場合に比べて、取り扱い中の不良発生件
数が２桁以上低減した。
る。第３図は、電流検出端子付のパワーMOSFETの等価回
路図であり、第４図は、電流検出端子付のパワーMOSFET
チツプの平面図及びそのＡ−Ａ′断面図である。18は主
電流を扱うパワーMOSFETのゲート−ソース端子間に挿入
されたゲート保護素子である。また、第４図では、ゲー
ト保護素子の配置を破線で示し、19が主電流を扱うパワ
ーMOSFETのソース−ゲート間に挿入されたゲート保護素
子であり、20が電流検出端子側のゲート−センス端子間
に挿入されたゲート保護素子である。この構造の特長
は、電流検出端子側のゲート保護素子が、主電流を扱う
側のゲート保護素子よりも大きいことであり、前者がチ
ツプ周辺に、後者がゲートパツド周辺に配置されている
ことである。本発明のパワーMOSFETでは、従来のゲート
保護素子がない場合に比べて、取り扱い中の不良発生件
数が２桁以上低減した。
本発明の他の実施例を第５図により説明する。第５図
は、電流検出端子付のパワーMOSFETの等価回路図であ
り、ゲート保護素子に抵抗21が付加されている。ここ
で、抵抗値は100Ωとした。この抵抗を挿入したことに
より、多結晶シリコンで形成したpn接合ダイオード22の
電流容量は小さくすることができるとともに、ゲート保
護効果が向上した。
は、電流検出端子付のパワーMOSFETの等価回路図であ
り、ゲート保護素子に抵抗21が付加されている。ここ
で、抵抗値は100Ωとした。この抵抗を挿入したことに
より、多結晶シリコンで形成したpn接合ダイオード22の
電流容量は小さくすることができるとともに、ゲート保
護効果が向上した。
本発明の他の実施例を第６図により説明する。第６図
は、電流検出端子付のパワーMOSFETの等価回路図であ
り、ドレイン−センス端子間に23のツエナーダイオード
が付加されている。ツエナーダイオードの耐圧は30V
で、主電流を扱うパワーMOSFETの耐圧60Vよりも低く設
定されている。本発明のパワーMOSFETは、従来のゲート
保護素子がない場合に比べて、取り扱い中の不良発生件
数が１桁以上低減しただけでなく、実装回路が簡略化で
きた。
は、電流検出端子付のパワーMOSFETの等価回路図であ
り、ドレイン−センス端子間に23のツエナーダイオード
が付加されている。ツエナーダイオードの耐圧は30V
で、主電流を扱うパワーMOSFETの耐圧60Vよりも低く設
定されている。本発明のパワーMOSFETは、従来のゲート
保護素子がない場合に比べて、取り扱い中の不良発生件
数が１桁以上低減しただけでなく、実装回路が簡略化で
きた。
本発明によれば、パワーMOSFETのゲート−センス端子
間にゲート保護回路を内臓させることができるので、外
部サージに対して、パワーMOSFETのゲートが保護され
る。それによつて、パワーMOSFETは、外部サージに対す
る破壊耐量が向上できる。
間にゲート保護回路を内臓させることができるので、外
部サージに対して、パワーMOSFETのゲートが保護され
る。それによつて、パワーMOSFETは、外部サージに対す
る破壊耐量が向上できる。
第１図は本発明の一実施例のパワーMOSFETの等価回路、
第２図はその主要部の断面構造図、第３図は本発明の他
の実施例のパワーMOSFETの等価回路、第４図はそのパワ
ーMOSFETの平面図、第５図および第６図は本発明の他の
実施例のパワーMOSFETの等価回路である。 １……ドレイン端子、２……ゲート端子、３……ソース
端子、４……センス端子、5,18,19,20,22……多結晶シ
リコンダイオード、６……高濃度半導体基板、７……ｎ
形ドレイン領域、８……ｐ形ベース領域、９……ソース
領域、10……ゲート絶縁膜、11……ゲート電極、13……
ソース電極、14……センス電極、15……ドレイン電極、
16,17……多結晶シリコン層、21……抵抗、23……ツエ
ナーダイオード。
第２図はその主要部の断面構造図、第３図は本発明の他
の実施例のパワーMOSFETの等価回路、第４図はそのパワ
ーMOSFETの平面図、第５図および第６図は本発明の他の
実施例のパワーMOSFETの等価回路である。 １……ドレイン端子、２……ゲート端子、３……ソース
端子、４……センス端子、5,18,19,20,22……多結晶シ
リコンダイオード、６……高濃度半導体基板、７……ｎ
形ドレイン領域、８……ｐ形ベース領域、９……ソース
領域、10……ゲート絶縁膜、11……ゲート電極、13……
ソース電極、14……センス電極、15……ドレイン電極、
16,17……多結晶シリコン層、21……抵抗、23……ツエ
ナーダイオード。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/78
Claims (5)
- 【請求項１】主電流を扱う絶縁ゲート型トランジスタ
と、 該主電流を扱う絶縁ゲート型トランジスタに並列に接続
された電流検出用の絶縁ゲート形トランジスタとが同一
半導体チツプに構成され、該主電流を扱う絶縁ゲート形
トランジスタに対するソース端子が設けられ、該電流検
出用の絶縁ゲート形トランジスタに対するセンス端子が
設けられた半導体装置において、該主電流を扱う絶縁ゲ
ート形トランジスタのゲート−ソース端子間に接続され
た外部サージに対する保護素子が、該電流検出用の絶縁
ゲート形トランジスタのゲート−センス端子間に接続さ
れた外部サージに対する他の保護素子が、それぞれ該半
導体チップに内臓されていることを特徴とする絶縁ゲー
ト半導体装置。 - 【請求項２】請求項第１項において、該電流検出用の絶
縁ゲート形トランジスタの他のゲート保護素子の電流容
量が、該主電流を扱う絶縁ゲート形トランジスタのもの
よりも、大きいことを特徴とする絶縁ゲート半導体装
置。 - 【請求項３】請求項第１項において、該電流検出用の絶
縁ゲート形トランジスタの他のゲート保護素子の破壊耐
量が、該主電流を扱う絶縁ゲート形トランジスタのゲー
ト保護素子の破壊耐量よりも、大きいことを特徴とする
絶縁ゲート半導体装置。 - 【請求項４】請求項第１項において、該主電流を扱う絶
縁ゲート形トランジスタと、それに並列に接続された該
電流検出用の絶縁ゲート形トランジスタとのゲート容量
比が、10以上であることを特徴とする絶縁ゲート半導体
装置。 - 【請求項５】請求項第１項において、該外部サージに対
する保護素子のそれぞれが、絶縁膜上に形成されたシリ
コンのpn接合素子で構成されていることを特徴とする絶
縁ゲート半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1149619A JP2892686B2 (ja) | 1989-06-14 | 1989-06-14 | 絶縁ゲート半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1149619A JP2892686B2 (ja) | 1989-06-14 | 1989-06-14 | 絶縁ゲート半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0316269A JPH0316269A (ja) | 1991-01-24 |
| JP2892686B2 true JP2892686B2 (ja) | 1999-05-17 |
Family
ID=15479176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1149619A Expired - Lifetime JP2892686B2 (ja) | 1989-06-14 | 1989-06-14 | 絶縁ゲート半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2892686B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11012064B2 (en) | 2018-02-16 | 2021-05-18 | Fuji Electric Co., Ltd. | Semiconductor device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4973057B2 (ja) * | 2006-08-07 | 2012-07-11 | トヨタ自動車株式会社 | 半導体装置 |
| JP5098264B2 (ja) * | 2006-09-21 | 2012-12-12 | 株式会社デンソー | Ｍｏｓ型パワー素子を有する半導体装置およびそれを備えた点火装置 |
| JP2022095391A (ja) | 2020-12-16 | 2022-06-28 | 富士フイルムビジネスイノベーション株式会社 | 情報処理装置、及び情報処理プログラム |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0229543U (ja) * | 1988-08-15 | 1990-02-26 |
-
1989
- 1989-06-14 JP JP1149619A patent/JP2892686B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11012064B2 (en) | 2018-02-16 | 2021-05-18 | Fuji Electric Co., Ltd. | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0316269A (ja) | 1991-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5079608A (en) | Power MOSFET transistor circuit with active clamp | |
| JP3911566B2 (ja) | Ｍｏｓ型半導体装置 | |
| JP3485655B2 (ja) | 複合型ｍｏｓｆｅｔ | |
| US5043782A (en) | Low voltage triggered snap-back device | |
| US3512058A (en) | High voltage transient protection for an insulated gate field effect transistor | |
| JPH0563949B2 (ja) | ||
| JPH04361571A (ja) | Ｍｏｓ型半導体装置 | |
| JPH05503190A (ja) | パワーｍｏｓｆｅｔトランジスタ回路 | |
| CN100514678C (zh) | 在接合焊盘下的低电容静电放电保护结构 | |
| JPH0828426B2 (ja) | Ｉｇｆｅｔ集積回路の静電放電からの保護 | |
| JPH073854B2 (ja) | 複合半導体装置 | |
| JPS6271275A (ja) | 半導体集積回路 | |
| US6075276A (en) | ESD protection device using Zener diodes | |
| US4189739A (en) | Semiconductor overload protection structure | |
| JP2892686B2 (ja) | 絶縁ゲート半導体装置 | |
| JPS61296770A (ja) | 絶縁ゲ−ト電界効果型半導体装置 | |
| JP2996722B2 (ja) | 一体型ｅｓｄ保護を備えたｎｍｏｓ素子 | |
| JP2523678B2 (ja) | 過電流保護機能を備えたｍｏｓｆｅｔ | |
| US6433393B1 (en) | Semiconductor protective device and method for manufacturing same | |
| JP2541518B2 (ja) | 半導体集積回路装置 | |
| JPS6354762A (ja) | 半導体集積回路装置 | |
| JPH0254969A (ja) | Ｍｏｓ型半導体装置 | |
| JPS62199062A (ja) | 半導体装置 | |
| JPH02110976A (ja) | 絶縁ゲート型半導体装置 | |
| JP3038722B2 (ja) | 接合型電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080226 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090226 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100226 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100226 Year of fee payment: 11 |