JP2020136583A - Cv測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法 - Google Patents
Cv測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法 Download PDFInfo
- Publication number
- JP2020136583A JP2020136583A JP2019030816A JP2019030816A JP2020136583A JP 2020136583 A JP2020136583 A JP 2020136583A JP 2019030816 A JP2019030816 A JP 2019030816A JP 2019030816 A JP2019030816 A JP 2019030816A JP 2020136583 A JP2020136583 A JP 2020136583A
- Authority
- JP
- Japan
- Prior art keywords
- measurement
- semiconductor wafer
- wafer
- resistivity
- dopant concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Abstract
Description
抵抗率校正用ウェーハとしては、例えば、4探針法(非特許文献3に記載の方法)で抵抗率を測定し、抵抗率決めした半導体ウェーハを用いることができる。
該抵抗率校正用半導体ウェーハをCV測定した際に空乏層が拡がる領域内において、前記CV測定により測定されるドーパント濃度の深さ方向の分布の傾きと、他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するものであることを特徴とするCV測定に用いるための抵抗率校正用半導体ウェーハを提供する。
半導体ウェーハを準備する工程と、
該準備した半導体ウェーハから異なる面積のサンプルウェーハを切り出す工程と、
該切り出したサンプルウェーハを用いてCV測定を行う工程と、
該CV測定において、前記サンプルウェーハ毎に得られたドーパント濃度の深さ方向の分布の傾きと前記サンプルウェーハの面積との関係に基づいて、前記得られたドーパント濃度の深さ方向の分布の傾きと他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するサンプルウェーハの最小面積を求め、その面積以上の面積を有する半導体ウェーハを抵抗率校正用半導体ウェーハとして作製することを特徴とするCV測定に用いるための抵抗率校正用半導体ウェーハの作製方法を提供する。
本発明者は、創意工夫を重ねた結果、CV測定により測定されるドーパント濃度の深さ方向の分布の傾きと、他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するものであれば、ドーパント濃度を一意的に決定することができ、抵抗率校正用半導体ウェーハとして好適に利用できるものとなることを見出し、本発明を完成させるに至った。
該抵抗率校正用半導体ウェーハをCV測定した際に空乏層が拡がる領域内において、前記CV測定により測定されるドーパント濃度の深さ方向の分布の傾きと、他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するものであることを特徴とするCV測定に用いるための抵抗率校正用半導体ウェーハである。
1/Cm=1/Cd+1/Cb・・・・・(3)
となる。
なお、本発明における傾きの一致は、両者の傾きの差異が±5%以内であることが好ましい。
また、本発明者らは、半導体ウェーハを用いて、ウェーハ面積を振ってCV測定を行い、各面積毎に得られたドーパント濃度の深さ方向の分布の傾きとウェーハ面積の関係を求め、得られたドーパント濃度の深さ方向の分布の傾きと他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するウェーハの最小面積を求め、その面積以上の面積を有する前記半導体ウェーハをCV測定用の抵抗率校正用半導体ウェーハとして用いれば、ドーパント濃度を一意的に決定することができ、抵抗率校正用半導体ウェーハとして好適に利用できるものを作製することができることを見出した。
半導体ウェーハを準備する工程と、
該準備した半導体ウェーハから異なる面積のサンプルウェーハを切り出す工程と、
該切り出したサンプルウェーハを用いてCV測定を行う工程と、
該CV測定において、前記サンプルウェーハ毎に得られたドーパント濃度の深さ方向の分布の傾きと前記サンプルウェーハの面積との関係に基づいて、前記得られたドーパント濃度の深さ方向の分布の傾きと他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するサンプルウェーハの最小面積を求め、その面積以上の面積を有する半導体ウェーハを抵抗率校正用半導体ウェーハとして作製することを特徴とするCV測定に用いるための抵抗率校正用半導体ウェーハの作製方法である。
Cb=εSiAB/WB・・・・・(4)
で与えられる。ここで、AB、WBはそれぞれウェーハ裏面の面積、ウェーハ裏面とCV特性測定装置の裏面電極との接触により発生する空乏層幅である。
ΔN={N(W1)−N(W2)}/{W2−W1}・・・・・(5)
ここで、N(W1)は、深さW1における不純物濃度、
N(W2)は、深さW2における不純物濃度、
W1>W2である。
あらかじめ4探針法で測定された抵抗率が30Ω・cmである、p型、直径200mmのシリコン単結晶ブロックから作製されたシリコンウェーハを準備し、最初に5mm×5mm角のサンプルを切り出し、拡がり抵抗法で深さ方向のドーパント濃度分布を計測し、ドーパント濃度が深さ方向で平坦(表面から深さ10μmまで±3%以内のバラツキ、傾きゼロ)であることを確認した。その後、30mm×30mm角の大きさのサンプルを4枚切り出した。
上記実施例1と同じインゴットから作製されたシリコンウェーハから、30mm×30mm角(サンプルE:比較例3)、50mm×50mm角(サンプルF:実施例3)、及び、100mm×100mm角(サンプルG:実施例4)を切り出し、サンプルE〜Gの一方の表面の中心部に真空蒸着機で半径1mmのサマリウム電極を形成した。このシリコンウェーハをCV特性測定装置に載置し、真空吸着により固定した。そして、プローブをサマリウム電極に接触させ、CV測定を行ない、ドーパント濃度の深さ方向の分布を得た。
10…抵抗率校正用半導体ウェーハ、
100…CV特性測定装置、 101…ウェーハ、
102…ショットキー電極、 103…ステージ、
104…プローブ、 105…キャパシタンスメーター、
106…パルス電圧発生器、 107…制御用コンピュータ、
108…シールドボックス、 109…真空ポンプ、
110…真空吸着穴、 111…空乏層。
Claims (6)
- CV測定に用いるための抵抗率校正用半導体ウェーハであって、
該抵抗率校正用半導体ウェーハをCV測定した際に空乏層が拡がる領域内において、前記CV測定により測定されるドーパント濃度の深さ方向の分布の傾きと、他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するものであることを特徴とするCV測定に用いるための抵抗率校正用半導体ウェーハ。 - 前記ドーパント濃度の深さ方向の分布が平坦なものであることを特徴とする請求項1に記載のCV測定に用いるための抵抗率校正用半導体ウェーハ。
- 前記CV測定における裏面電極と前記抵抗率校正用半導体ウェーハの裏面とがオーミック接触になるように、前記裏面に、前記抵抗率校正用半導体ウェーハのバルクと同一導電型のドーパント元素を、前記バルクよりも高濃度に含有する裏面高濃度不純物層を有するものであることを特徴とする請求項1又は請求項2に記載のCV測定に用いるための抵抗率校正用半導体ウェーハ。
- 前記裏面高濃度不純物層の抵抗率が0.1Ωcm以下のものであることを特徴とする請求項3に記載のCV測定に用いるための抵抗率校正用半導体ウェーハ。
- CV測定に用いるための抵抗率校正用半導体ウェーハの作製方法であって、
半導体ウェーハを準備する工程と、
該準備した半導体ウェーハから異なる面積のサンプルウェーハを切り出す工程と、
該切り出したサンプルウェーハを用いてCV測定を行う工程と、
該CV測定において、前記サンプルウェーハ毎に得られたドーパント濃度の深さ方向の分布の傾きと前記サンプルウェーハの面積との関係に基づいて、前記得られたドーパント濃度の深さ方向の分布の傾きと他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するサンプルウェーハの最小面積を求め、その面積以上の面積を有する半導体ウェーハを抵抗率校正用半導体ウェーハとして作製することを特徴とするCV測定に用いるための抵抗率校正用半導体ウェーハの作製方法。 - 前記準備する半導体ウェーハをドーパント濃度の深さ方向の分布が平坦であるウェーハとすることを特徴とする請求項5に記載のCV測定に用いるための抵抗率校正用半導体ウェーハの作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019030816A JP7056609B2 (ja) | 2019-02-22 | 2019-02-22 | Cv測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019030816A JP7056609B2 (ja) | 2019-02-22 | 2019-02-22 | Cv測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020136583A true JP2020136583A (ja) | 2020-08-31 |
JP7056609B2 JP7056609B2 (ja) | 2022-04-19 |
Family
ID=72279154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019030816A Active JP7056609B2 (ja) | 2019-02-22 | 2019-02-22 | Cv測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7056609B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023233834A1 (ja) * | 2022-05-31 | 2023-12-07 | 信越半導体株式会社 | 抵抗率測定方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004138492A (ja) * | 2002-10-17 | 2004-05-13 | Shin Etsu Handotai Co Ltd | 半導体の空乏層容量算出装置及びc−v特性測定装置 |
JP2004241582A (ja) * | 2003-02-05 | 2004-08-26 | Shin Etsu Handotai Co Ltd | 半導体ウェーハ表面近傍のドーパント濃度測定方法 |
JP2004349342A (ja) * | 2003-05-20 | 2004-12-09 | Shin Etsu Handotai Co Ltd | 空乏層容量測定方法 |
JP2008211113A (ja) * | 2007-02-28 | 2008-09-11 | Shin Etsu Handotai Co Ltd | エピタキシャル層のドーパント濃度測定方法およびこれを用いたエピタキシャル層の抵抗率測定方法 |
JP2010267760A (ja) * | 2009-05-14 | 2010-11-25 | Shin Etsu Handotai Co Ltd | ドーパント濃度測定方法 |
JP2018032771A (ja) * | 2016-08-25 | 2018-03-01 | 信越半導体株式会社 | 抵抗率標準サンプルの製造方法及びエピタキシャルウェーハの抵抗率測定方法 |
-
2019
- 2019-02-22 JP JP2019030816A patent/JP7056609B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004138492A (ja) * | 2002-10-17 | 2004-05-13 | Shin Etsu Handotai Co Ltd | 半導体の空乏層容量算出装置及びc−v特性測定装置 |
JP2004241582A (ja) * | 2003-02-05 | 2004-08-26 | Shin Etsu Handotai Co Ltd | 半導体ウェーハ表面近傍のドーパント濃度測定方法 |
JP2004349342A (ja) * | 2003-05-20 | 2004-12-09 | Shin Etsu Handotai Co Ltd | 空乏層容量測定方法 |
JP2008211113A (ja) * | 2007-02-28 | 2008-09-11 | Shin Etsu Handotai Co Ltd | エピタキシャル層のドーパント濃度測定方法およびこれを用いたエピタキシャル層の抵抗率測定方法 |
JP2010267760A (ja) * | 2009-05-14 | 2010-11-25 | Shin Etsu Handotai Co Ltd | ドーパント濃度測定方法 |
JP2018032771A (ja) * | 2016-08-25 | 2018-03-01 | 信越半導体株式会社 | 抵抗率標準サンプルの製造方法及びエピタキシャルウェーハの抵抗率測定方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023233834A1 (ja) * | 2022-05-31 | 2023-12-07 | 信越半導体株式会社 | 抵抗率測定方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7056609B2 (ja) | 2022-04-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102352515B1 (ko) | 저항률 표준 샘플의 제조 방법 및 에피택셜 웨이퍼의 저항률 측정 방법 | |
CN108352407A (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
JP7056609B2 (ja) | Cv測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法 | |
US20080006886A1 (en) | Semiconductor Device Manufactured Using a Non-Contact Implant Metrology | |
JP5434491B2 (ja) | 半導体基板の評価方法及び半導体デバイスの製造方法 | |
US7521946B1 (en) | Electrical measurements on semiconductors using corona and microwave techniques | |
CN109449095B (zh) | 一种监控离子注入掺杂浓度的方法 | |
EP0511145B1 (en) | Method for determining the thickness of an interfacial polysilicon/silicon oxide film | |
Hooper et al. | The electrical properties of zinc diffused indium phosphide | |
JP5652379B2 (ja) | 半導体基板の評価方法および評価用半導体基板 | |
JP5556731B2 (ja) | ウェーハの電気特性測定方法 | |
JP6901669B2 (ja) | PiNダイオードの検査方法及びPiNダイオードの製造方法 | |
JP5343693B2 (ja) | ドーパント濃度測定方法 | |
Morris | Some device applications of spreading resistance measurements on epitaxial silicon | |
JP3823911B2 (ja) | 半導体の空乏層容量算出装置及びc−v特性測定装置 | |
JP2008211113A (ja) | エピタキシャル層のドーパント濃度測定方法およびこれを用いたエピタキシャル層の抵抗率測定方法 | |
JP2006269962A (ja) | 半導体ウエーハのドーパント汚染の評価方法 | |
JP2024043993A (ja) | 半導体試料の評価方法 | |
JPH0982768A (ja) | 半導体ウエハの評価方法 | |
RU190700U1 (ru) | Тестовый планарный транзистор | |
RU2304322C2 (ru) | Способ изготовления магнитодиода | |
JPH10270517A (ja) | p型シリコンエピタキシャル層のキャリア濃度測定方法 | |
JP2004241582A (ja) | 半導体ウェーハ表面近傍のドーパント濃度測定方法 | |
JP2021036558A (ja) | 半導体試料の評価方法 | |
JP2021118283A (ja) | シリコン試料の酸素濃度評価方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220321 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7056609 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |