JP2020136583A - Cv測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法 - Google Patents

Cv測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法 Download PDF

Info

Publication number
JP2020136583A
JP2020136583A JP2019030816A JP2019030816A JP2020136583A JP 2020136583 A JP2020136583 A JP 2020136583A JP 2019030816 A JP2019030816 A JP 2019030816A JP 2019030816 A JP2019030816 A JP 2019030816A JP 2020136583 A JP2020136583 A JP 2020136583A
Authority
JP
Japan
Prior art keywords
measurement
semiconductor wafer
wafer
resistivity
dopant concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019030816A
Other languages
English (en)
Other versions
JP7056609B2 (ja
Inventor
江原 幸治
Koji Ebara
幸治 江原
押田 健
Takeshi Oshida
健 押田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2019030816A priority Critical patent/JP7056609B2/ja
Publication of JP2020136583A publication Critical patent/JP2020136583A/ja
Application granted granted Critical
Publication of JP7056609B2 publication Critical patent/JP7056609B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)

Abstract

【課題】CV測定で得られたドーパント濃度の深さ方向の分布と他の測定方法によるドーパント濃度の深さ方向の分布とが一致する抵抗率校正用半導体ウェーハを提供し、抵抗率の校正を正確に行なうことができる方法を提供する。【解決手段】CV測定に用いるための抵抗率校正用半導体ウェーハであって、該抵抗率校正用半導体ウェーハをCV測定した際に空乏層が拡がる領域内において、前記CV測定により測定されるドーパント濃度の深さ方向の分布の傾きと、他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するものであることを特徴とするCV測定に用いるための抵抗率校正用半導体ウェーハ。【選択図】図1

Description

本発明は、半導体ウェーハ主表面に空乏層を形成させて該空乏層の容量(以下、空乏層容量という。)の印加電圧依存性(以下CV特性という。)を測定することにより半導体ウェーハのドーパント濃度を測定し、その値から抵抗率に換算する方法において、得られた抵抗率を校正するための抵抗率校正用半導体ウェーハ及びその作製方法に関する。
半導体ウェーハの電気特性を評価するため、ウェーハ主表面に空乏層を形成させて、該空乏層の容量を測定する方法が一般的に行われている。例えば、前記電気特性のひとつである抵抗率は、半導体ウェーハのドーパント濃度を測定し換算することによって得られるが、そのドーパント濃度の深さ方向の分布は、CV特性を測定することによって得られる(例えば、非特許文献1。)。
図4は、従来のCV特性測定装置の概略図である。この図を用いて、CV特性の測定方法を説明する。まず、測定対象のウェーハ101を、裏面電極となる金属製のステージ103に載置する。ステージ103には、真空ポンプ109に接続された真空吸着穴110が形成されており、ウェーハ101は真空吸着穴110に真空吸着されることにより固定される。測定対象のウェーハ101は鏡面ウェーハ、エピタキシャルウェーハなどいずれであってもよく、ここでは通常の鏡面ウェーハを測定対象ウェーハとした場合を示している。
ウェーハ101の表面にはショットキー電極102が形成されている。ショットキー電極102は、p型シリコンエピタキシャルウェーハの場合には、一般に市販されている真空蒸着装置を用いて、例えば、サマリウムを真空蒸着することにより形成できる。なお、本測定を行うCV特性測定装置100は、測定中に発生する電気的ノイズを防止するために、被測定物がアース電位になるように設定したシールドボックス108内に設置する。
次に、ウェーハ101の主表面に形成されたショットキー電極102に測定用プローブ104を接触させる。プローブ104には、キャパシタンスメーター105とパルス電圧発生器106が接続されており、該キャパシタンスメーター105と該パルス電圧発生器106は制御用コンピュータ107に接続されている。CV特性の測定はパルス電圧発生器106で階段状に変化する電圧を発生させ、該電圧を、ショットキー電極102に接触するプローブ104を通してウェーハ101に印加しながら、キャパシタンスメーター105で、ウェーハ101内部に拡がる空乏層111の空乏層容量を測定することにより行う。
一般に、印加電圧と空乏層容量の変化量には以下の関係式が成り立つ(例えば、非特許文献2。)。
Figure 2020136583
ここで、N(W)は深さWにおけるシリコンウェーハ中のドーパント濃度、qは電荷素量、εSiはシリコンの誘電率、Vは印加電圧、Cは空乏層容量、Aはショットキー電極面積である。すなわち、印加電圧Vに対してd(C−2)/dVをプロットすることにより、シリコンウェーハ中のドーパント濃度(抵抗率)の深さ方向の分布(プロファイル)を測定する。その際、印加する電圧はショットキー接合に対して逆バイアスになるようにする。すなわち、p型シリコン単結晶ウェーハの場合は、正の電圧を印加することによりシリコン内部に空乏層が拡がる。空乏層の深さ方向の幅は印加する電圧に比例して大きくなるため、印加電圧を変化させることで深さ方向の情報を得ることができる。なお、この測定は、ウェーハ表面に酸化膜を形成し、その上に電極を形成した、いわゆるMOS(Metal Oxide Semiconductor)構造のウェーハに対しても可能である。一般的に、ドーパント濃度から抵抗率、または、抵抗率からドーパント濃度への換算は、公知の換算式(非特許文献4)を用いて換算することができる。
これらの原理に基づいてウェーハの抵抗率を測定する場合に、予め、周知の抵抗率測定方法により求められた抵抗率が既知のウェーハ(以下、抵抗率校正用ウェーハという。)をCV測定することにより得られたドーパント濃度の測定値と既知の抵抗率との関係を把握し、校正曲線を作成しておく必要がある。その後、被測定ウェーハのCV測定から得られたドーパント濃度(抵抗率)を、上記校正曲線を用いて換算することにより正規の抵抗率を得る。
抵抗率校正用ウェーハとしては、例えば、4探針法(非特許文献3に記載の方法)で抵抗率を測定し、抵抗率決めした半導体ウェーハを用いることができる。
宇佐美晶編集「半導体デバイス工程評価技術」リアライズ社(1990年9月11日発行)、p38−p44 コロナ社 昭和57年3月15日 初版 結晶の評価 (著者:伊藤 糾次、大塚 直夫)、p243−p246 SEMI MF84−0312(Reapproved 0718): Test Method for Measuring Resistivity of Silicon Wafers with an In−line Four−point Probe SEMI MF723−0307(Reapproved 0412): PRACTICE FOR CONVERSION BETWEEN RESISTIVITY AND DOPANT OR CARRIER DENSITY FOR BORON−DOPED, PHOSPHORUS−DOPED, AND ARSENIC−DOPED SILICON
上記のように、従来、被測定ウェーハのCV測定から得られたドーパント濃度(抵抗率)を、抵抗率校正用ウェーハを用いて作成した校正曲線により換算することで、正規の抵抗率を得ていた。しかしながら、4探針法で抵抗率を定めた抵抗率校正用ウェーハであって、かつ、拡がり抵抗法(SR法)で深さ方向の抵抗率が平坦(均一)であることが確認されたウェーハをCV測定した場合であっても、主に、抵抗率校正用ウェーハの抵抗率が高い場合には、CV測定で得られたドーパント濃度の深さ方向の分布は、ウェーハ表面からの深さとともに増加または減少した形状が測定されてしまう(すなわち、深さ方向の抵抗率が均一でないことを示す測定結果が得られてしまう)という問題点があった。この結果、CV測定の測定深さ位置が変わるとドーパント濃度が変わってしまい、ドーパント濃度を一意的に決定することができないという問題があった。
本発明は上記問題点に鑑みなされたものであり、CV測定で得られたドーパント濃度の深さ方向の分布と他の測定方法によるドーパント濃度の深さ方向の分布とが一致する抵抗率校正用半導体ウェーハを提供し、抵抗率の校正を正確に行なうことができる方法を提供するものである。
上記目的を達成するために、本発明は、CV測定に用いるための抵抗率校正用半導体ウェーハであって、
該抵抗率校正用半導体ウェーハをCV測定した際に空乏層が拡がる領域内において、前記CV測定により測定されるドーパント濃度の深さ方向の分布の傾きと、他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するものであることを特徴とするCV測定に用いるための抵抗率校正用半導体ウェーハを提供する。
このようなものであれば、CV測定により測定されるドーパント濃度の深さ方向の分布の傾きと、他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するため、正確な校正曲線を作成することが可能となり、抵抗率の校正を正確に行なうことができる。
このとき、前記ドーパント濃度の深さ方向の分布が平坦なものであることが好ましい。
このようなものであれば、CV測定の測定深さ位置にかかわらず、ウェーハを他の測定方法で測定して得られた抵抗率を、CV測定の抵抗率として一意的に決定することができる。
このとき、前記CV測定における裏面電極と前記抵抗率校正用半導体ウェーハの裏面とがオーミック接触になるように、前記裏面に、前記抵抗率校正用半導体ウェーハのバルクと同一導電型のドーパント元素を、前記バルクよりも高濃度に含有する裏面高濃度不純物層を有するものであることが好ましい。
このようなものであれば、CV測定において表面に形成される空乏層容量をより確実に正確に測定することができ、抵抗率の校正をより正確に行なうことができる。
また、このとき、前記裏面高濃度不純物層の抵抗率が0.1Ωcm以下のものであることが好ましい。
このようなものであれば、CV測定における裏面電極と抵抗率校正用半導体ウェーハの裏面とを、より確実にオーミック接触となるようにすることができる。
また、本発明は、CV測定に用いるための抵抗率校正用半導体ウェーハの作製方法であって、
半導体ウェーハを準備する工程と、
該準備した半導体ウェーハから異なる面積のサンプルウェーハを切り出す工程と、
該切り出したサンプルウェーハを用いてCV測定を行う工程と、
該CV測定において、前記サンプルウェーハ毎に得られたドーパント濃度の深さ方向の分布の傾きと前記サンプルウェーハの面積との関係に基づいて、前記得られたドーパント濃度の深さ方向の分布の傾きと他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するサンプルウェーハの最小面積を求め、その面積以上の面積を有する半導体ウェーハを抵抗率校正用半導体ウェーハとして作製することを特徴とするCV測定に用いるための抵抗率校正用半導体ウェーハの作製方法を提供する。
このような方法であれば、作製されたウェーハのCV測定により測定されるドーパント濃度の深さ方向の分布の傾きと、他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するため、正確な校正曲線を作成することが可能となり、抵抗率の校正を正確に行なうことができる。
このとき、前記準備する半導体ウェーハをドーパント濃度の深さ方向の分布が平坦であるウェーハとすることが好ましい。
このような方法であれば、作製されたウェーハのCV測定の測定深さ位置にかかわらず、ウェーハを他の測定方法で測定して得られた抵抗率を、CV測定の抵抗率として一意的に決定することができる。
本発明の抵抗率校正用半導体ウェーハであれば、CV測定により測定されるドーパント濃度の深さ方向の分布の傾きと、他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するため、正確な校正曲線を作成することが可能となり、抵抗率の校正を正確に行なうことができる。
本発明の抵抗率校正用半導体ウェーハの一例の断面図である。 本発明の抵抗率校正用半導体ウェーハの作製方法の一例の手順を示す図である。 実施例2及び比較例1のドーパント濃度プロファイル測定結果を示す図である。 従来のCV特性測定装置の概略図である。
上記のように、深さ方向の抵抗率が均一(平坦)であることが確認されたウェーハをCV測定した場合であっても、主に、抵抗率校正用ウェーハの抵抗率が高い場合(例えば10Ω・cm以上)には、CV測定の測定深さ位置が変わるとドーパント濃度が変わってしまい、ドーパント濃度(抵抗率)を一意的に決定することができないという問題があった。
[抵抗率校正用半導体ウェーハ]
本発明者は、創意工夫を重ねた結果、CV測定により測定されるドーパント濃度の深さ方向の分布の傾きと、他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するものであれば、ドーパント濃度を一意的に決定することができ、抵抗率校正用半導体ウェーハとして好適に利用できるものとなることを見出し、本発明を完成させるに至った。
即ち、本発明は、CV測定に用いるための抵抗率校正用半導体ウェーハであって、
該抵抗率校正用半導体ウェーハをCV測定した際に空乏層が拡がる領域内において、前記CV測定により測定されるドーパント濃度の深さ方向の分布の傾きと、他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するものであることを特徴とするCV測定に用いるための抵抗率校正用半導体ウェーハである。
このようなものであれば、CV測定により測定されるドーパント濃度の深さ方向の分布の傾きと、他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するため、正確な校正曲線を作成することができ、抵抗率の校正を正確に行なうことができる。
このとき、ドーパント濃度の深さ方向の分布は平坦なものであることが好ましい。このようなものであれば、ドーパント濃度の深さ方向の分布が平坦(傾きがほぼゼロである)、すなわち、深さ方向のドーパント濃度がほぼ一定(好ましくは±3%程度のバラツキ)であることを意味するので、CV測定の測定深さ位置にかかわらず、ウェーハ表面を4探針法で測定して得られた抵抗率を、CV測定の抵抗率として一意的に決定することができる。
このとき、前記CV測定における裏面電極と前記抵抗率校正用半導体ウェーハの裏面とがオーミック接触になるように、前記裏面に、前記抵抗率校正用半導体ウェーハのバルクと同一導電型のドーパント元素を、前記バルクよりも高濃度に含有する裏面高濃度不純物層を有するものであることが好ましい。
抵抗率が高いウェーハをCV測定した場合、実際のドーパント濃度の深さ方向の分布が均一であっても、CV測定で得られるドーパント濃度が深さとともに増加または減少した分布が測定されてしまう原因としては、ウェーハの抵抗率が高いために、該ウェーハ表面側に形成したショットキー電極下に形成される空乏層容量Cdと直列に生じる直列抵抗Rsの影響、あるいは、空乏層容量Cdと直列に裏面側に形成された空乏層容量Cbとの合成容量を測定することになり、Cdだけを正しく測定できないことが考えられる。
これについて、本発明者が鋭意検討した結果、被測定ウェーハの面積が大きい程、ドーパント濃度の深さ方向の傾きは小さくなり、最終的にある面積以上になると、完全に平坦なドーパントプロファイルが得られることを見出した。一方、ウェーハの厚さを薄くしてもドーパント濃度の傾きは小さくならないことを見出した。
直列抵抗Rsの影響であれば、ウェーハ厚さを薄くすればRsは小さくなるため、ウェーハ厚が薄くなるほどドーパント濃度の傾きは小さくなる筈であることから、ドーパント濃度の深さ方向の分布が傾く原因は、図4に示すCV特性測定装置の裏面電極(ステージ)103と抵抗率校正用半導体ウェーハの接触がオーミック接触とはならないために、該抵抗率校正用半導体ウェーハ裏面に空乏層が形成され、上記抵抗率校正用半導体ウェーハ表面側に形成したショットキー電極下に形成される空乏層容量Cdと直列に裏面側に形成された空乏層容量Cbとの合成容量を測定することになり、Cdだけを正しく測定できないことが原因であることを見出した。
前述のように、表面に形成された空乏層容量Cdと裏面に形成される空乏層容量Cbは直列成分であり、測定される容量Cmは、

1/Cm=1/Cd+1/Cb・・・・・(3)

となる。
上記(3)式から明確なように、Cdに比べてCbが十分大きくなれば、より具体的には、好ましくは、百倍以上になれば、Cm≒Cdとなるため正確なCdを測定可能となる。すなわち、裏面に形成される空乏層容量の影響が無視できる。
このように、正確なCdの測定が可能になれば、CV測定により測定されるドーパント濃度の深さ方向の分布の傾きと、SR法やSIMS法などの他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致することになるため、抵抗率の校正を正確に行なうことができる。
なお、本発明における傾きの一致は、両者の傾きの差異が±5%以内であることが好ましい。
裏面電極と抵抗率校正用半導体ウェーハ裏面とがオーミック接触になるように、半導体ウェーハのバルクと同一導電型になる不純物元素がバルクより高濃度である裏面高濃度不純物層を半導体ウェーハ裏面に形成することで、抵抗率校正用半導体ウェーハ裏面の空乏層容量Cbの逆数がゼロになり、Cm=Cd(測定される容量=表面に形成された空乏層容量)となり、正確なCdを測定できるようになる。
また、このとき、特に、裏面高濃度不純物層の抵抗率を0.1Ωcm以下になるようにすると、より確実にオーミック接触を得ることができる。
以下に、本発明の抵抗率校正用半導体ウェーハの実施形態を図面とともに説明するが、これらに限定されるものではない。
図1に、本発明の抵抗率校正用半導体ウェーハの一例の断面図を示す。以下、図1を参照して、本発明の抵抗率校正用半導体ウェーハ10を説明する。シリコン単結晶ウェーハ1の裏面には、シリコン単結晶ウェーハ1のバルクと同一導電型になるドーパント元素がバルクより高濃度である裏面高濃度不純物層2が形成されている。
バルクと同一導電型になるドーパント元素としては、例えば、バルクの導電型がn型の場合、As、P、Sbが代表的な元素であるが、これ以外にも、導電型がn型になる元素であればよい。
他方、バルクの導電型がp型の場合、B、Alが代表的な元素であるが、これ以外にも、導電型がp型になる元素であればよい。裏面にこれらの元素を導入し、導入した領域の抵抗率を小さくする方法としては、一般に広く知られているイオンインプランテーション法や熱拡散法を用いることができる。
裏面高濃度不純物層2の抵抗率は、CV測定における裏面電極とオーミック接触が得られればよく、具体的には、裏面高濃度不純物層2を形成したウェーハをCV測定し、得られたドーパント濃度の深さ方向の分布の傾きと他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するように決めればよい。具体的には、裏面高濃度不純物層2の抵抗率は、0.1Ωcm以下のものであることが望ましい。
裏面高濃度不純物層2形成時に、ウェーハ表面にもドーパント不純物が導入されてしまうことがあるが、その場合は、表面を化学エッチングあるいは研磨することにより、表面に導入された不純物層を除去すればよい。
[抵抗率校正用半導体ウェーハの作製方法]
また、本発明者らは、半導体ウェーハを用いて、ウェーハ面積を振ってCV測定を行い、各面積毎に得られたドーパント濃度の深さ方向の分布の傾きとウェーハ面積の関係を求め、得られたドーパント濃度の深さ方向の分布の傾きと他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するウェーハの最小面積を求め、その面積以上の面積を有する前記半導体ウェーハをCV測定用の抵抗率校正用半導体ウェーハとして用いれば、ドーパント濃度を一意的に決定することができ、抵抗率校正用半導体ウェーハとして好適に利用できるものを作製することができることを見出した。
即ち、本発明は、CV測定に用いるための抵抗率校正用半導体ウェーハの作製方法であって、
半導体ウェーハを準備する工程と、
該準備した半導体ウェーハから異なる面積のサンプルウェーハを切り出す工程と、
該切り出したサンプルウェーハを用いてCV測定を行う工程と、
該CV測定において、前記サンプルウェーハ毎に得られたドーパント濃度の深さ方向の分布の傾きと前記サンプルウェーハの面積との関係に基づいて、前記得られたドーパント濃度の深さ方向の分布の傾きと他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するサンプルウェーハの最小面積を求め、その面積以上の面積を有する半導体ウェーハを抵抗率校正用半導体ウェーハとして作製することを特徴とするCV測定に用いるための抵抗率校正用半導体ウェーハの作製方法である。
このような方法であれば、作製されたウェーハのCV測定により測定されるドーパント濃度の深さ方向の分布の傾きと、他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するため、正確な校正曲線を作成することが可能となり、抵抗率の校正を正確に行なうことができる。
前述したように、ウェーハ表面側に形成したショットキー電極で形成される空乏層容量Cdと直列に裏面側に形成された空乏層容量Cbが、Cdの測定に影響を及ぼす場合、CV測定で得られたドーパント濃度の深さ方向の分布は、他の方法で測定した被測定ウェーハのドーパント濃度が深さ方向で均一であるにもかかわらず、ドーパント濃度が深さとともに増加または減少するという結果になる。
逆にいえば、深さ方向のドーパント濃度分布が平坦なウェーハを測定して、深さ方向のドーパント濃度分布が平坦になる結果(ドーパント濃度の深さ方向の分布があるウェーハの場合は、CV測定によるドーパント濃度の深さ方向の分布と他の方法によるドーパント濃度の深さ方向の分布の傾きが一致する結果)が得られれば、Cdを正しく評価していることを意味している。上記のように、Cdを正しく評価するためには、Cd<<Cbの条件が必要で、より具体的には、CbはCdの概ね百倍以上であることが好ましい。
裏面の空乏層容量Cbは、

Cb=εSi/W・・・・・(4)

で与えられる。ここで、A、Wはそれぞれウェーハ裏面の面積、ウェーハ裏面とCV特性測定装置の裏面電極との接触により発生する空乏層幅である。
上記(4)式から明らかなように、裏面の空乏層容量Cbはウェーハ裏面の面積Aに比例することから、裏面の面積Aを十分に大きくすれば、Cbが大きくなる。よって、半導体ウェーハから切り出した、異なる面積のサンプルウェーハを用いて、ウェーハ面積を振ってCV測定を行い、各面積毎に得られたドーパント濃度の深さ方向分布の傾きとサンプルウェーハ面積の関係を求め、得られたドーパント濃度の深さ方向の分布の傾きと他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するサンプルウェーハの最小面積を求め、その面積以上の面積を有する半導体ウェーハを用いれば、正確なCdが測定可能となる。
このとき、準備する半導体ウェーハをドーパント濃度の深さ方向の分布が平坦であるウェーハとすることが好ましい。このような方法であれば、作製されたウェーハのCV測定の測定深さ位置にかかわらず、ウェーハを他の測定方法で測定して得られた抵抗率を、CV測定の抵抗率として一意的に決定することができる。
図2に、本発明の抵抗率校正用半導体ウェーハの作製方法の一例の手順を示す。
まず、Step1として、同一の製造条件で製造され、ドーパント濃度が深さ方向でウェーハ全体にわたり均一なウェーハを複数枚準備する(半導体ウェーハを準備する工程)。
具体的には、拡がり抵抗法(SR法)、SIMS法、又は、他の手法でドーパント濃度の深さ方向分布を測定しドーパント濃度分布が深さ方向で均一であることを確認したウェーハを用いることができる。
次にStep2で、前記準備した半導体ウェーハから、面積を振ったサンプルウェーハを切り出す(サンプルウェーハを切り出す工程)。
次いで、Step3で、切り出したサンプルウェーハの中心に、ショットキー電極を蒸着法で形成する。ショットキー電極は、例えば、p型シリコンウェーハの場合には、一般に市販されている真空蒸着装置を用いて、例えば、サマリウムを真空蒸着することにより形成できる。サンプルの導電型がn型の場合は、Auを蒸着すれば良い。このようにしてショットキー電極を形成したサンプルウェーハをCV測定用サンプルとして用いる。
次いで、Step4で、上記CV測定用サンプルのCV測定を行ない(CV測定を行う工程)、ドーパント濃度の深さ方向の分布を測定する。ここで、深さ方向のドーパント濃度の分布の傾きΔNは、例えば、以下の(5)式を用いて算出することができる。

ΔN={N(W1)−N(W2)}/{W2−W1}・・・・・(5)

ここで、N(W1)は、深さW1における不純物濃度、
N(W2)は、深さW2における不純物濃度、
W1>W2である。
次に、Step5で、CV測定用サンプルに用いたサンプルウェーハの面積とドーパント濃度の深さ方向の傾きとの関係から、傾きがゼロになるサンプルウェーハの最小面積を求める。このようにして求めた面積以上の面積を有する半導体ウェーハを作製し、抵抗率校正用半導体ウェーハに用いる。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれら実施例に限定されるものではない。
(実施形態1)
あらかじめ4探針法で測定された抵抗率が30Ω・cmである、p型、直径200mmのシリコン単結晶ブロックから作製されたシリコンウェーハを準備し、最初に5mm×5mm角のサンプルを切り出し、拡がり抵抗法で深さ方向のドーパント濃度分布を計測し、ドーパント濃度が深さ方向で平坦(表面から深さ10μmまで±3%以内のバラツキ、傾きゼロ)であることを確認した。その後、30mm×30mm角の大きさのサンプルを4枚切り出した。
切り出した30mm×30mm角の大きさのサンプルのうち、1枚目はそのままCV測定のサンプルA(比較例1)とした。残りの3枚のサンプルについては、イオンインプランテーション法(以下I/I法という)を用いて、B(ボロン)をサンプル裏面に注入し、抵抗率がそれぞれ1、0.1、0.01ΩcmになるようにBの注入量を振り、その後、1000℃で1分間の活性化熱処理を行ない、それぞれ、サンプルB(比較例2)、サンプルC(実施例1)、サンプルD(実施例2)とした。
その後、サンプルAの一方の面(表面)、及び、I/I法でBを注入した反対の面(表面)に(サンプルB〜D)、真空蒸着機で半径1mmのサマリウム電極を形成した。これらシリコンウェーハを、CV特性測定装置に載置し、真空吸着により固定した。そして、プローブをサマリウム電極に接触させ、CV測定を行ない、ドーパント濃度の深さ分布を得た。得られた深さ方向のドーパント濃度分布の傾きΔNを、上記(5)式を用いて評価した。
図3にサンプルAとサンプルDのドーパント濃度の深さ方向の分布(ドーパント濃度プロファイル)の測定結果を示す。サンプルA(比較例1)のドーパント濃度は、深さが深くなるほど、ドーパント濃度が高くなるように傾いており、正確にドーパント濃度分布が測定できていない(すなわち、拡がり抵抗法で測定したドーパント濃度の深さ方向の分布の傾き(傾きゼロ)と一致していない)ことが分かる。一方、サンプルD(実施例2)はドーパント濃度が深さ方向で平坦になっており、正確にドーパント濃度分布が測定できていることが分かる。サンプルAでドーパント濃度が傾いた原因は、サンプル裏面の抵抗率が30Ωcmと高く(バルクと同じ)、CV特性測定装置の裏面電極との接触がオーミック接触ではないために、裏面に空乏層が形成され、表面のショットキー電極下に形成される空乏層容量Cdの測定に影響したことである。
残りのサンプルについて、ドーパント濃度プロファイルの深さ方向の傾きの有無を確認した結果、サンプルB(比較例2)は、深さが深くなるほど、ドーパント濃度が高くなり、傾きが生じていた。他方、本発明のサンプルC(実施例1)の深さ方向のドーパント濃度の分布はほぼ平坦であり、正確にCdが測定できていることが判明した。
なお、上記実施形態1では、ドーパント濃度が深さ方向で平坦(傾きゼロ)なシリコンウェーハを用いた例を示しているが、本発明はこれに限定されず、ドーパント濃度が傾きを有するシリコンウェーハを用いる場合であっても本発明は適用でき、その場合には、拡がり抵抗法によるドーパント濃度の深さ方向の分布の傾きと、CV測定により測定されるドーパント濃度の深さ方向の分布の傾きとが一致していることが確認できれば、本発明のCV測定に用いる抵抗率校正用半導体ウェーハに該当すると判断することができる。
(実施形態2)
上記実施例1と同じインゴットから作製されたシリコンウェーハから、30mm×30mm角(サンプルE:比較例3)、50mm×50mm角(サンプルF:実施例3)、及び、100mm×100mm角(サンプルG:実施例4)を切り出し、サンプルE〜Gの一方の表面の中心部に真空蒸着機で半径1mmのサマリウム電極を形成した。このシリコンウェーハをCV特性測定装置に載置し、真空吸着により固定した。そして、プローブをサマリウム電極に接触させ、CV測定を行ない、ドーパント濃度の深さ方向の分布を得た。
得られた深さ方向のドーパント濃度分布の傾きを評価した結果、サンプルE(比較例3)のドーパント濃度は比較例1と同様に、深さが深くなるほど、ドーパント濃度が高くなるように傾いており、正確にドーパント濃度分布が測定できていない(すなわち、拡がり抵抗法で測定したドーパント濃度の深さ方向の分布の傾き(傾きゼロ)と一致していない)ことが判明した。
一方、サンプルF(実施例3)及びサンプルG(実施例4)は、いずれも、ドーパント濃度が深さ方向でほぼ平坦になっており、正確にドーパント濃度分布が測定できていることが判明した。このことから、本実施形態の場合、面積が2500mm以上であれば、CV特性測定装置の裏面電極と接触するサンプル裏面の面積が大きくなり、裏面に形成された空乏層容量Cbが、表面に形成したショットキー電極下に形成される空乏層容量Cdより十分に大きくなったため、Cd測定への影響が無視できるようになったと考えられる。
上記のように、実施形態1から、本発明によれば、半導体ウェーハ裏面の抵抗率を小さくすることで、CV特性測定装置の裏面電極と半導体ウェーハ裏面との接触により発生する空乏層容量Cbの発生を完全に防止することができることが明らかとなった。
また、実施形態2から、半導体ウェーハ裏面の抵抗率がバルクと同一のままでも、裏面電極との接触面積を大きくすることで、裏面側に形成される空乏層容量Cbを大きくすることでき、その結果、表面に形成される空乏層容量Cd測定への影響が無視できるようになり、正確にCdのみを測定できるようになることが明らかとなった。すなわち、本発明の抵抗率校正用半導体ウェーハの作製方法により、CV測定によるドーパント濃度の深さ方向の分布の傾きと他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するサンプルウェーハの最小面積を求め、その面積以上の面積を有する半導体ウェーハを抵抗率校正用半導体ウェーハとして作製すればよいことが明らかとなった。
これらの結果、ドーパント濃度の深さ方向分布を正確に測定できるようになるため、CV測定で得られたドーパント濃度の深さ方向の分布と他の測定方法によるドーパント濃度の深さ方向の分布とが一致する、CV測定に用いる抵抗率校正用半導体ウェーハ、及び、抵抗率校正用半導体ウェーハの作製方法として好適に利用することができることが示された。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
1…半導体ウェーハ、 2…裏面高濃度不純物層、
10…抵抗率校正用半導体ウェーハ、
100…CV特性測定装置、 101…ウェーハ、
102…ショットキー電極、 103…ステージ、
104…プローブ、 105…キャパシタンスメーター、
106…パルス電圧発生器、 107…制御用コンピュータ、
108…シールドボックス、 109…真空ポンプ、
110…真空吸着穴、 111…空乏層。

Claims (6)

  1. CV測定に用いるための抵抗率校正用半導体ウェーハであって、
    該抵抗率校正用半導体ウェーハをCV測定した際に空乏層が拡がる領域内において、前記CV測定により測定されるドーパント濃度の深さ方向の分布の傾きと、他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するものであることを特徴とするCV測定に用いるための抵抗率校正用半導体ウェーハ。
  2. 前記ドーパント濃度の深さ方向の分布が平坦なものであることを特徴とする請求項1に記載のCV測定に用いるための抵抗率校正用半導体ウェーハ。
  3. 前記CV測定における裏面電極と前記抵抗率校正用半導体ウェーハの裏面とがオーミック接触になるように、前記裏面に、前記抵抗率校正用半導体ウェーハのバルクと同一導電型のドーパント元素を、前記バルクよりも高濃度に含有する裏面高濃度不純物層を有するものであることを特徴とする請求項1又は請求項2に記載のCV測定に用いるための抵抗率校正用半導体ウェーハ。
  4. 前記裏面高濃度不純物層の抵抗率が0.1Ωcm以下のものであることを特徴とする請求項3に記載のCV測定に用いるための抵抗率校正用半導体ウェーハ。
  5. CV測定に用いるための抵抗率校正用半導体ウェーハの作製方法であって、
    半導体ウェーハを準備する工程と、
    該準備した半導体ウェーハから異なる面積のサンプルウェーハを切り出す工程と、
    該切り出したサンプルウェーハを用いてCV測定を行う工程と、
    該CV測定において、前記サンプルウェーハ毎に得られたドーパント濃度の深さ方向の分布の傾きと前記サンプルウェーハの面積との関係に基づいて、前記得られたドーパント濃度の深さ方向の分布の傾きと他の測定方法によるドーパント濃度の深さ方向の分布の傾きとが一致するサンプルウェーハの最小面積を求め、その面積以上の面積を有する半導体ウェーハを抵抗率校正用半導体ウェーハとして作製することを特徴とするCV測定に用いるための抵抗率校正用半導体ウェーハの作製方法。
  6. 前記準備する半導体ウェーハをドーパント濃度の深さ方向の分布が平坦であるウェーハとすることを特徴とする請求項5に記載のCV測定に用いるための抵抗率校正用半導体ウェーハの作製方法。
JP2019030816A 2019-02-22 2019-02-22 Cv測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法 Active JP7056609B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019030816A JP7056609B2 (ja) 2019-02-22 2019-02-22 Cv測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019030816A JP7056609B2 (ja) 2019-02-22 2019-02-22 Cv測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法

Publications (2)

Publication Number Publication Date
JP2020136583A true JP2020136583A (ja) 2020-08-31
JP7056609B2 JP7056609B2 (ja) 2022-04-19

Family

ID=72279154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019030816A Active JP7056609B2 (ja) 2019-02-22 2019-02-22 Cv測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法

Country Status (1)

Country Link
JP (1) JP7056609B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023233834A1 (ja) * 2022-05-31 2023-12-07 信越半導体株式会社 抵抗率測定方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004138492A (ja) * 2002-10-17 2004-05-13 Shin Etsu Handotai Co Ltd 半導体の空乏層容量算出装置及びc−v特性測定装置
JP2004241582A (ja) * 2003-02-05 2004-08-26 Shin Etsu Handotai Co Ltd 半導体ウェーハ表面近傍のドーパント濃度測定方法
JP2004349342A (ja) * 2003-05-20 2004-12-09 Shin Etsu Handotai Co Ltd 空乏層容量測定方法
JP2008211113A (ja) * 2007-02-28 2008-09-11 Shin Etsu Handotai Co Ltd エピタキシャル層のドーパント濃度測定方法およびこれを用いたエピタキシャル層の抵抗率測定方法
JP2010267760A (ja) * 2009-05-14 2010-11-25 Shin Etsu Handotai Co Ltd ドーパント濃度測定方法
JP2018032771A (ja) * 2016-08-25 2018-03-01 信越半導体株式会社 抵抗率標準サンプルの製造方法及びエピタキシャルウェーハの抵抗率測定方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004138492A (ja) * 2002-10-17 2004-05-13 Shin Etsu Handotai Co Ltd 半導体の空乏層容量算出装置及びc−v特性測定装置
JP2004241582A (ja) * 2003-02-05 2004-08-26 Shin Etsu Handotai Co Ltd 半導体ウェーハ表面近傍のドーパント濃度測定方法
JP2004349342A (ja) * 2003-05-20 2004-12-09 Shin Etsu Handotai Co Ltd 空乏層容量測定方法
JP2008211113A (ja) * 2007-02-28 2008-09-11 Shin Etsu Handotai Co Ltd エピタキシャル層のドーパント濃度測定方法およびこれを用いたエピタキシャル層の抵抗率測定方法
JP2010267760A (ja) * 2009-05-14 2010-11-25 Shin Etsu Handotai Co Ltd ドーパント濃度測定方法
JP2018032771A (ja) * 2016-08-25 2018-03-01 信越半導体株式会社 抵抗率標準サンプルの製造方法及びエピタキシャルウェーハの抵抗率測定方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023233834A1 (ja) * 2022-05-31 2023-12-07 信越半導体株式会社 抵抗率測定方法

Also Published As

Publication number Publication date
JP7056609B2 (ja) 2022-04-19

Similar Documents

Publication Publication Date Title
KR102352515B1 (ko) 저항률 표준 샘플의 제조 방법 및 에피택셜 웨이퍼의 저항률 측정 방법
CN108352407A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
JP7056609B2 (ja) Cv測定に用いるための抵抗率校正用半導体ウェーハ及びその作製方法
US20080006886A1 (en) Semiconductor Device Manufactured Using a Non-Contact Implant Metrology
JP5434491B2 (ja) 半導体基板の評価方法及び半導体デバイスの製造方法
US7521946B1 (en) Electrical measurements on semiconductors using corona and microwave techniques
CN109449095B (zh) 一种监控离子注入掺杂浓度的方法
EP0511145B1 (en) Method for determining the thickness of an interfacial polysilicon/silicon oxide film
Hooper et al. The electrical properties of zinc diffused indium phosphide
JP5652379B2 (ja) 半導体基板の評価方法および評価用半導体基板
JP5556731B2 (ja) ウェーハの電気特性測定方法
JP6901669B2 (ja) PiNダイオードの検査方法及びPiNダイオードの製造方法
JP5343693B2 (ja) ドーパント濃度測定方法
Morris Some device applications of spreading resistance measurements on epitaxial silicon
JP3823911B2 (ja) 半導体の空乏層容量算出装置及びc−v特性測定装置
JP2008211113A (ja) エピタキシャル層のドーパント濃度測定方法およびこれを用いたエピタキシャル層の抵抗率測定方法
JP2006269962A (ja) 半導体ウエーハのドーパント汚染の評価方法
JP2024043993A (ja) 半導体試料の評価方法
JPH0982768A (ja) 半導体ウエハの評価方法
RU190700U1 (ru) Тестовый планарный транзистор
RU2304322C2 (ru) Способ изготовления магнитодиода
JPH10270517A (ja) p型シリコンエピタキシャル層のキャリア濃度測定方法
JP2004241582A (ja) 半導体ウェーハ表面近傍のドーパント濃度測定方法
JP2021036558A (ja) 半導体試料の評価方法
JP2021118283A (ja) シリコン試料の酸素濃度評価方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210217

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220308

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220321

R150 Certificate of patent or registration of utility model

Ref document number: 7056609

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150