CN1847870A - 电路检查方法 - Google Patents
电路检查方法 Download PDFInfo
- Publication number
- CN1847870A CN1847870A CNA2006100753177A CN200610075317A CN1847870A CN 1847870 A CN1847870 A CN 1847870A CN A2006100753177 A CNA2006100753177 A CN A2006100753177A CN 200610075317 A CN200610075317 A CN 200610075317A CN 1847870 A CN1847870 A CN 1847870A
- Authority
- CN
- China
- Prior art keywords
- circuit
- electronic circuit
- module
- impedance
- peripheral circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/52—Testing for short-circuits, leakage current or ground faults
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2836—Fault-finding or characterising
- G01R31/2839—Fault-finding or characterising using signal generators, power supplies or circuit analysers
- G01R31/2841—Signal generators
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
一种用于检查在电路板(10)上形成的具有外围电路(15)的电子电路(12)的方法，包括步骤：提供接线端(27)，用于输入和输出电子信号；提供阻抗增加模块(11)，用于增大所述电子电路(12)和所述外围电路(15)之间的电连接的阻抗；以及提供检查模块(24)，用于检查所述电子电路(12)。所述电子电路(12)的阻抗在所述电子电路(12)的检查前和检查期间增大，以防止所述外围电路(15)的影响，并在检查后消除所述阻抗的增大。
Description
技术领域
本发明通常涉及一种电路检查方法。
背景技术
按照惯例，衬底上的电子电路通过使用封装的(树脂密封的)IC和微型计算机来执行，因为其易于操作并且不受环境影响。但是，尽管为电子控制单元(ECU)保留的空间有限，对ECU中高功能性和更复杂的系统的需求还是使得电子电路的规模增大。
对ECU的这种限制通过使用更小的IC(封装部件、芯片尺寸封装、裸芯片[不用树脂密封的IC芯片]等等)来减小电子电路的体积。在这种情况下，更小的IC上的接线端之间缩小的空间和/或接线端的减小的尺寸使得通过将多个接线端接触来进行质量检查变得更加困难。
日本专利文献JP-A-H5-72280公开了一种用于质量保证的电子电路检查方法，其检查电路板上的处于执行状态的电子电路。但是，电路板上所实现的电子电路具有连接到该电子电路的外围电路，因此在检查期间受到来自外围电路的影响并使检查结果不准确。也就是说，不能对电路板上处于执行状态的电子电路进行诸如漏电流检查、功能检查等产品质量的重要检查。
发明内容
考虑到上述以及其它问题，本发明的一个目的是提供一种用于检查电路板上处于执行状态的电子电路，而不受来自于不包括在检查范围内的其它电路的影响的方法。
本发明的用于检查部署在电路板上的电子电路的检查方法包括步骤：提供用于向电子电路输入和从电子电路输出电子信号的接线端；提供外围电路；提供用于增大电子电路和外围电路之间的电连接的阻抗的阻抗增加单元；以及提供用于检查电子电路的检查单元。阻抗增加单元在利用检查单元进行电子电路的检查过程之前，进行从外围电路到电子电路的电流的流入防止过程和/或从电子电路到外围电路的电流的流出防止过程。检查电路通过将接线端和检查单元电耦合以及为电子电路提供检查信号或者从电子电路接收检查信号，来进行电子电路的检查过程。阻抗增加单元在检查过程之后，进行电子电路和外围电路之间的电耦合过程。
要检查的对象电子电路可以通过增大与外围电路有关的对象电子电路本身的阻抗来避免其它电路的影响。通过这种方式，电子电路的漏电流检查或者功能检查可以在电路板上处于执行状态时进行。
用于检查电路板上形成的电子电路的方法还可以描述为电子电路相对于外围电路的状态。也就是说，通过利用阻抗增加单元增大电子电路的阻抗作为初始状态来防止流入电子电路/从电子电路流出的电流，并且在检查期间电流保持中断状态。检查信号在检查期间从检查单元提供到接线端。电子电路的阻抗在检查后降低，以具有电子电路和外围电路之间的电耦合。
对该检查的描述的第三个版本比之前的两个版本更为直接。电子电路的检查首先通过利用阻抗增加单元增大电子电路的阻抗来执行，然后检查信号被提供到具有保持在同等水平的增大阻抗的电路。检查后，降低阻抗以恢复电子电路和外围电路之间的电连接。
在本发明的另一方面中，开关作为阻抗增加单元。例如，通过在简单电路结构中使用小的控制电流而不造成漏电流，可以使用MOS开关来安全地增大电子电路的阻抗。
在本发明的另一方面中，可以通过略去电子电路和外围电路之间的用于电耦合的电路线来提供阻抗增加单元。也就是说，当多个焊盘之间没有部署电路线时，不使用开关等来控制焊盘之间的电耦合的阻抗。
在本发明的另一方面中，可以通过以防止从外围电路到电子电路的电流的流入和/或从电子电路到外围电路的电流的流出的方式来部署二极管，从而增大电子电路的阻抗。通过这种方式，检查之后电子电路可以作为完成的产品出货而不需要任何配线处理。进一步地，部署在外围电路的IC中的二极管可以在检查后容易地改变以用于控制阻抗。
在本发明的另一方面中，可以使用三态电路来提供阻抗的增大，在第一、第二或第三操作状态下，该三态电路选择性地切断来自电子电路的电源、地(GND)或者外围电路之一的电流。通过这种方式，可以将电子电路作为完成的产品来进行检查，因为在检查后不需要处理配线。
在本发明的另一方面中，通过在分别连接到等电位电路线束的第一焊盘和第二焊盘之间不部署配线来提供阻抗的增大。通过这种方式，减少了用于增大阻抗的焊盘的数量。
在本发明的另一方面中，电子电路和外围电路部署在同一电路板上。通过这种方式，检查的目标，即电子电路，和外围电路在同一电路板上实现，该电路板被作为几乎完成的产品来进行检查以获得改进的产品质量。
附图说明
从下面结合附图的详细描述中，本发明的其它目的、特性和优点将变得更加清楚，其中：
图1示出了关于本发明的一个实施例的电路板上的电路配置的方框图；
图2示出了第一实施例中电路板上的电路配置的示意图；
图3示出了第二实施例中电路板上的电路配置的示意图；
图4示出了第三实施例中电路板上的电路配置的示意图；
图5示出了第四实施例中电路板上的电路配置的示意图；
图6示出了第五实施例中电路板上的电路配置的示意图；
图7示出了第六实施例中电路板上的电路配置的示意图；
图8示出了第七实施例中电路板上的电路配置的示意图；
图9示出了第八实施例中电路板上的电路配置的示意图；以及
图10示出了第九实施例中电路板上的电路配置的示意图。
具体实施方式
参考附图描述本发明的实施例。
图1示出了关于本发明的一个实施例的电路板10上的电路配置的方框图。对于电路板上的IC的检查来说，如何通过阻抗增加单元(HiZ单元)11来增大部分电路的阻抗，是本发明的焦点。
电路板10具有在其上实现的IC1 12作为测试对象，并且IC1 12上的每个接线端通过配线13连接到HiZ单元11。IC2 14和下拉电阻器等也通过另一配线13连接到IC1 12。此外，电源16和GND 17连接到IC11 2和IC2 14以提供驱动电流。在这种情况下，IC2 14、电源16、GND 17、诸如下拉电阻器等的电子元件等被归为外围电路15。IC1 12的阻抗通过使用HiZ单元11而在IC1 12的每个接线端上增大，以进行诸如泄漏测试和功能测试检查。通过这种方式，防止了IC1 12和外围电路15之间的电流的流入/流出。下面的描述中描述了应用于实际电路中的HiZ单元11。
(第一实施例)
图2示出了第一实施例中的电路板10上的电路配置的示意图。在本实施例中，IC1 12作为测试对象连接电路板10上的开关26和外围电路15，以及检查单元24、电流表22和信号发生器23，用于测试所述测试目标，其中所述开关26构成HiZ单元11，所述外围电路15包括IC2 14、下拉电阻器20、电容器21。
如图2所示，下拉电阻器20和电容器21通过配线13连接到IC112，并且IC2 14包括诸如运算放大器(Op.Amp)25的模拟输出电路。IC1 12通过作为HiZ单元11的开关26连接下拉电阻器20、电容器21以及IC2 14。在下面的实施例中，下拉电阻器20和电容器21如果未指定则连接到GND 17。同样，IC1 12具有TP接线端27，用于连接诸如检查单元24等外部设备。
IC 112的测试过程如下所述。
IC 112通过操作作为HiZ单元11的开关26与外围电路15隔离。通过这种方式防止了来自外围电路15的影响。然后，使用TP接线端27以将检查单元24连接到IC1 12用于泄漏检查和功能检查，而不受来自外围电路15的影响。
开关26可以用机械开关来提供或者通过使用诸如p-MOS、n-MOS等半导体元件或模拟开关作为半导体开关来提供。
(第二实施例)
图3示出了第二实施例中的电路板上的电路配置的示意图。本实施例和上述实施例之间的区别在于通过略去配线而提供了HiZ单元11。在本实施例中，相同的部件用与上述实施例相同的数字表示并略去了相同部件的描述。
如图3所示，本实施例中通过在用于代替开关26的两个焊盘30之间不部署配线13来进行阻抗的增大。通过这种方式，不需要增加任何额外电路诸如开关26等来增大阻抗以具有与第一实施例相同的效果。进一步地，焊盘30在检查期间被用作TP接线端27。检查之后两个焊盘30电连接。通过这种方式，减少了TP接线端27的数目。
(第三实施例)
图4示出了第三实施例中的电路板上的电路配置的示意图。本实施例和上述实施例之间的区别在于检查后将下拉电阻器20和电容器21实现在电路板10上，并且将开关26部署在IC1 12和IC2 14中的Op.Amp 25之间。在本实施例中，相同的部件用与上述实施例相同的数字表示并略去了相同部件的描述。
如图4所示，IC1 12通过不部署电容器21和电阻器20而与GND17隔离，而IC2 14中的开关26用于从Op.Amp 25隔离IC1 12以增大阻抗并切断来自外围电路15的影响。然后，TP接线端27用于输入检查信号。在检查后，电容器21、电阻器20在电路板10上实现。通过这种方式，在IC1 12检查期间防止了来自包括IC2 14、GND 17等的外围电路15的影响。电路板10上不需要任何额外的电路等来进行检查。
在这种情况下，开关26可以部署在朝向点A的配线部分，而不是部署在IC2 14中。用于隔离IC1 12的部件不必是电容器21和电阻器20。也就是说，在检查期间可以保持不在电路板10上实现其它电子部件。
(第四实施例)
图5示出了第四实施例中的电路板上的电路配置的示意图。本实施例和上述实施例之间的区别在于开关26分别部署在下拉电阻器20/电容器21和GND 17之间。在本实施例中，相同的部件用与上述实施例相同的数字表示并略去了相同部件的描述。
如图5所示，电阻器20和GND 17之间的开关26，以及电容器21和GND 17之间的开关26分别断开，以从GND 17隔离电阻器20/电容器21。在检查期间开关26保持断开能够增大阻抗，并且在检查后接通开关26以将IC1 12连接到GND 17。通过这种方式，在检查期间防止了外围电路的影响。也就是说，本实施例具有与上述实施例相同的效果。
开关26可以用机械开关来提供或者通过使用诸如p-MOS、n-MOS等半导体元件或模拟开关作为半导体开关来提供。
(第五实施例)
图6示出了第五实施例中的电路板上的电路配置的示意图。本实施例和上述实施例之间的区别在于不在下拉电阻器20/电容器21和GND 17之间分别部署配线13。在本实施例中，相同的部件用与上述实施例相同的数字表示并略去了相同部件的描述。
部署在电阻器20/电容器21和GND 17之间的开关26被两个焊盘30代替，并且通过不连接两个焊盘30来建立电阻器20/电容器21与GND 17的隔离。两个焊盘30通过配线13或者通过在检查后使用TP接线端27接合而短路。如图6所示，具有等电位电压的配线13以一束连接到单个焊盘30，以具有较少的焊盘30。通过这种方式，除了第四实施例中所期望的效果之外，本发明减少了在检查后接合或重新布线的处理步骤以及部分成本并减小了电路的尺寸。
(第六实施例)
图7示出了第六实施例中的电路板上的电路配置的示意图。本实施例和上述实施例之间的区别在于IC1 12具有外部电源16。在本实施例中，相同的部件用与上述实施例相同的数字表示并略去了相同部件的描述。
IC1 12具有从外部提供的电源16。在这种情况下，在电源16和下拉电阻器20之间提供开关26作为HiZ单元11。通过这种方式，提供了一种切断来自/到外围电路15的电流的简单结构。开关26可以部署在下拉电阻器20和点B之间的部分，而不部署在电源16和下拉电阻器20之间的部分。
(第七实施例)
图8示出了第七实施例中的电路板上的电路配置的示意图。本实施例和上述实施例之间的区别在于使用齐纳二极管80作为HiZ单元11。在本实施例中，相同的部件用与上述实施例相同的数字表示并略去了相同部件的描述。
如图8所示，齐纳二极管80代替开关26作为HiZ单元11。在这种情况下，如果检查向TP接线端27施加高于齐纳二极管80的阀值电压Vf的电压VTP，则不能使用齐纳二极管80，因为高于Vf的电压VTP引起到电源16的环绕电流。如果电路配置允许电源16的电压V23，则可以适当地进行检查。也就是说，当电压V23设置为高于VTP和Vf的电压之和时，可以进行检查。
通过这种方式，只使用单个齐纳二极管80来防止来自电源16(即外围电路15)的电流。
(第八实施例)
图9示出了第八实施例中的电路板上的电路配置的示意图。本实施例和上述实施例之间的区别在于IC2 14中使用了三态电子输出电路。在本实施例中，相同的部件用与上述实施例相同的数字表示并略去了相同部件的描述。
如图9所示，IC1 12连接到电容器21和晶体管90，并且IC2 14具有CMOS等构成的数字输出电路。电容器21和晶体管90通过开关26与IC1 12隔离。本发明的电路的阻抗通过使用具有p-MOS 91和n-MOS 92的电路(即推挽式电路)在三种状态下增大。也就是说，所期望的状态是：具有来自电源16的输出电压的H状态，具有来自GND 17的输出电压的L状态，以及不能归为上述两种状态的HiZ状态。在HiZ状态中通过将检查单元24连接到TP接线端27来进行IC112的检查。检查后解除推挽式电路的HiZ状态并且接通开关26。三种状态推挽式电路可以组成IC2 14，而不对电路板10上的外围电路15具有任何影响。
只有当推挽式电路具有信号输入(即检查信号等)时，推挽式电路可以增大阻抗。如图3和图6所示，开关26可以被焊盘30代替，以从IC1 12隔离晶体管90和电容器21。
(第九实施例)
图10示出了第九实施例中的电路板上的电路配置的示意图。本实施例和上述实施例之间的区别在于具有下拉电阻器20和齐纳二极管80的HiZ单元11形成在IC2 14中。在本实施例中，相同的部件用与上述实施例相同的数字表示并略去了相同部件的描述。
IC1 12连接到IC2 14，并且下拉电阻器20形成在IC2 14中。齐纳二极管80部署在GND 17和下拉电阻器20之间用于隔离IC2 14中的电阻器20和IC2 14中的GND 17。部署齐纳二极管80增大了阻抗并防止了下拉电阻器20对IC2 14的影响。通过将检查单元24连接到TP接线端27，IC1 12的检查在这一增大的阻抗的状态下进行。如果施加到TP接线端27的电压高于齐纳二极管80的击穿电压VB，则不能适当地进行检查。齐纳二极管80在检查后可以通过击穿(zapping)(根据制造过程中施加到半导体的电阻/电压特性通过激光来调节的过程)而被短路，从而使得能够对IC2 14的正常操作消除齐纳二极管80的影响。
本实施例的齐纳二极管80可以用图7中所示的开关26来代替。
尽管本发明已经结合多个优选实施例并参考其附图进行了全面描述，但是注意各种改变和变形对本领域技术人员来说是显而易见的。这些改变和变形可以被理解为在通过附加的权利要求所定义的本
发明的范围内。
Claims (10)
1、一种用于检查在电路板(10)上实现的具有外围电路(15)的电子电路(12)的方法，包括步骤：
提供接线端(27)，用于输入和输出电子信号；
提供阻抗增加模块(11)，用于增大所述电子电路(12)和所述外围电路(15)之间的电连接的阻抗；以及
提供检查模块(24)，用于检查所述电子电路(12)，
其中所述阻抗增加模块(11)在利用所述检查模块(24)对所述电子电路(12)执行检查过程之前，执行从所述外围电路(15)到所述电子电路(12)的电流的流入防止过程和/或从所述电子电路(12)到所述外围电路(15)的所述电流的流出防止过程，
所述检查模块(24)通过将所述接线端(27)和所述检查模块(24)电耦合并通过执行所述检查模块(24)和所述电子电路(12)之间的检查信号的输入和输出，来执行所述电子电路(12)的所述检查过程，
所述阻抗增加模块(11)在所述检查过程之后执行所述电子电路(12)和所述外围电路(15)之间的电耦合过程。
2、一种用于检查在电路板(10)上实现的具有外围电路(15)的电子电路(12)的方法，包括步骤：
提供接线端(27)，用于输入和输出电子信号；
提供阻抗增加模块(11)，用于增大所述电子电路(12)和所述外围电路(15)之间的电连接的阻抗；以及
提供检查模块(24)，用于检查所述电子电路(12)，
其中所述阻抗增加模块(11)通过所述检查模块(24)向所述电子电路(12)提供检查信号中断状态，来防止从所述外围电路(15)到所述电子电路(12)的电流的流入和/或防止从所述电子电路(12)到所述外围电路(15)的所述电流的流出，
所述阻抗增加模块(11)通过与所述接线端(27)电耦合的所述检查模块(24)向所述电子电路(12)提供检查信号提供状态，以保持对从所述外围电路(15)到所述电子电路(12)的电流的流入的防止，以及
所述阻抗增加模块(11)通过所述检查模块(24)向所述电子电路(12)提供所述检查信号中断状态，以提供所述电子电路(12)和所述外围电路(15)之间的电连接。
3、一种用于通过使用检查模块(24)检查在电路板(10)上实现的具有外围电路(15)的电子电路(12)的方法，包括步骤：
提供阻抗增加模块(11)；以及
提供接线端(27)，
其中所述阻抗增加模块用于在检查前防止从所述外围电路(15)到所述电子电路(12)的电流的流入和/或防止从所述电子电路(12)到所述外围电路(15)的所述电流的流出，
在所述检查期间，除了使用所述阻抗增加模块(11)保持对从所述外围电路(15)到所述电子电路(12)的电流的流入的防止之外，所述检查模块(24)通过经所述接线端(27)的所述电子电路(12)和所述检查模块(24)之间的电耦合向所述电子电路(12)提供检查信号，以及
所述阻抗增加模块(11)用于在所述检查后提供所述电子电路(12)和所述外围电路(15)之间的所述电耦合。
4、根据权利要求1至3的任一项所述的方法，
其中通过使用开关(26)来提供所述阻抗增加模块(11)。
5、根据权利要求1至3的任一项所述的方法，
其中通过略去用于电耦合所述电子电路(12)和所述外围电路(15)的电路线(13)来提供所述阻抗增加模块(11)。
6、根据权利要求1至3的任一项所述的方法，
其中通过使用二极管(80)以这种方式来提供所述阻抗增加模块(11)：防止从所述外围电路(15)到所述电子电路(12)的所述电流的流入和/或防止从所述电子电路(12)到所述外围电路(15)的所述电流的流出。
7、根据权利要求1至3的任一项所述的方法，
其中通过使用三态电路来提供所述阻抗增加模块(11)，该三态电路在第一操作状态下提供电源电平、在第二操作状态下提供地(GND)电平以及在第三操作状态下将所述外围电路(15)与所述电子电路(12)隔离。
8、根据权利要求5所述的方法，
其中所述阻抗增加模块(11)具有等电位地连接到第一焊盘(30)的一束电路线(13)，以及
所述外围电路(15)具有等电位地连接到与所述第一焊盘(30)隔离的第二焊盘(30)的一束电路线(13)。
9、根据权利要求1至8的任一项所述的方法，
其中所述电子电路(12)和所述外围电路(15)部署在同一电路板(10)上。
10、一种用于检查在电路板(10)上部署的具有外围电路(15)的电子电路(12)的检查系统，包括：
接线端(27)，用于输入和输出电子信号；
阻抗增加模块(11)，用于增大所述电子电路(12)和所述外围电路(15)之间的电连接的阻抗；以及
检查模块(24)，用于检查所述电子电路(12)，
其中所述阻抗增加模块(11)在通过所述检查模块(24)检查所述电子电路(12)前，防止从所述外围电路(15)到所述电子电路(12)的电流的流入和/或防止从所述电子电路(12)到所述外围电路(15)的所述电流的流出，
所述检查模块(24)通过将所述接线端(27)和所述电子电路(12)电耦合并通过在所述检查模块(24)和所述电子电路(12)之间执行检查信号的输入和输出，来检查所述电子电路(12)，以及
所述阻抗增加模块(11)在所述检查后将所述电子电路(12)和所述外围电路(15)电耦合。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP116295/2005 | 2005-04-13 | ||
| JP2005116295A JP2006292638A (ja) | 2005-04-13 | 2005-04-13 | ボード上に実装された回路の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1847870A true CN1847870A (zh) | 2006-10-18 |
| CN100462732C CN100462732C (zh) | 2009-02-18 |
Family
ID=37055664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2006100753177A Expired - Fee Related CN100462732C (zh) | 2005-04-13 | 2006-04-12 | 电路检查方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7164277B2 (zh) |
| JP (1) | JP2006292638A (zh) |
| CN (1) | CN100462732C (zh) |
| DE (1) | DE102006017260A1 (zh) |
| FR (1) | FR2891916A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060100666A1 (en) * | 2000-04-20 | 2006-05-11 | Pulmosonix Pty. Ltd. | Apparatus and method for lung analysis |
| US8790335B2 (en) | 2009-08-28 | 2014-07-29 | Covidien Lp | Electrosurgical generator |
| JP6301620B2 (ja) * | 2013-09-26 | 2018-03-28 | 日本電波工業株式会社 | 発振器及び発振器の製造方法 |
| US9214802B2 (en) * | 2014-03-27 | 2015-12-15 | Hamilton Sundstrand Corporation | Fault protection of a variable differential transformer (VDT) excitation circuit |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4719418A (en) * | 1985-02-19 | 1988-01-12 | International Business Machines Corporation | Defect leakage screen system |
| JPH07117575B2 (ja) * | 1987-03-19 | 1995-12-18 | 日本電気株式会社 | 半導体集積回路 |
| JPS6428858A (en) * | 1987-07-24 | 1989-01-31 | Hitachi Ltd | Semiconductor integrated circuit device |
| JPH0365807A (ja) * | 1989-08-03 | 1991-03-20 | Nissan Motor Co Ltd | 半導体フィルタ回路 |
| JPH0572280A (ja) | 1991-09-13 | 1993-03-23 | Fujitsu Ltd | チツプオンボードユニツトの試験方法 |
| US5659257A (en) * | 1994-07-05 | 1997-08-19 | Ford Motor Company | Method and circuit structure for measuring and testing discrete components on mixed-signal circuit boards |
| US5721495A (en) * | 1995-10-24 | 1998-02-24 | Unisys Corporation | Circuit for measuring quiescent current |
| JPH10247398A (ja) | 1997-03-05 | 1998-09-14 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその検査方法 |
| JPH11258307A (ja) | 1998-03-09 | 1999-09-24 | Seiko Epson Corp | 半導体集積回路装置とその試験方法 |
| CN1235056C (zh) * | 2000-05-19 | 2006-01-04 | Oht株式会社 | 电路基板导通检查装置、导通检查方法及导通检查用夹具 |
| JP2002040113A (ja) | 2000-07-26 | 2002-02-06 | Sony Corp | テスト回路及びそのテスト方法 |
| JP3950646B2 (ja) * | 2001-05-21 | 2007-08-01 | 株式会社日立製作所 | 負荷電流出力回路一体形ドライバ回路及、それを備えたピンエレクトロニクスｉｃ及びｉｃテスタ |
| JP2003121504A (ja) * | 2001-10-15 | 2003-04-23 | Seiko Epson Corp | 半導体装置の検査方法および半導体装置並びに電子機器の検査方法および電子機器 |
-
2005
- 2005-04-13 JP JP2005116295A patent/JP2006292638A/ja active Pending
-
2006
- 2006-04-12 FR FR0603238A patent/FR2891916A1/fr active Pending
- 2006-04-12 CN CNB2006100753177A patent/CN100462732C/zh not_active Expired - Fee Related
- 2006-04-12 DE DE102006017260A patent/DE102006017260A1/de not_active Withdrawn
- 2006-04-13 US US11/402,900 patent/US7164277B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7164277B2 (en) | 2007-01-16 |
| FR2891916A1 (fr) | 2007-04-13 |
| JP2006292638A (ja) | 2006-10-26 |
| US20060232283A1 (en) | 2006-10-19 |
| CN100462732C (zh) | 2009-02-18 |
| DE102006017260A1 (de) | 2006-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1871521A (zh) | 具有受控相等时间延迟的隔离缓冲器 | |
| KR20080050637A (ko) | 혼합형 아날로그 및 디지털 집적 회로들 | |
| CN1847870A (zh) | 电路检查方法 | |
| CN1630172A (zh) | 半导体器件 | |
| CN1574645A (zh) | D/a转换器 | |
| US20220262718A1 (en) | Isolating electric paths in semiconductor device packages | |
| CN1467836A (zh) | 半导体器件、半导体封装以及用于测试半导体器件的方法 | |
| CN1934775A (zh) | 逆变器装置 | |
| US7679394B2 (en) | Power supply noise resistance testing circuit and power supply noise resistance testing method | |
| US7124341B2 (en) | Integrated circuit having electrically isolatable test circuitry | |
| US20040244192A1 (en) | Method for packaging an image sensor | |
| US8373434B2 (en) | Control board for connection between FPGA boards and test device thereof | |
| CN1960173A (zh) | 功率输出级 | |
| CN1871574A (zh) | 用于给集成电路供电的方法和系统,以及专门设计用在其中的集成电路 | |
| CN100397605C (zh) | 半导体器件的制造方法 | |
| CN1125482A (zh) | 用于与电路板连接的集成电路的试验系统及方法 | |
| US20080093597A1 (en) | Semiconductor device | |
| CN1604297A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN1107375C (zh) | 半导体器件 | |
| JP2001013215A (ja) | 複合半導体集積回路装置、及びその接続試験方法 | |
| US6831476B2 (en) | On-chip ADC test for image sensors | |
| CN1089439C (zh) | 漏电流校正电路 | |
| JP2000031216A (ja) | ボンディングパッド用検査装置 | |
| CN102122948A (zh) | 处理数字信号的电路装置和相应方法 | |
| US20060284306A1 (en) | Multi-chip type semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090218 Termination date: 20180412 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |