CN1871574A - 用于给集成电路供电的方法和系统,以及专门设计用在其中的集成电路 - Google Patents

用于给集成电路供电的方法和系统,以及专门设计用在其中的集成电路 Download PDF

Info

Publication number
CN1871574A
CN1871574A CNA200480031133XA CN200480031133A CN1871574A CN 1871574 A CN1871574 A CN 1871574A CN A200480031133X A CNA200480031133X A CN A200480031133XA CN 200480031133 A CN200480031133 A CN 200480031133A CN 1871574 A CN1871574 A CN 1871574A
Authority
CN
China
Prior art keywords
voltage
power input
chip
logical circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200480031133XA
Other languages
English (en)
Other versions
CN100414478C (zh
Inventor
E·阿利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Solutions LLC
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN1871574A publication Critical patent/CN1871574A/zh
Application granted granted Critical
Publication of CN100414478C publication Critical patent/CN100414478C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof

Abstract

该方法用于给集成电路供电，所述集成电路包括封装件内的芯片，所述芯片包括多个逻辑电路，每一个逻辑电路都具有不会接收超出预定最大工作电压的电源电压的至少一个功率输入端。所述方法包括下列步骤：在至少一个逻辑电路的功率输入端测量(在步骤98中)直接在芯片内提供给集成电路的电源电压，以及调节(在步骤96中)这个电源电压，以便提供给芯片的至少一个逻辑电路的功率输入端的电压等于这个逻辑电路的预定最大工作电压。

Description

用于给集成电路供电的 方法和系统，以及专门设计用在其中的集成电路
技术领域：
本发明涉及一种用于给集成电路供电的方法和系统，所述集成电路包括封装件内的芯片，所述芯片包括多个逻辑电路，每一个逻辑电路都具有将不会接收超出预定最大工作电压的电源电压的至少一个功率输入端。
更确切地说，该发明涉及一种给集成电路供电的方法，包括下列步骤：
-测量提供给集成电路的电源电压，以及
-调节这个电源电压以便保持被测电压与基准电压之间的差尽可能小。
本发明还涉及一种专门设计用在上述方法中的集成电路。
背景技术
一种已知的用于设计更快速地执行操作的更快速集成电路的解决方案是用更快速的逻辑电路来制造集成电路。然而，更快速的逻辑电路比标准的逻辑电路大。所以这种解决方案导致集成电路的尺寸增加。
另一种解决方案是升高集成电路的电源电压。的确，电源电压越高，集成电路越快。
然而，电源电压将永不能超出标准的最大工作电压，否则这一定会导致集成电路受损。
为了用尽可能接近于其标称最大工作电压的电压来给集成电路供电，就要使用具有主动反馈的供电系统。
这类系统又名″遥感″电路。
根据有代表性的早先系统，主动反馈被电源用来补偿因经其向负载输电的导体阻抗而引起的压降，所述负载可以是集成电路。电源可以包括通过遥感传送到负载的电压来补偿这种压降的电路。典型地，将所感测的电压与电源的电压基准相比较。如果集成电路上的电压不同于电压基准，则电源要么向上要么向下调节它的输出电源电压直到所感测的电压等于电压基准为止。
实际上，集成电路厂商所规定的集成电路的标称最高工作电压通常比集成电路的实际最高工作电压要低一个工作容限电压，最大工作电压是这样的电压电平，即超过它，集成电路的晶体管或逻辑将会受损。为了更好地确保集成电路在不同的工作条件下连续工作，集成电路厂商通过考虑集成电路芯片内的理论上的最小压降和带有芯片的电接口上的理论上的最小压降来选择工作容限电压。此外，选择工作容限电压的数值以解决测试设备的不精确性，该测试设备测量集成电路以此继续工作的最大电压。
集成电路的芯片中的压降往往称为″芯片内损耗″并且包括由于通过其制造芯片的半导体材料的固有阻抗而造成的压降。芯片内损耗可能对于根据相同集成电路设计制造的每个半导体芯片而有所不同。事实上，特定半导体芯片的实际芯片内损耗可能远远超出考虑到工作容限电压时的芯片内损耗的最佳情况，这意味着如果实际芯片内损耗已知，则提供给这种半导体芯片地电压可能增至高于标称最高工作电压。
带有集成电路芯片的电接口上的压降往往称为″封装件损耗″并且包括因接合线的阻抗、封装件引线的阻抗、接合线与半导体芯片之间的接口、接合线与封装件引线之间的接口和封装件与印刷电路板的引线之间的接口而造成的压降。像芯片内损耗一样，特定半导体芯片的实际封装件损耗可能比考虑到工作容限电压时的最佳情况封装件损耗更差，这意味着如果实际封装件损耗已知，则提供给这种半导体芯片的电压可能增至超过标称最高工作电压。
因此，利用遥感及其它已知方法的方法不是最佳的。
发明内容
因此，本发明的目的是，提供一种用于以非常接近于其实际最大工作电压的电压来给每个集成电路供电的方法。
鉴于上述及其它目的，本发明提供了一种方法，其中在测量步骤期间在至少一个逻辑电路的电源输入端直接在芯片内测量的电源电压，并且其中所述方法包括下列步骤：设置基准电压以便提供给芯片的至少一个逻辑电路的电源输入端的电压等于这个逻辑电路的预定最大工作电压。
在上述方法中，用于调节提供给集成电路的电源电压的电压是直接在集成电路的芯片内测量的，因此至少避免了封装件损耗。由此，自动向上调节提供给集成电路的稳定电压以便补偿实际的封装件损耗。
因此，根据上述方法提供给集成电路的电压高于根据已知方法提供的电压，并且集成电路将以比先前更高的速度工作。
权利要求2-3中限定的特征具有下列优点：所述方法还补偿芯片内损耗。
权利要求4中限定的特征具有下列优点：所述方法可以与现有的集成电路一起使用。
所请求保护的发明的其它特征在从属权利要求中列举了。
本发明还涉及一种用于利用上述方法来给集成电路供电的系统。
本发明还涉及一种集成电路，其被专门设计成利用上述方法来供电并且在第一逻辑电路的功率输入端上具有感测点，在电压升高超过这个逻辑电路的预定最大工作电压的情况下，所述感测点将被毁坏。
附图说明
图1是集成电路的横剖面，
图2是根据本发明的遥感的系统的示意图，和
图3是根据本发明给集成电路供电的方法的流程图。
具体实施方式
图1示出了集成电路2的横剖面。这个集成电路可以是微处理器、存储电路等等。
集成电路2包括封装件6内的半导体芯片4。
半导体芯片4经由焊线10而连接于封装件引线8。每条焊线都在一端上连接于一个封装件引线8，而在另一端上连接于焊盘12。
在此，焊盘12用来经由封装件引线8接收由电源所提供的电压。
芯片4包括大量的逻辑电路。每个逻辑电路都具有正的功率输入端，其经由导线轨道而连接于焊盘12以便被供以正电压。
在下文中，术语″逻辑电路″将理解为指代任何逻辑器件或电路，当以晶体管级实现时，其至少包括正的功率输入端。这类逻辑电路例如可以是：诸如或门、与门、或非门、与非门等等之类的逻辑门，或者N沟道或P沟道晶体管。
为了使图1简明，仅仅示出了分别经由导线轨道20和22(图2)而连接于焊盘12的两个逻辑电路16和18。
图2示出了包括带有调节电路33的电源32的遥感系统30，其连接于集成电路2。给早已参照图1描述的集成电路2的元件加上相同的参考标记。
电源32包括VCC输出管脚34，其经由电源线36提供电源电压VCC到引线8。
电源32还包括VSS输出管脚，经由地线42向集成电路2的封装件引线40提供系统接地电压VSS。封装件引线40经由一个焊线而连接于焊盘44，每个逻辑电路的接地输入电压都连接于该焊盘。
电源32还包括感测输入管脚50和Vref输入管脚52。
输入管脚50经由输入线56而连接于集成电路2的感测封装件引线54。
感测引线54经由焊线60而连接于芯片4的焊盘58。焊盘58经由导线轨道62而连接于感测点61。感测点61是在逻辑电路功率输入端处设置在芯片4内部的，所述逻辑电路在电源电压升高的情况下将会第一个受损。这将参照图3来更详细地解释。
输入管脚50的输入阻抗是非常高的，所以从读出线56到感测管脚50的导电路径好象是开路，并且几乎没有电流经过感测线56。因此，几乎没有因焊线60和轨道62的阻抗而造成的芯片内或封装件损耗。
管脚52连接于恒定的基准电压Vref。基准电压Vref被设置成等于逻辑电路16的预定最大工作电压。在芯片4的设计过程期间由厂商来确定逻辑电路的预定最大工作电压。典型地，逻辑电路的预定最大工作电压高于集成电路2的标称最大工作电压，这是因为在它的确定过程中没有考虑到芯片内损耗和封装件损耗。
现在将参照图3来描述设计遥感系统30的方式以及工作，在特殊情况下，芯片4的所有逻辑电路具有等于1.2V的相同预定最大工作电压。
在集成电路2的设计期间，在步骤80中，从每个逻辑电路的电源输入端到焊盘12布设导线轨道。这些轨道的阻抗不相同。实际上，例如轨道22的阻抗将高于轨道20的阻抗，因为轨道22比轨道20长。因此，逻辑电路16的电源输入端上的电压V1将高于逻辑电路18的电源输入端上的电压V2。因此，在与最低芯片内损耗相关联的逻辑电路的电源输入端上，将感测点61设置在芯片内。换句话说，这在此对应于逻辑电路的电源输入端，所述逻辑电路被设计成具有最高的电源电压。典型地，最短的供电轨道是将接近于芯片4的外围的逻辑电路连接到焊盘12上的轨道。
在此，在操作步骤82中，例如将感测点61设置在逻辑电路16的电源输入端上。
然后，在操作步骤84中，在感测点61和感测焊盘58之间布设导线轨道62，并且在操作步骤86中，感测焊盘58经由接合线60而连接于感测引线54。
在用于装配遥感系统30的步骤88中，在操作步骤90中，感测引线54连接于输入管脚50。
然后，在操作步骤92中，将调节电路33的电压基准Vref的数值设置为等于逻辑电路16的预定最大工作电压。
一旦已经装配装配系统30，它就按如下进行工作。
在上电时，提供给引线8的电压VCC低，并且低于集成电路2的每一个逻辑电路的预定最大工作电压。
继而，在步骤96中，调节电路33将电压VCC调节成等于基准电压Vref。
更确切地说，在操作步骤98中，调节电路在感测点61上测量电压V1的数值。
继而，在操作步骤100中，将被测电压值与基准电压Vref的值相比较。
如果被测电压V1低于基准电压Vref，那么在步骤102中升高电压VCC。
否则，在操作步骤104中，调节电路33保持或降低电压VCC。
在操作步骤102或104之后，调节电路33返回到操作步骤98以便连续调节提供给集成电路2的电压VCC。
由于系统30中的集成电路2是按逻辑电路16的预定最大工作电压被上电的，因而所有逻辑电路都以最大可能速度进行工作，并且集成电路2比已知的方法更快地工作。
作为可选方案，可以用US 5,672,997中所描述的集成电路来替换集成电路2。这篇文献中所公开的集成电路给出了连接于芯片内的感测点的感测引线以便测量集成电路芯片内的最低电源电压。
如果使用这类集成电路，则就用两个操作步骤来替换图3中的操作步骤92。第一个是在感测点与逻辑电路的电源输入端之间建立因芯片内损耗而造成的压降数值，所述逻辑电路在电源电压升高的情况下将会第一个受损。例如，如果感测点是设置在逻辑电路18的电源输入端上的，并且将受损的第一逻辑电路是逻辑电路16，则确定电压V2与V1之间的压降。在此，这个压降假设等于0.1V。
第二个操作步骤是将基准电压Vref的数值设置成等于逻辑电路16的预定最大工作电压减去先前确定的压降。因此，根据这个可选实施例，将电压Vref的数值设置为1.1V。
这个可选实施例具有下列优点：它把相同的感测引线用作为最终用来最小化此类集成电路的电源的一条引线。然而，电压V2与V1之间的压降不能以非常高精确度而建立。所以，任何利用这类集成电路实现的增速不如利用该主要实施例的集成电路2实现的增速。
取决于调节步骤96的精确度，可以将基准电压Vref的数值设置成等于比逻辑电路16的预定最大工作电压低工作容限电压的数值以便于始终保持在设计集成电路设计期间所建立的这个预定最大工作电压之下。

Claims (7)

1.一种给集成电路供电的方法，所述集成电路包括封装件(6)内的芯片(4)，所述芯片包括多个逻辑电路(16，18)，每一个逻辑电路都具有不会接收超出预定最大工作电压的电源电压的至少一个电源输入端，所述方法包括下列步骤：
-测量(在步骤98中)提供给集成电路的电源电压，以及
-调节(在步骤96中)这个电源电压以便保持被测电压与基准电压之间的差尽可能小，
-其中在测量步骤期间，电源电压是在至少一个逻辑电路的电源输入端上直接在芯片内测量的，并且
-其中所述方法包括下列步骤：设置(在步骤92中)基准电压以便提供给芯片的至少一个逻辑电路的电源输入端的电压等于这个逻辑电路的预定最大工作电压。
2.根据权利要求1所述的方法，其中在测量步骤(在步骤98中)期间，电源电压是在逻辑电路的电源输入端上直接在芯片内测量的，所述逻辑电路在电源电压在集成电路的至少一条电源输入端引线上升高的情况下将会第一个受损。
3.根据权利要求2所述的方法，其中在测量(在步骤98中)期间，电源电压是在逻辑电路的电源输入端上直接在芯片内测量的，所述逻辑电路被提供了可用在芯片内的最高电源电压。
4.根据权利要求1所述的方法，其中在测量步骤(在步骤98中)期间，电源电压是在第一逻辑电路的电源输入端上直接在芯片内测量的，并且其中在设置步骤期间，将所述基准电压设置成第二逻辑电路的预定最大工作电压的数值减去表示第一与第二逻辑电路的电源输入端之间压降的容限电压，所述第二逻辑电路在电源电压在集成电路的至少一条电源输入端引线上升高的情况下将会第一个受损。
5.一种供电系统，包括：
-包括封装件(6)内的芯片(4)的集成电路(2)，所述芯片包括多个逻辑电路(16，18)，每个逻辑电路都具有不会接收超出预定最大工作电压的电源电压的至少一个电源输入端，并且所述封装件包括至少一个电源输入端引线(8)，
-向所述至少一个电源输入端引线(8)提供电源电压的电源(32)，所述电源能够根据基准电压与在感测点(61)上测量的电压之间的差来调节所提供的电源电压，
-其中所述感测点(61)是在一个逻辑电路(16)的电源输入端上被设置在集成电路的芯片(4)内的，并且
-其中设置基准电压以便向至少一个逻辑电路的电源输入端提供等于这个逻辑电路的预定最大工作电压的电压。
6.根据权利要求5所述的系统，其中所述感测点(61)是设置在逻辑电路的电源输入端上的，所述逻辑电路在电源电压在所述至少一个电源输入端引线(8)上升高的情况下将会第一个受损。
7.一种集成电路，包括封装件(6)内的芯片(4)，所述芯片包括多个逻辑电路(16，18)，每个逻辑电路都具有不会接收超出预定最大工作电压的电源电压的至少一个电源输入端，所述封装件具有连接于外部电路板的多个引线(8，5，40，54)，这些引线的其中一条(54)是用来在芯片内直接在感测点(61)上测量电压的感测引线，而另一条引线是电源输入端引线(8)，其中所述感测点(61)是设置在逻辑电路(16)的电源输入端上的，所述逻辑电路在电源电压在电源输入端引线(8)上升高的情况下将会第一个受损。
CNB200480031133XA 2003-10-22 2004-10-18 用于给集成电路供电的方法和系统,以及专门设计用在其中的集成电路 Active CN100414478C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03300175.1 2003-10-22
EP03300175 2003-10-22

Publications (2)

Publication Number Publication Date
CN1871574A true CN1871574A (zh) 2006-11-29
CN100414478C CN100414478C (zh) 2008-08-27

Family

ID=34486506

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB200480031133XA Active CN100414478C (zh) 2003-10-22 2004-10-18 用于给集成电路供电的方法和系统,以及专门设计用在其中的集成电路

Country Status (8)

Country Link
US (1) US7446559B2 (zh)
EP (1) EP1678594B1 (zh)
JP (2) JP5404999B2 (zh)
KR (1) KR101063075B1 (zh)
CN (1) CN100414478C (zh)
AT (1) ATE408180T1 (zh)
DE (1) DE602004016544D1 (zh)
WO (1) WO2005041007A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103617966A (zh) * 2013-11-27 2014-03-05 苏州贝克微电子有限公司 一种单片集成电路管芯的加热方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080054724A1 (en) * 2006-09-05 2008-03-06 Eiichi Hosomi Method and system for improved power distribution in a semiconductor device through use of multiple power supplies
US7793125B2 (en) * 2007-01-10 2010-09-07 International Business Machines Corporation Method and apparatus for power throttling a processor in an information handling system
KR100850209B1 (ko) 2007-02-08 2008-08-04 삼성전자주식회사 전력을 효율적으로 관리할 수 있는 시스템 인 패키지반도체 장치 및 그에 따른 전력 관리 방법
KR20090028193A (ko) * 2007-09-14 2009-03-18 삼성전자주식회사 전압강하 측정회로, 이를 포함하는 반도체 장치, 시스템 및반도체 장치의 전압강하 측정방법
JP2011211887A (ja) * 2010-03-10 2011-10-20 Denso Corp 電圧制御システム
US20130193590A1 (en) * 2012-01-31 2013-08-01 Elpida Memory, Inc. Semiconductor device including voltage converter circuit, and method of making the semiconductor device
JP6292325B1 (ja) * 2017-01-20 2018-03-14 日本電気株式会社 半導体集積回路、半導体システムおよび方法
US11054462B2 (en) 2017-02-01 2021-07-06 Samsung Electronics Co., Ltd. Semiconductor device and method of testing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5467009A (en) * 1994-05-16 1995-11-14 Analog Devices, Inc. Voltage regulator with multiple fixed plus user-selected outputs
US5672997A (en) 1994-09-21 1997-09-30 Intel Corporation Method and apparatus for reducing the nominal operating voltage supplied to an integrated circuit
WO1996013100A1 (en) * 1994-10-25 1996-05-02 Intel Corporation Method and apparatus for controlling the voltage supplied to a semiconductor device
JP3019918B2 (ja) * 1996-08-12 2000-03-15 日本電気株式会社 半導体集積回路及びその電源供給回路
JP2001332699A (ja) * 2000-05-25 2001-11-30 Mitsubishi Electric Corp 半導体集積装置および集積回路の電圧降下検出方法並びにその電圧降下補正方法
JP4057260B2 (ja) * 2001-08-07 2008-03-05 株式会社日立製作所 電源回路、電源システム、および電子装置
JP2003124335A (ja) * 2001-10-19 2003-04-25 Matsushita Electric Ind Co Ltd 半導体集積回路装置およびそのレイアウト設計方法
CN2574078Y (zh) * 2002-10-11 2003-09-17 深圳迈瑞生物医疗电子股份有限公司 数字控制多路电压源装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103617966A (zh) * 2013-11-27 2014-03-05 苏州贝克微电子有限公司 一种单片集成电路管芯的加热方法

Also Published As

Publication number Publication date
DE602004016544D1 (de) 2008-10-23
KR20060101469A (ko) 2006-09-25
JP5693546B2 (ja) 2015-04-01
JP2013070071A (ja) 2013-04-18
KR101063075B1 (ko) 2011-09-07
JP5404999B2 (ja) 2014-02-05
US7446559B2 (en) 2008-11-04
EP1678594B1 (en) 2008-09-10
CN100414478C (zh) 2008-08-27
JP2007514296A (ja) 2007-05-31
WO2005041007A1 (en) 2005-05-06
US20070145986A1 (en) 2007-06-28
ATE408180T1 (de) 2008-09-15
EP1678594A1 (en) 2006-07-12

Similar Documents

Publication Publication Date Title
US9277615B2 (en) LED drive circuit
CN1145092C (zh) 用于dc-dc转换器的控制器
CN100351727C (zh) 稳压器
CN1235279C (zh) 使内置驱动器小型化的半导体装置
CN111181391B (zh) 半导体装置
CN101034884A (zh) 带有晶体管衬底偏置的集成电路的抑制闩锁电路
CN101034882A (zh) 带有闩锁抑制的可调节晶体管衬底偏置发生电路
CN1871574A (zh) 用于给集成电路供电的方法和系统,以及专门设计用在其中的集成电路
CN1854960A (zh) 调节器
US8547030B2 (en) Current source, current source arrangement and their use
CN112005498A (zh) 开关驱动装置
CN101635506A (zh) 半导体集成电路器件
CN1961419A (zh) 半导体装置和电子装置
CN1308942C (zh) 激光器驱动电路
CN1934775A (zh) 逆变器装置
US20070069252A1 (en) Insulated gate semiconductor device having a clamping element to clamp gate-emitter voltage and method of manufacturing thereof
CN1649229A (zh) 电源电路及其电源供给控制方法
CN1278423C (zh) 具有电压反馈电路的半导体器件及利用它的电子设备
US20120062132A1 (en) Regulated Voltage Protection Circuit, Display Controller and LED Driving Method of the Same
CN1176490A (zh) 半导体集成电路
CN100336290C (zh) 稳压电源用装置及使用该装置的开关电源装置和电子仪器
CN1595651A (zh) 可用微弱电流检测断路的半导体装置以及电子装置
CN1057610C (zh) 射极耦合逻辑电路的老化方法和装置
US20210080492A1 (en) Semiconductor device and power device
CN1821921A (zh) 具有电压反馈电路的半导体器件及利用它的电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NXP CO., LTD.

Free format text: FORMER OWNER: KONINKLIJKE PHILIPS ELECTRONICS N.V.

Effective date: 20071019

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071019

Address after: Holland Ian Deho Finn

Applicant after: Koninkl Philips Electronics NV

Address before: Holland Ian Deho Finn

Applicant before: Koninklijke Philips Electronics N.V.

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: YINGWEN SASI CO., LTD.

Free format text: FORMER OWNER: KONINKL PHILIPS ELECTRONICS NV

Effective date: 20120116

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120116

Address after: American California

Patentee after: Tessera Inc.

Address before: Holland Ian Deho Finn

Patentee before: Koninkl Philips Electronics NV