JP6292325B1

JP6292325B1 - 半導体集積回路、半導体システムおよび方法

Info

Publication number: JP6292325B1
Application number: JP2017008111A
Authority: JP
Inventors: 小林　英明; 英明小林
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2017-01-20
Filing date: 2017-01-20
Publication date: 2018-03-14
Anticipated expiration: 2037-01-20
Also published as: JP2018117080A; US10476610B2; US20180212691A1

Abstract

【課題】半導体集積回路の内部の急峻な電圧ノイズを低減する技術を提供すること。【解決手段】半導体集積回路１００は、出力電圧のフィードバックを用いて第１の基準電圧Ｖｒｅｆ１に基づいて出力電圧を制御する電源供給装置２０から供給される電源電圧Ｖ３、および、第１の基準電圧より低い値に設定された第２の基準電圧Ｖｒｅｆ２を比較する電圧比較回路１１と、電圧比較回路１１による比較結果に基づいて電源電圧を制御する制御回路１２と、を備える。【選択図】図１０

Description

本発明は、半導体集積回路に供給される電源電圧を制御する技術に関する。

半導体集積回路には、その動作電圧に応じた電源電圧が供給される必要がある。例えば図６に示すように、半導体集積回路は、外部のＤＣ（Direct Current）／ＤＣコンバータの出力電圧端子およびフィードバック電圧端子に接続される。ＤＣ／ＤＣコンバータは、出力電圧Ｖ２を半導体集積回路に出力する。半導体集積回路の内部において、負荷に供給される電源電圧Ｖ３がリモートセンスされ、ＤＣ／ＤＣコンバータにフィードバックされる。ＤＣ／ＤＣコンバータは、フィードバック電圧Ｖｆｂｋおよび基準電圧Ｖｒｅｆ１に基づいて、出力電圧Ｖ２を制御する。なお、図示したＤＣ／ＤＣコンバータ内部の回路構成は一例であり、公知であるため、ここでは説明を省略する。これにより、半導体集積回路の内部では、配線抵抗Ｒ３が存在しても、リモートセンスノードの電圧Ｖ３は、ＤＣ／ＤＣコンバータにフィードバックされることで、基準電圧Ｖｒｅｆ１に制御される。

このような電源電圧の制御に関連する技術の一例が、特許文献１に記載されている。この関連技術は、電力を調整して負荷側に出力する電力調整部と、出力電圧を検出して調整を制御する調整制御部とを有するシリーズレギュレータにおいて、負荷側への出力電流の検出結果に応じて、電圧を変動させて電力調整部へ電力を供給する。

また、電源電圧の制御に関連する技術の他の一例が、特許文献２に記載されている。この関連技術は、半導体集積回路の内部に、電源生成回路と、機能モジュールと、コンデンサとを有する。コンデンサは、電源生成回路の４辺の外側に配置される。また、コンデンサの一方の電極は、電源生成回路の出力部に接続され、他方の電極は、基準電位に接続される。また、機能モジュールは、コンデンサの外側に配置される。そして、機能モジュールには、電源生成回路によって生成された電源電圧が動作電源として供給される。

また、電源電圧の制御に関連する技術として、電流を制御する技術の一例が、特許文献３に記載されている。この関連技術は、ユーザ設定の電流制限値を検出し、検出信号に応じて電流を制限する。

特開２００８−１９７８９２号公報特開２０１５−８８６５２号公報特表２０１０−５０７２８９号公報

近年、半導体集積回路の高集積化に伴い、消費電力を抑えるために定電圧化が要求される。そのため、電源電圧に対するノイズの許容度が減少してきている。一方で、半導体集積回路の高集積化に伴い、回路素子のスイッチングによるピーク電流量の予測が難しくなっている。そのため、半導体集積回路内において許容範囲外の急峻な電流変化が発生する可能性がある。このような半導体集積回路内での急峻な電流変化による電圧降下に対し、外部のＤＣ／ＤＣコンバータでは追随できない場合がある。この場合、半導体集積回路の内部に想定外の電圧ノイズが発生して動作不良を起こす可能性がある。

この問題について、図面を参照して説明する。前述したように、図６において、ＤＣ／ＤＣコンバータは、フィードバック電圧Ｖｆｂｋおよび基準電圧Ｖｒｅｆ１に基づいて、半導体集積回路に出力する出力電圧Ｖ２を制御する。これにより、半導体集積回路の内部では、リモートセンスノードの電圧Ｖ３が、基準電圧Ｖｒｅｆ１に保たれる。

ここで、半導体集積回路の内部の負荷に流れる電流Ｉ１が急激に変化したとする。このとき、ＤＣ／ＤＣコンバータ内のインダクタンスＬ１の電流Ｉ（Ｌ１）は、図７に示すように、この急激なＩ１の変化に充分に追従できない。このため、供給電流は、ＤＣ／ＤＣコンバータ内の容量Ｃ１から供給される必要がある。その結果、図８に示すように、半導体集積回路の内部において電圧Ｖ３には、大きな電圧降下（すなわち、電圧ノイズ）が発生してしまう。このようなＤＣ／ＤＣコンバータが追随するまでの時間は、図９に示すように、ＤＣ／ＤＣコンバータの一巡伝達関数Ｔ（ｓ）のゲインが１（０ｄＢ）になる時の周波数ｆｃにより決まっている。そのため、ＤＣ／ＤＣコンバータの安定性を考慮すると、追随するまでの時間を小さくして電圧ノイズを低減することは困難である。

ここで、特許文献１に記載された関連技術は、半導体集積回路の外部のシリーズレギュレータにおいて電力調整部への入力電圧を制御する構成である。そのため、この関連技術を用いて、半導体集積回路の内部における急峻な電流変化による電圧ノイズを低減することは難しい。

また、特許文献２に記載された関連技術を用いて、半導体集積回路の内部の急峻な電圧ノイズをコンデンサで除去するためには、大量のコンデンサを必要とする。この場合、この関連技術は、大量のコンデンサを接続するための線路にインダクタンスを発生させることになる。したがって、この関連技術を用いて、半導体集積回路の内部の急峻な電圧ノイズを低減することは難しい。

また、特許文献３に記載された関連技術は、電流を制御する技術であるため、半導体集積回路の内部の急峻な電圧ノイズを低減するために適用することは難しい。

本発明は、上述の課題を解決するためになされたものである。すなわち、本発明は、半導体集積回路の内部の急峻な電圧ノイズを低減する技術を提供することを目的とする。

本発明の半導体集積回路は、出力電圧のフィードバックを用いて第１の基準電圧に基づき前記出力電圧を制御する電源供給装置から供給される電源電圧、および、前記第１の基準電圧より低い値に設定された第２の基準電圧を比較する電圧比較回路と、前記電圧比較回路による比較結果に基づいて前記電源電圧を制御する制御回路と、を備える。

また、本発明の半導体システムは、上述の半導体集積回路と、前記電源供給装置と、を備える。

また、本発明の方法は、半導体集積回路において、出力電圧のフィードバックを用いて第１の基準電圧に基づき前記出力電圧を制御する電源供給装置から供給される電源電圧、および、前記第１の基準電圧より低い値に設定された第２の基準電圧を比較し、比較結果に基づいて前記電源電圧を制御する。

本発明は、半導体集積回路の内部の急峻な電圧ノイズを低減する技術を提供することができる。

本発明の実施の形態としての半導体システムの構成を示すブロック図である。本発明の実施の形態としての半導体システムの構成の具体例を示す図である。本発明の実施の形態において半導体集積回路の内部に発生する急峻な電流変化の一例を説明する図である。本発明の実施の形態において制御回路が発生する制御電圧の一例を説明する図である。本発明の実施の形態において制御される電源電圧の一例を説明する図である。一般的な半導体システムの構成を示す図である。一般的な半導体システムにおいて半導体集積回路の内部で発生する急峻な電流変化の一例を説明する図である。一般的な半導体システムの半導体集積回路において発生する電圧ノイズの一例について説明する図である。一般的な半導体システムにおけるＤＣ／ＤＣコンバータの一巡伝達関数の一例を示す図である。本発明の実施の形態の最小構成を示す図である。

以下、本発明の実施の形態について、図面を参照して詳細に説明する。

まず、本発明の実施の形態としての半導体システム１の構成を図１に示す。図１において、半導体システム１は、半導体集積回路１０と、電源供給装置２０とを備える。半導体集積回路１０は、電源供給装置２０の電源出力端子およびフィードバック電圧端子に接続される。

電源供給装置２０は、電源出力端子に接続された半導体集積回路１０に対して、出力電圧Ｖ２を出力する。また、電源供給装置２０は、半導体集積回路１０からフィードバック電圧端子に入力されるフィードバック電圧Ｖｆｂｋを用いて、第１の基準電圧Ｖｒｅｆ１に基づき出力電圧Ｖ２を制御する。これにより、半導体集積回路１０内の電源電圧は、第１の基準電圧Ｖｒｅｆ１に保たれるよう制御される。例えば、電源供給装置２０は、図６に背景技術で示したようなＤＣ／ＤＣコンバータによって構成可能である。

半導体集積回路１０には、電源供給装置２０から電源電圧が供給される。電源供給装置２０から供給された電源電圧は、半導体集積回路１０内部で負荷に供給される。また、負荷に供給される電源電圧Ｖ３がリモートセンスされ、電源供給装置２０にフィードバックされる。

また、半導体集積回路１０は、電圧比較回路１１と、制御回路１２とを有する。

電圧比較回路１１は、半導体集積回路１０内の電源電圧Ｖ３および第２の基準電圧Ｖｒｅｆ２を比較する。第２の基準電圧Ｖｒｅｆ２は、第１の基準電圧Ｖｒｅｆ１より低い値に設定されている。具体的には、電圧比較回路１１は、電源電圧Ｖ３および第２の基準電圧Ｖｒｅｆ２が入力され、入力された２つの電圧の比較結果を制御回路１２に出力する比較器によって構成される。電源電圧Ｖ３に第２の基準電圧Ｖｒｅｆ２を下回る電圧ノイズが発生した場合、電圧比較回路１１は、そのノイズレベルを制御回路１２に出力することになる。ノイズレベルは、電源電圧Ｖ３が第２の基準電圧Ｖｒｅｆ２を下回った程度である。

制御回路１２は、電圧比較回路１１による比較結果に基づいて電源電圧を制御する。例えば、制御回路１２は、電圧比較回路１１から入力されるノイズレベルに応じて、電源電圧Ｖ３を上昇させるよう制御すればよい。具体的には、制御回路１２は、可変抵抗によって構成可能である。この場合、制御回路１２は、比較結果として入力されるノイズレベルが大きいほど可変抵抗の抵抗値を小さくするよう構成される。このようなデジタル制御可能な可変抵抗は、半導体集積回路１０内に容易に実現可能である。

以上のように構成された半導体システム１の動作について具体的に説明する。ここでは、制御回路１２は、図２に示すように、可変抵抗ＲＶ１により構成されるものとする。

図３は、半導体集積回路１０内の負荷に流れる電流Ｉ１の変化の一例を示している。電流Ｉ１がＩＬレベルの間は、半導体集積回路１０内の電源電圧Ｖ３は、電源供給装置２０により第１の基準電圧Ｖｒｅｆ１に保たれるよう制御されている。この場合、電圧比較回路１１は、電源電圧Ｖ３が第２の基準電圧Ｖｒｅｆ２を下回っていないことを表す比較結果を、制御回路１２に出力する。制御回路１２は、電源電圧Ｖ３が第２の基準電圧Ｖｒｅｆ２を下回っていない場合、可変抵抗ＲＶ１の抵抗値をＲＨのまま変化させない。

ここで、電流Ｉ１がＩＬレベルからＩＨレベルに遷移したとする。そして、電源供給装置２０がこの電流変化に充分に追随できない場合、電源電圧Ｖ３は、一旦降下することになる。そこで、電圧比較回路１１は、電源電圧Ｖ３と第２の基準電圧Ｖｒｅｆ２との比較結果として、電源電圧Ｖ３が第２の基準電圧Ｖｒｅｆ２より下回っている程度を表すノイズレベルを、制御回路１２に出力する。そして、制御回路１２は、電圧比較回路１１から出力されるノイズレベルに基づいて、図４に示すように、可変抵抗ＲＶ１を制御する制御電圧Ｖ４を発生させる。これにより、可変抵抗ＲＶ１の抵抗値は、ＲＨから、より小さいＲＬに変化する。その結果、電源電圧Ｖ３は、Ｉ１×（ＲＨ−ＲＬ）分上昇することになる。

ここで、半導体集積回路１０内に電圧比較回路１１および制御回路１２が無い場合は、図８に示したように、電源電圧Ｖ３は、電源供給装置２０による制御が完了するまで大きな電圧降下を起こす。

これに対して、半導体集積回路１０が電圧比較回路１１および制御回路１２を有する場合、電源電圧Ｖ３は、Ｉ１×（ＲＨ−ＲＬ）分上昇する。これにより、図５に示すように、電源電圧Ｖ３の電圧降下が、図８に比べて低減される。

このような制御回路１２による制御は、半導体集積回路１０内における制御であるため、外部の電源供給装置２０による電源電圧の制御よりも早い時点での制御が可能である。つまり、電流Ｉ１の急峻な変化により一旦降下した電源電圧Ｖ３は、制御回路１２の制御により一時的に上昇し、最終的には、電源供給装置２０の制御により、第１の基準電圧Ｖｒｅｆ１に制御される。

以上で、半導体システム１の動作の説明を終了する。

次に、本発明の実施の形態の効果について述べる。

本実施の形態の半導体システムは、半導体集積回路の内部の急峻な電圧ノイズを低減することができる。

その理由について説明する。本実施の形態では、半導体集積回路には、出力電圧のフィードバックを用いて第１の基準電圧に基づき出力電圧を制御する電源供給装置から電源電圧が供給される。そして、半導体集積回路の内部において、電圧比較回路が、内部の電源電圧および第２の基準電圧を比較する。そして、半導体集積回路の内部において、制御回路が、電圧比較回路による比較結果に基づいて電源電圧を制御するからである。

このように、本実施の形態は、半導体集積回路の内部で、電圧比較回路により電源電圧に発生するノイズレベルを検出する。そして、外部の電源供給装置では充分に追随できないほどのノイズが発生した場合には、半導体集積回路の内部の制御回路が、ノイズレベルに応じて電源電圧を高めるよう制御する。例えば、制御回路が可変抵抗によって構成される場合、制御回路は、ノイズレベルが大きいほど可変抵抗の抵抗値を小さくするよう制御する。これにより、本実施の形態では、急峻な電圧ノイズに対し、半導体集積回路の外部に接続された電源供給装置による第１の基準電圧への制御よりも小さな反応時間で、一時的に電源電圧を高めることができ、電圧ノイズを低減する。

なお、本発明の実施の形態において、第２の基準電圧は、第１の基準電圧に対して、電源供給装置による制御で対応可能なノイズレベルより低い値が設定されることが望ましい。これにより、本実施の形態は、半導体集積回路の内部の電源電圧が降下しても、第２の基準電圧までは降下していない場合は、制御回路による制御を行わない。この場合、半導体集積回路の内部の電源電圧が、電源供給装置により第１の基準電圧に制御されるまでの反応時間は、充分に迅速であることが期待されるからである。一方、本実施の形態は、半導体集積回路の内部の電源電圧が第２の基準電圧よりも降下した場合、制御回路による制御を行うことで、電源供給装置による第１の基準電圧への制御よりも小さな反応時間で、一時的に電源電圧を高めることができる。

また、本発明の実施の形態において、電源供給装置が、ＤＣ／ＤＣコンバータよって構成される例について説明したが、これに限られない。また、本発明の実施の形態において、制御回路が、可変抵抗によって構成される例について説明したが、これに限られない。

また、本発明は、上述した実施の形態に限定されず、様々な態様で実施されることが可能である。

最後に、本発明の実施の形態の最小構成について説明する。本発明の実施の形態の最小構成は、図１０に示すように、半導体集積回路１００によって構成される。図１０において、半導体集積回路１００は、電圧比較回路１０１と、制御回路１０２とを含む。

電圧比較回路１０１は、出力電圧のフィードバックを用いて第１の基準電圧に基づき出力電圧を制御する電源供給装置から供給される電源電圧Ｖ３および第２の基準電圧Ｖｒｅｆ２を比較する。第２の基準電圧Ｖｒｅｆ２は、第１の基準電圧より低い値に設定される。

制御回路１０２は、電圧比較回路１０１による比較結果に基づいて電源電圧を制御する。

このように構成された半導体集積回路１００は、次のように動作する。すなわち、電圧比較回路１０１は、電源電圧Ｖ３および第２の基準電圧Ｖｒｅｆ２を比較し、比較結果を制御回路１０２に入力する。制御回路１０２は、入力される比較結果に基づいて、電源電圧Ｖ３を制御する。

これにより、本発明の実施の形態の最小構成である半導体集積回路１００は、半導体集積回路の内部において、急峻な電圧ノイズを低減することができる。

１半導体システム
１０、１００半導体集積回路
２０電源供給装置
１１、１０１電圧比較回路
１２、１０２制御回路

Claims

出力電圧のフィードバックを用いて第１の基準電圧に基づき前記出力電圧を制御する電源供給装置の前記出力電圧を利用して負荷に供給される電源電圧と、前記第１の基準電圧より低い値に設定された第２の基準電圧とを比較する電圧比較回路と、
前記電源供給装置から前記負荷に至る導通経路に介設された可変抵抗を備え前記電圧比較回路による比較結果に応じて前記可変抵抗の抵抗値を可変することにより前記電源電圧を制御する制御回路と、
を備えた半導体集積回路。
前記制御回路は、前記電源電圧が前記第２の基準電圧を下回った程度を表すノイズレベルに応じて、前記電源電圧を上昇させることを特徴とする請求項１に記載の半導体集積回路。
請求項１または請求項２に記載の半導体集積回路と、
前記電源供給装置と、
を備えた半導体システム。
半導体集積回路において、出力電圧のフィードバックを用いて第１の基準電圧に基づき前記出力電圧を制御する電源供給装置の前記出力電圧を利用して負荷に供給される電源電圧と、前記第１の基準電圧より低い値に設定された第２の基準電圧とを比較し、前記電源供給装置から前記負荷に至る導通経路に介設された可変抵抗の抵抗値を前記比較の結果に応じて可変することによって前記電源電圧を制御する方法。