KR20090028193A

KR20090028193A - 전압강하 측정회로, 이를 포함하는 반도체 장치, 시스템 및반도체 장치의 전압강하 측정방법

Info

Publication number: KR20090028193A
Application number: KR1020070093609A
Authority: KR
Inventors: 이천오; 김남현; 최동철
Original assignee: 삼성전자주식회사
Priority date: 2007-09-14
Filing date: 2007-09-14
Publication date: 2009-03-18
Also published as: US20090072810A1

Abstract

반도체 장치에서, 파워 라인의 저항 성분에 기인하는 전원전압의 전압강하를 측정할 수 있는 전압강하 측정회로가 개시된다. 전압강하 측정회로는 센싱회로 및 전압강하 검출회로를 포함한다. 센싱회로는 파워 라인의 저항 성분에 기인하여 발생하는 전압강하를 감지하고 센싱전압을 발생시킨다. 전압강하 검출회로는 파워 패드에 인접하고, 기준전압을 발생시키고, 센싱전압과 기준전압을 비교하여 전압강하를 검출하고 검출신호를 발생시킨다. 따라서, 전압강하 측정회로를 구비한 반도체 장치 및 시스템은 반도체 장치에 공급되는 전원전압을 적응적으로 조절할 수 있다.

Description

전압강하 측정회로, 이를 포함하는 반도체 장치, 시스템 및 반도체 장치의 전압강하 측정방법{CIRCUIT FOR MEASURING VOLTAGE DROP, SEMICONDUCTOR DEVICE AND SYSTEM HAVING THE SAME, AND METHOD OF MEASURING THE VOLTAGE DROP}

본 발명은 반도체 장치에 관한 것으로, 특히 전압강하 측정회로를 포함하는 반도체 장치, 시스템 및 반도체 장치의 전압강하 측정방법에 관한 것이다.

반도체 장치를 동작시키기 위해 반도체 장치에는 전원전압이 공급된다. 반도체 장치, 특히 마이크로 컨트롤러를 포함하는 반도체 집적회로인 시스템 온 칩(system on chip; SOC)은 내부에 다양한 클럭들을 사용하므로 전원전압의 안정적인 제어는 필수적이다. 반도체 장치의 기능블록들에 공급되는 전원전압은 반도체 장치 내에 배치된 기능블록들의 위치에 따라 조금씩 다를 수 있다. 이것은 전원전압이 수신되는 파워 패드로부터 기능블록들이 위치하는 영역에 이르는 라인에 의한 전압강하 때문이다. 전원전압을 파워 패드로부터 기능블록이 위치한 영역까지 전달하는 라인은 금속라인으로서 저항을 가지므로 전압강하가 발생한다.

전원전압의 전압강하가 발생하면 전원전압의 하부 한계전압(lower limit voltage) 마진이 줄어들게 된다. 예를 들어, 전원전압(VDD)이 1.2V이고 오차가 10% 이고 최소 동작전압이 0.9V일 때, 하부 한계전압 마진은 0.18V(1.08V - 0.9V)이다. 그런데, 전원전압의 전압강하가 발생하면, 전원전압의 하부 한계전압 마진은 0.18V보다 감소한다.

종래에는 전원전압의 하부 한계전압 마진이 감소하는 것을 방지하기 위해 파워 패드로부터 수신되는 전원전압의 값을 높은 전압으로 고정하였다. 그러나, 단순히 전원전압을 높여 전원전압의 하부 한계전압 마진이 감소하는 것을 방지하는 것은 전력소모가 증가할 수 있으며, 기능블록들에 노이즈가 발생할 수 있다. 또한, 이 방법은 공정변화 등 반도체 장치 주위의 환경 변화에 대응하지 못한다.

본 발명의 목적은 파워 라인의 저항에 기인하는 전원전압의 전압강하를 정확하게 측정(measure)할 수 있는 전압강하 측정회로를 제공하는 것이다.

본 발명의 다른 목적은 상기 전압강하 측정회로를 포함하는 반도체 장치를 제공하는 것이다.

본 발명의 또 다른 목적은 파워 라인의 저항에 기인하는 전원전압의 전압강하를 정확하게 측정하고, 반도체 장치에 공급되는 전원전압을 적응적으로(adaptively) 조절할 수 있는 시스템을 제공하는 것이다.

본 발명의 또 다른 목적은 파워 라인의 저항에 기인하는 전원전압의 전압강하를 정확하게 측정할 수 있는 반도체 장치의 전압강하 측정방법을 제공하는 것이다.

상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 전압강하 측정회로는 센싱회로 및 전압강하 검출회로를 포함한다.

센싱회로는 파워 라인의 저항 성분에 기인하여 발생하는 전압강하를 감지하고 센싱전압을 발생시킨다. 전압강하 검출회로는 파워 패드에 인접하고, 기준전압을 발생시키고, 상기 센싱전압과 상기 기준전압을 비교하여 상기 전압강하를 검출하고 검출신호를 발생시킨다.

본 발명의 하나의 실시예에 의하면, 상기 전압강하 검출회로는 상기 파워 패 드 상에 형성될 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 전압강하는 상기 전압강하 검출회로에 공급되는 제 1 전원전압과 상기 센싱회로에 공급되는 제 2 전원전압 사이의 차이에 대응하는 전압일 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 전압강하 검출회로는 기준전압 발생 회로 및 비교회로를 포함할 수 있다.

기준전압 발생 회로는 상기 제 1 전원전압과 접지전압 사이에 결합되고 상기 기준전압을 발생시킨다. 비교회로는 상기 센싱전압과 상기 기준전압을 비교하여 상기 검출신호를 발생시킨다.

본 발명의 하나의 실시예에 의하면, 상기 기준전압 발생회로는 제 1 저항 및 제 2 저항을 포함할 수 있다.

제 1 저항은 상기 제 1 전원전압이 인가되는 제 1 단자와 상기 비교회로의 제 1 입력단자에 결합된 제 2 단자를 갖는다. 제 2 저항은 상기 비교회로의 상기 제 1 입력단자에 결합된 제 1 단자와 상기 접지전압이 인가되는 제 2 단자를 갖는다.

본 발명의 하나의 실시예에 의하면, 상기 센싱 회로는 인버터로 구성될 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 센싱회로는 PMOS 트랜지스터 및 NMOS 트랜지스터를 포함할 수 있다.

PMOS 트랜지스터는 입력전압이 인가되는 게이트와 상기 제 2 전원전압이 인 가되는 소스와 출력 라인에 결합된 드레인을 갖는다. NMOS 트랜지스터는 상기 입력전압이 인가되는 게이트와 접지전압이 인가되는 소스와 상기 출력라인에 결합된 드레인을 갖는다.

본 발명의 하나의 실시예에 의하면, 상기 센싱회로는 반도체 집적회로 상에 매트릭스 형태로 배열되어 있고 복수의 센싱전압을 발생시키는 복수의 센서를 포함할 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 전압강하 검출회로는 기준전압 발생 회로, 제 1 선택회로, 제 2 선택회로 및 비교 회로를 포함할 수 있다.

기준전압 발생 회로는 상기 제 1 전원전압과 접지전압 사이에 결합되고 복수의 기준전압을 발생시킨다. 제 1 선택회로는 제 1 제어신호에 응답하여 상기 기준전압들 중에서 하나를 선택하여 제 1 입력신호를 발생시킨다. 제 2 선택회로는 제 2 제어신호에 응답하여 상기 센싱전압들 중에서 하나를 선택하여 제 2 입력신호를 발생시킨다. 비교 회로는 상기 제 1 입력신호와 상기 제 2 입력신호를 비교하여 상기 검출신호를 발생시킨다.

본 발명의 하나의 실시예에 의하면, 상기 제 1 선택회로는 제 1 스위치, 제 2 스위치, 제 3 스위치 및 제 4 스위치를 포함할 수 있다.

제 1 스위치는 상기 제 1 제어신호의 제 1 비트에 응답하여 제 1 기준전압을 상기 제 1 입력신호로서 출력한다. 제 2 스위치는 상기 제 1 제어신호의 제 2 비트에 응답하여 제 2 기준전압을 상기 제 1 입력신호로서 출력한다. 제 3 스위치는 상기 제 1 제어신호의 제 3 비트에 응답하여 제 3 기준전압을 상기 제 1 입력신호로 서 출력한다. 제 4 스위치는 상기 제 1 제어신호의 제 4 비트에 응답하여 제 4 기준전압을 상기 제 1 입력신호로서 출력한다.

본 발명의 하나의 실시예에 의하면, 상기 제 2 선택회로는 제 1 스위치, 제 2 스위치, 제 3 스위치 및 제 4 스위치를 포함할 수 있다.

제 1 스위치는 상기 제 2 제어신호의 제 1 비트에 응답하여 제 1 센싱전압을 상기 제 2 입력신호로서 출력한다. 제 2 스위치는 상기 제 2 제어신호의 제 2 비트에 응답하여 제 2 센싱전압을 상기 제 2 입력신호로서 출력한다. 제 3 스위치는 상기 제 2 제어신호의 제 3 비트에 응답하여 제 3 센싱전압을 상기 제 2 입력신호로서 출력한다. 제 4 스위치는 상기 제 2 제어신호의 제 4 비트에 응답하여 제 4 센싱전압을 상기 제 2 입력신호로서 출력한다.

본 발명의 하나의 실시형태에 따른 반도체 장치는 적어도 하나의 기능 블록, 센싱회로 및 전압강하 검출회로를 포함한다.

센싱회로는 파워 패드로부터 상기 기능 블록들 각각에 이르는 파워 라인의 저항 성분에 기인하여 발생하는 전압강하를 감지하고 센싱전압을 발생시킨다. 전압강하 검출회로는 상기 파워 패드에 인접하고, 기준전압을 발생시키고, 상기 센싱전압과 상기 기준전압을 비교하여 상기 전압강하를 검출하고 검출신호를 발생시킨다.

본 발명의 하나의 실시형태에 따른 시스템은 전력관리 회로 및 반도체 장치를 포함한다.

전력관리 회로는 제 1 제어신호 및 제 2 제어신호를 발생시키고, 전압강하 검출신호에 응답하여 외부 전원전압을 발생시킨다. 반도체 장치는 파워 패드를 통 해 상기 외부 전원전압을 수신하고, 상기 전압강하 검출신호를 발생시킨다.

상기 반도체 장치는 센싱회로 및 전압강하 검출회로를 포함한다.

센싱회로는 파워 라인의 저항 성분에 기인하여 발생하는 전압강하를 감지하고 센싱전압을 발생시킨다. 전압강하 검출회로는 상기 파워 패드에 인접하고, 기준전압을 발생시키고, 상기 제 1 제어신호 및 상기 제 2 제어신호에 응답하여 상기 센싱전압과 상기 기준전압을 비교하여 상기 전압강하를 검출하고 검출신호를 발생시킨다.

본 발명의 하나의 실시예에 의하면, 상기 제 1 전원전압은 상기 외부 전원전압과 거의 동일한 크기를 가질 수 있다.

본 발명의 하나의 실시형태에 따른 전압강하 측정방법은 파워 라인의 저항 성분에 기인하여 발생하는 전압강하를 감지하고 센싱전압을 발생시키는 단계, 파워 패드에 인접한 전압강하 검출회로를 사용하여 기준전압을 발생시키는 단계, 및 상기 센싱전압과 상기 기준전압을 비교하여 상기 전압강하를 검출하고 검출신호를 발생시키는 단계를 포함한다.

본 발명에 따르면, 전압강하 측정회로는 반도체 장치 내에 배열된 센서들을 사용하여 전압강하를 감지하고, 센싱전압과 기준전압을 비교하여 전압강하를 검출 한다. 또한, 본 발명에 따른 전압강하 측정회로에서는, 기준전압을 발생시키는 기준전압 발생회로를 포함하는 전압강하 검출회로는 파워 패드에 인접하거나 파워 패드 상에 형성된다. 따라서, 전압강하 측정회로는 파워 라인의 저항 성분에 기인하는 전원전압의 전압강하를 정확하게 측정(measure)할 수 있다. 따라서, 전압강하 측정회로를 구비한 반도체 장치 및 시스템은 반도체 장치에 공급되는 전원전압을 적응적으로(adaptively) 조절할 수 있고, 전원전압의 하부한계 마진을 증가시킬 수 있다. 또한, 본 발명에 따른 전압강하 측정회로는 반도체 장치의 집적회로 설계과정에서 칩 검증을 위한 디버깅(debugging)용으로 사용할 수 있다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나 의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.

도 1은 본 발명의 하나의 실시예에 따른 전압강하 측정회로를 포함하는 시스템 온 칩(100)의 구성을 나타내는 도면이다. 도 1에는, 설명의 편의상 마이크로 컨트롤러 및 기능블록들은 생략되고, 전원전압과 관련된 회로 부분만 도시되었다.

도 1을 참조하면, 시스템 온 칩(100)은 파워 패드(110), 센서들(VDS1~VDS12)로 구성된 센싱회로 및 전압강하 검출회로(120)를 포함한다. 도 1의 시스템 온 칩(100) 내에는 여러 가지 기능을 수행하는 기능 블록들이 존재하지만, 설명의 편의를 위해 이들 기능 블록들은 생략하였다.

파워 패드(110)는 외부 전원전압(VDD_EXT) 또는 외부 접지전압(VSS_EXT)을 수신하여 내부 회로에 공급한다. 센싱회로는 파워 라인의 저항 성분에 기인하여 발생하는 전압강하를 감지하고 센싱전압(VSEN1)을 발생시킨다. 예를 들면, 센서(VDS1)로부터 전압강하 검출회로(120)에 이르는 출력라인(101)은 하나의 파워 라 인이다. 전압강하 검출회로(120)는 파워 패드(110)에 인접하고, 기준전압을 발생시키고, 센싱전압(VSEN1)과 상기 기준전압을 비교하여 상기 전압강하를 검출하고 검출신호(VDET)를 발생시킨다. 센서들(VDS1~VDS12)은 시스템 온 칩(100) 내에 매트릭스 형태로 배열될 수 있다.

도 2는 도 1의 시스템 온 칩(100)에 포함된 전압강하 검출회로(120)의 하나의 예를 나타내는 회로도이다.

전압강하 검출회로(120)는 기준전압 발생 회로(121) 및 비교회로(122)를 포함한다.

기준전압 발생 회로(121)는 제 1 전원전압(VDD_PAD)과 접지전압(VSS) 사이에 결합되고 기준전압(VREF)을 발생시킨다. 비교회로(122)는 센싱전압(VSEN1)과 기준전압(VREF)을 비교하여 검출신호(VDET)를 발생시킨다.

기준전압 발생회로(121)는 제 1 저항(R1) 및 제 2 저항(R2)을 갖는다. 제 1 저항(R1)은 제 1 전원전압(VDD_PAD)이 인가되는 제 1 단자와 비교회로(122)의 제 1 입력단자에 결합된 제 2 단자를 갖는다. 제 2 저항(R2)은 비교회로(122)의 제 1 입력단자에 결합된 제 1 단자와 접지전압(VSS)이 인가되는 제 2 단자를 갖는다. 센싱전압(VSEN1)은 출력 라인(123)으로부터 비교회로(122)의 제 2 입력단자를 통해 수신된다. 도 2에 도시된 출력 라인(123)은 도 1에 도시된 출력라인(101)과 동일한 파워 라인이다.

도 3은 도 1의 시스템 온 칩(100)에서 전압강하 검출회로(120)에 공급되는 제 1 전원전압(VDD_PAD)과 센서들(VDS1~VDS12)에 공급되는 제 2 전원전압(VDD_SEN) 사이의 관계를 나타내는 도면이다.

도 3을 참조하면, 전원전압의 전압강하(VDROP)는 전압강하 검출회로(120)에 공급되는 제 1 전원전압(VDD_PAD)과 센서들을 포함하는 센싱회로에 공급되는 제 2 전원전압(VDD_SEN) 사이의 차이(VDD_PAD - VDD_SEN)에 대응하는 전압이다. 파워 패드로부터 센싱회로에 포함된 센서들(VDS1~VDS12) 각각에 이르는 거리가 서로 다르기 때문에, 센싱회로에 포함된 센서들 각각에 공급되는 전원전압의 크기는 서로 다를 수 있다.

도 4는 도 1의 시스템 온 칩(100)에 포함된 센서(VDS1)는 하나의 인버터의 구성을 가진다.

도 4를 참조하면, 인버터는 PMOS 트랜지스터(MP1) 및 NMOS 트랜지스터(MN1)를 포함한다. PMOS 트랜지스터(MP1)는 입력전압(IN)이 인가되는 게이트와 제 2 전원전압(VDD_SEN)이 인가되는 소스와 출력 라인(123)에 결합된 드레인을 갖는다. NMOS 트랜지스터(MN1)는 입력전압(IN)이 인가되는 게이트와 접지전압(VSS)이 인가되는 소스와 출력라인(123)에 결합된 드레인을 갖는다. 출력라인(123)에서 출력전압(OUT)이 출력되며, 출력전압(OUT)은 도 2에 도시된 비교회로(122)의 제 2 입력단자에 인가되는 센싱전압(VSEN1)과 같다.

도 5는 도 1의 시스템 온 칩(100)에 포함된 전압강하 검출회로(120)의 다른 하나의 예를 나타내는 회로도이다.

도 5를 참조하면, 전압강하 검출회로(120a)는 기준전압 발생 회로(124), 제 1 선택회로(125), 제 2 선택회로(126) 및 비교 회로(127)를 포함한다.

기준전압 발생 회로(124)는 제 1 전원전압(VDD_PAD)과 접지전압(VSS) 사이에 결합되고 기준전압들(VREF1, VREF2, VREF3, VREF4)을 발생시킨다. 제 1 선택회로(125)는 제 1 제어신호(VCON_REF)에 응답하여 기준전압들(VREF1, VREF2, VREF3, VREF4) 중에서 하나를 선택하여 제 1 입력신호(VCIN1)를 발생시킨다. 제 2 선택회로(126)는 제 2 제어신호(VCON_SEN)에 응답하여 센서들(VDS1~VDS12)이 출력하는 센싱전압들 중에서 하나를 선택하여 제 2 입력신호(VCIN2)를 발생시킨다. 비교 회로(127)는 제 1 입력신호(VCIN1)와 제 2 입력신호(VCIN2)를 비교하여 검출신호(VDET)를 발생시킨다. 기준전압 발생 회로(124)는 제 1 전원전압(VDD_PAD)과 접지전압(VSS) 사이에 직렬 연결된 저항들(R3, R4, R5, R6, R7)을 포함한다.

도 6은 도 5의 전압강하 검출회로(120a)에 포함된 제 1 선택회로(125)의 하나의 예를 나타내는 회로도이다.

도 6을 참도하면, 제 1 선택회로(125)는 제 1 스위치(SW1), 제 2 스위치(SW2), 제 3 스위치(SW3) 및 제 4 스위치(SW4)를 포함한다.

제 1 스위치(SW1)는 제 1 제어신호의 제 1 비트(VCON_REF<0>)에 응답하여 제 1 기준전압(VREF1)을 제 1 입력신호(VCIN1)로서 출력한다. 제 2 스위치(SW2)는 제 1 제어신호의 제 2 비트(VCON_REF<1>)에 응답하여 제 2 기준전압(VREF2)을 제 1 입력신호(VCIN1)로서 출력한다. 제 3 스위치(SW3)는 제 1 제어신호의 제 3 비트(VCON_REF<2>)에 응답하여 제 3 기준전압(VREF3)을 제 1 입력신호(VCIN1)로서 출력한다. 제 4 스위치(SW4)는 제 1 제어신호의 제 4 비트(VCON_REF<3>)에 응답하여 제 4 기준전압(VREF4)을 제 1 입력신호(VCIN1)로서 출력한다.

상기 제 1 내지 제 4 스위치는 각각 반도체 집적회로 내에서 전송 게이트(transmission gate)로 구현할 수 있다.

도 7은 도 5의 전압강하 검출회로(120a)에 포함된 제 2 선택회로(126)의 하나의 예를 나타내는 회로도이다.

도 7을 참조하면, 제 2 선택회로(126)는 제 5 스위치(SW5), 제 6 스위치(SW6), 제 7 스위치(SW7) 및 제 8 스위치(SW8)를 포함한다.

제 5 스위치(SW5)는 제 2 제어신호의 제 1 비트(VCON_SEN<0>)에 응답하여 제 1 센싱전압(VSEN1)을 제 2 입력신호(VCIN2)로서 출력한다. 제 6 스위치(SW6)는 제 2 제어신호의 제 2 비트(VCON_SEN<1>)에 응답하여 제 2 센싱전압(VSEN2)을 제 2 입력신호(VCIN2)로서 출력한다. 제 7 스위치(SW7)는 제 2 제어신호의 제 3 비트(VCON_SEN<2>)에 응답하여 제 3 센싱전압(VSEN3)을 제 2 입력신호(VCIN2)로서 출력한다. 제 8 스위치(SW8)는 제 2 제어신호의 제 4 비트(VCON_SEN<3>)에 응답하여 제 4 센싱전압(VSEN4)을 제 2 입력신호(VCIN2)로서 출력한다.

상기 제 5 내지 제 8 스위치는 각각 반도체 집적회로 내에서 전송 게이트(transmission gate)로 구현할 수 있다.

이하, 도 1 내지 도 7을 참조하여 본 발명의 실시예에 따른 전압강하 측정회로를 구비한 시스템 온 칩(SOC)(100)의 동작을 설명한다.

도 1을 참조하면, 외부 전원전압(VDD_EXT) 또는 외부 접지 전압(VSS_EXT)은 파워 패드(110)를 통해 시스템 온 칩(100)에 인가된다. 외부 전원전압(VDD_EXT)은 전력관리 회로(Power Management Unit; PMU)의 출력일 수 있다. 전압강하 검출회 로(120)는 파워 패드(110)에 인접해 있으므로, 전압강하 검출회로(120)에 공급되는 전원전압은 파워 패드(110)에 인가되는 제 1 전원전압(VDD_PAD)과 크기가 동일하다. 따라서, 전압강하 검출회로(120)에 공급되는 전원전압은 외부 전원전압(VDD_EXT)의 크기와 거의 동일한 크기를 갖는다.

상기한 바와 같이, 시스템 온 칩(100) 내에는 다양한 기능을 갖는 기능 블록들(미도시)이 배치되어 있다. 각 기능 블록에 제공되는 전원전압의 크기는 파워패드(110)로부터 각 기능 블록에 이르는 파워 라인의 저항 성분에 기인한 전압강하 때문에 파워패드(110)의 제 1 전원전압(VDD_PAD)의 크기와 차이가 생긴다. 각 기능 블록에 제공되는 전원전압의 크기는 제 1 전원전압(VDD_PAD)의 크기보다 작아지기 때문에 전원전압의 하부한계 마진이 감소하게 된다.

따라서, 도 1에 도시된 바와 같이 시스템 온 칩(100)은 센서들(VDS1~VDS12)로 구성된 센싱회로 및 전압강하 검출회로(120)를 갖는 전압강하 측정회로를 구비한다. 전압강하 측정회로는 시스템 온 칩(100) 내에 일정한 간격으로 분포된 센서들(VDS1~VDS12)에 의해 센싱전압들(VSEN)을 발생시키고, 전압강하 검출회로(120)에 의해 센싱전압들(VSEN)을 기준전압들과 비교하여 검출신호(VDET)를 발생시킨다.

도 2 및 도 5에 도시된 바와 같이, 비교전압들은 전압강하 검출회로(120)에 의해 제 1 전원전압(VDD_PAD)을 분배하여 발생된다. 예를 들면, 검출신호(VDET)는 전력관리 회로(PMU)에 제공되고, 전력관리 회로(PMU)는 검출신호(VDET)에 응답하여 외부 전원전압(VDD_EXT)의 크기를 조절하고, 조절된 외부 전원전압(VDD_EXT)을 시스템 온 칩(100)에 제공한다. 전원전압의 전압강하(VDROP)는 도 3에 도시된 바와 같이, 파워 패드(110) 상의 제 1 전원전압(VDD_PAD)과 센서들 각각에 공급되는 제 2 전원전압(VDD_SEN)과의 차 전압으로 나타낼 수 있다.

센서회로를 구성하는 각 센서들은 도 4에 도시된 바와 같이 하나의 인버터(VDS1)로 구현할 수 있다.

도 4를 참조하면, 입력전압(IN)이 로직 "로우" 상태일 때, PMOS 트랜지스터(MP1)가 온되고, NMOS 트랜지스터(MN1)는 오프된다. 이 때, 제 2 전원전압(VDD_SEN)이 출력 라인(123)을 통해 출력된다. 출력라인(123)을 통해 출력되는 출력전압(OUT)은 도 2에 도시된 비교회로(122)의 제 2 입력단자에 인가되는 센싱전압(VSEN1)과 같다.

도 2를 참조하면, 센싱전압(VSEN1)은 전압강하 검출회로(120)에 의해 발생된 기준전압(VREF)과 비교되어 검출신호(VDET)가 발생된다.

상기한 바와 같이, 검출신호(VDET)는 반도체 장치를 포함하는 시스템에서 전력관리 회로(PMU)에 제공되고, 전력관리 회로(PMU)는 검출신호(VDET)에 응답하여 외부 전원전압(VDD_EXT)의 크기를 조절하고, 조절된 외부 전원전압(VDD_EXT)을 시스템 온 칩(100)에 제공한다.

도 5는 센서들(VDS1~VDS12)로부터 센싱전압들(VSEN1, VSEN2, VSEN3, VSEN4)을 수신하고, 센싱전압들(VSEN1, VSEN2, VSEN3, VSEN4)을 다양한 전압 레벨을 갖는 기준전압들(VREF1, VREF2, VREF3, VREF4)과 비교하여 검출신호(VDET)를 발생시키는 전압강하 검출회로(120a)를 나타낸다.

도 5를 참조하면, 기준전압 발생 회로(124)에 의해 다양한 전압 레벨을 갖는 기준전압들(VREF1, VREF2, VREF3, VREF4)이 발생된다. 제 1 제어신호(VCON_REF)와 제 2 제어신호(VCON_SEN)는 각각 전력관리 회로(PMU)에 의해 제공되는 신호일 수 있다. 제 1 선택회로(125)는 제 1 제어신호(VCON_REF)에 응답하여 기준전압들(VREF1, VREF2, VREF3, VREF4) 중에서 하나를 선택하고, 제 2 선택회로(126)는 제 2 제어신호(VCON_SEN)에 응답하여 센서들(VDS1~VDS12)이 출력하는 센싱전압들 중에서 하나를 선택한다. 비교 회로(127)는 제 1 선택회로(125)의 출력신호와 제 2 선택회로(126)의 출력신호 비교하여 검출신호(VDET)를 발생시킨다.

제 2 선택회로(126)의 출력신호(VCIN2)의 크기가 제 1 선택회로(125)의 출력신호(VCIN1)의 크기보다 작으면, 검출신호(VDET)는 로직 "로우" 상태가 되고, 제 2 선택회로(126)의 출력신호(VCIN2)의 크기가 제 1 선택회로(125)의 출력신호(VCIN1)의 크기보다 크면, 검출신호(VDET)는 로직 "하이" 상태가 된다.

도 8은 전압강하 측정회로를 포함하는 시스템 온 칩에 전력을 공급하는 시스템(200)의 하나의 예를 나타내는 블록도이다.

도 8을 참조하면, 시스템(200)은 전력관리 회로(220) 및 SOC(210)을 포함한다. 전력관리 회로(220)는 제 1 제어신호(VCON_REF) 및 제 2 제어신호(VCON_SEN)를 발생시키고, 전압강하 검출신호(VDET)에 응답하여 외부 전원전압(VDD_EXT)을 발생시킨다. SOC(210)은 파워 패드를 통해 외부 전원전압(VDD_EXT)을 수신하고, 전압강하 검출신호(VDET)를 발생시킨다.

상기 SOC는 도 1에 도시된 SOC(100)의 구성을 가지며, 파워 패드(110), 센서들(VDS1~VDS12)로 구성된 센싱회로 및 전압강하 검출회로(120)를 포함한다.

파워 패드(110)는 외부 전원전압(VDD_EXT) 또는 외부 접지전압(VSS_EXT)을 수신하여 내부 회로에 공급한다. 센싱회로는 파워 라인의 저항 성분에 기인하여 발생하는 전압강하를 감지하고 센싱전압(VSEN1)을 발생시킨다. 전압강하 검출회로(120)는 파워 패드(110)에 인접하고, 기준전압을 발생시키고, 센싱전압(VSEN1)과 상기 기준전압을 비교하여 상기 전압강하를 검출하고 검출신호(VDET)를 발생시킨다. 센서들(VDS1~VDS12)은 시스템 온 칩(100) 내에 매트릭스 형태로 배열될 수 있다.

예를 들어, 검출신호(VDET)가 로직 "로우" 상태이면, 전력관리 회로(220)는 외부 전원전압(VDD_EXT)의 값을 증가시켜 출력하고, 검출신호(VDET)가 로직 "하이" 상태이면, 전력관리 회로(220)는 외부 전원전압(VDD_EXT)의 값을 감소시켜 출력한다.

이와 같이, 본 발명에 따른 전압강하 측정회로를 구비한 시스템 온 칩 및 시스템은 반도체 장치에 공급되는 전원전압을 적응적으로 조절할 수 있다. 예를 들어, 각 기능 블록에 이르는 파워 라인의 저항 성분에 기인하여 각 기능블록에 제공되는 전원전압이 소정의 값보다 낮아지면, 시스템 온칩 내에 있는 전압강하 검출회로는 로직 "로우" 상태를 갖는 검출신호(VDET)를 발생시킨다. 전력관리 회로(220)는 로직 "로우" 상태인 검출신호(VDET)에 응답하여 외부 전원전압(VDD_EXT)을 높여 다시 시스템 온칩에 제공한다. 반대로, 각 기능 블록에 이르는 파워 라인의 저항 성분에 기인하여 각 기능블록에 제공되는 전원전압이 소정의 값보다 커지면, 시스템 온칩(210) 내에 있는 전압강하 검출회로는 로직 "하이" 상태를 갖는 검출신 호(VDET)를 발생시킨다. 전력관리 회로(220)는 로직 "하이" 상태인 검출신호(VDET)에 응답하여 외부 전원전압(VDD_EXT)을 낮추어 다시 시스템 온칩에 제공한다.

도 1에 도시된 본 발명에 따른 전압강하 측정회로를 포함하는 반도체 장치는 다음의 단계들을 포함하는 전압강하 측정방법에 의해 전원전압의 전압강하를 측정할 수 있다.

1) 센싱회로를 사용하여 파워 패드로부터의 거리에 기인하여 발생하는 전압강하를 감지하고 센싱전압을 발생시킨다.

2) 파워 패드에 인접한 전압강하 검출회로를 사용하여 기준전압을 발생시킨다.

3) 전압강하 검출회로를 사용하여 상기 센싱전압과 상기 기준전압을 비교하여 상기 전압강하를 검출하고 검출신호를 발생시킨다.

상기 검출신호를 발생시키는 단계는 전력관리 회로에서 제공되는 제어신호에 응답하여 수행될 수 있다.

상기에서는 시스템 온 칩(SOC)의 전원전압의 전압강하를 측정하는 회로 및 방법에 대해 기술하였지만, 본 발명은 외부에서 전원전압을 공급받는 반도체 집적회로 및 시스템에 적용할 수 있다.

본 발명에 따른 전원전압의 전압강하 측정회로 및 이를 포함하는 반도체 장치는 외부로부터 전원을 공급받는 반도체 장치, 특히 마이크로 컨트롤러를 포함하는 시스템 온 칩(SOC)에 적용이 가능하다. 본 발명에 따른 전압강하 측정회로는 파 워 라인의 저항 성분에 기인하는 전압강하를 정확히 검출할 수 있으며, 반도체 장치에 공급되는 전원전압을 적응적으로 조절할 수 있다. 또한, 본 발명에 따른 전압강하 측정회로는 반도체 장치의 집적회로 설계과정에서 칩 검증을 위한 디버깅(debugging)용으로 사용할 수 있다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1은 본 발명의 하나의 실시예에 따른 전압강하 측정회로를 포함하는 시스템 온 칩의 구성을 나타내는 도면이다.

도 2는 도 1의 시스템 온 칩에 포함된 전압강하 검출회로의 하나의 예를 나타내는 회로도이다.

도 3은 도 1의 시스템 온 칩에서 전압강하 검출회로에 공급되는 제 1 전원전압과 센서들에 공급되는 제 2 전원전압 사이의 관계를 나타내는 도면이다.

도 4는 도 1의 시스템 온 칩에 포함된 센서를 상세히 나타낸 회로도이다.

도 5는 도 1의 시스템 온 칩에 포함된 전압강하 검출회로의 다른 하나의 예를 나타내는 회로도이다.

도 6은 도 5의 전압강하 검출회로에 포함된 제 1 선택회로의 하나의 예를 나타내는 회로도이다.

도 7은 도 5의 전압강하 검출회로에 포함된 제 2 선택회로의 하나의 예를 나타내는 회로도이다.

도 8은 전압강하 측정회로를 포함하는 시스템 온 칩에 전력을 공급하는 시스템의 하나의 예를 나타내는 블록도이다.

<도면의 주요부분에 대한 부호의 설명>

100, 210 : 시스템 온 칩(SOC) 101, 123 : 센서 출력라인

110 : 파워 패드 120, 120a : 전압강하 검출회로

121, 124 : 기준전압 발생 회로 122, 127 : 비교회로

125, 126 : 선택회로 200 : 시스템

220 : 전력관리 회로 VDS1 ~ VDS12 : 센서

Claims

파워 라인의 저항성분에 기인하여 발생하는 전압강하를 감지하고 센싱전압을 발생시키는 센싱회로; 및

파워 패드에 인접하고, 기준전압을 발생시키고, 상기 센싱전압과 상기 기준전압을 비교하여 상기 전압강하를 검출하고 검출신호를 발생시키는 전압강하 검출회로를 포함하는 전압강하 측정회로.
제 1 항에 있어서, 상기 전압강하 검출회로는

상기 파워 패드 상에 형성되는 것을 특징으로 하는 전압강하 측정회로.
제 1 항에 있어서,

상기 전압강하는 상기 전압강하 검출회로에 공급되는 제 1 전원전압과 상기 센싱회로에 공급되는 제 2 전원전압 사이의 차이에 대응하는 전압인 것을 특징으로 하는 전압강하 측정회로.
제 3 항에 있어서, 상기 전압강하 검출회로는

상기 제 1 전원전압과 접지전압 사이에 결합되고 상기 기준전압을 발생시키는 기준전압 발생 회로; 및

상기 센싱전압과 상기 기준전압을 비교하여 상기 검출신호를 발생시키는 비 교회로를 포함하는 것을 특징으로 하는 전압강하 측정회로.
제 4 항에 있어서, 상기 기준전압 발생회로는

상기 제 1 전원전압이 인가되는 제 1 단자와 상기 비교회로의 제 1 입력단자에 결합된 제 2 단자를 갖는 상기 제 1 저항; 및

상기 비교회로의 상기 제 1 입력단자에 결합된 제 1 단자와 상기 접지전압이 인가되는 제 2 단자를 갖는 제 2 저항을 포함하는 것을 특징으로 하는 전압강하 측정회로.
제 3 항에 있어서, 상기 센싱회로는

인버터로 구성된 것을 특징으로 하는 전압강하 측정회로.
제 3 항에 있어서, 상기 센싱회로는

입력전압이 인가되는 게이트와 상기 제 2 전원전압이 인가되는 소스와 출력 라인에 결합된 드레인을 갖는 PMOS 트랜지스터; 및

상기 입력전압이 인가되는 게이트와 접지전압이 인가되는 소스와 상기 출력라인에 결합된 드레인을 갖는 NMOS 트랜지스터를 포함하는 전압강하 측정회로.
제 1 항에 있어서, 상기 센싱회로는

반도체 집적회로 상에 매트릭스 형태로 배열되어 있고 복수의 센싱전압을 발 생시키는 복수의 센서를 포함하는 것을 특징으로 하는 전압강하 측정회로.
제 8 항에 있어서, 상기 전압강하 검출회로는

상기 제 1 전원전압과 접지전압 사이에 결합되고 복수의 기준전압을 발생시키는 기준전압 발생 회로;

제 1 제어신호에 응답하여 상기 기준전압들 중에서 하나를 선택하여 제 1 입력신호를 발생시키는 제 1 선택회로;

제 2 제어신호에 응답하여 상기 센싱전압들 중에서 하나를 선택하여 제 2 입력신호를 발생시키는 제 2 선택회로; 및

상기 제 1 입력신호와 상기 제 2 입력신호를 비교하여 상기 검출신호를 발생시키는 비교 회로를 포함하는 것을 특징으로 하는 전압강하 측정회로.
제 9 항에 있어서, 상기 제 1 선택회로는

상기 제 1 제어신호의 제 1 비트에 응답하여 제 1 기준전압을 상기 제 1 입력신호로서 출력하는 제 1 스위치;

상기 제 1 제어신호의 제 2 비트에 응답하여 제 2 기준전압을 상기 제 1 입력신호로서 출력하는 제 2 스위치;

상기 제 1 제어신호의 제 3 비트에 응답하여 제 3 기준전압을 상기 제 1 입력신호로서 출력하는 제 3 스위치; 및

상기 제 1 제어신호의 제 4 비트에 응답하여 제 4 기준전압을 상기 제 1 입 력신호로서 출력하는 제 4 스위치를 포함하는 것을 특징으로 하는 전압강하 측정회로.
제 9 항에 있어서, 상기 제 2 선택회로는

상기 제 2 제어신호의 제 1 비트에 응답하여 제 1 센싱전압을 상기 제 2 입력신호로서 출력하는 제 1 스위치;

상기 제 2 제어신호의 제 2 비트에 응답하여 제 2 센싱전압을 상기 제 2 입력신호로서 출력하는 제 2 스위치;

상기 제 2 제어신호의 제 3 비트에 응답하여 제 3 센싱전압을 상기 제 2 입력신호로서 출력하는 제 3 스위치; 및

상기 제 2 제어신호의 제 4 비트에 응답하여 제 4 센싱전압을 상기 제 2 입력신호로서 출력하는 제 4 스위치를 포함하는 것을 특징으로 하는 전압강하 측정회로.
적어도 하나의 기능 블록;

파워 패드로부터 상기 기능 블록들 각각에 이르는 파워 라인의 저항 성분에 기인하여 발생하는 전압강하를 감지하고 센싱전압을 발생시키는 센싱회로; 및

상기 파워 패드에 인접하고, 기준전압을 발생시키고, 상기 센싱전압과 상기 기준전압을 비교하여 상기 전압강하를 검출하고 검출신호를 발생시키는 전압강하 검출회로를 포함하는 반도체 장치.
제 12 항에 있어서, 상기 전압강하 검출회로는

상기 파워 패드 상에 형성되는 것을 특징으로 하는 반도체 장치.
제 12 항에 있어서,

상기 전압강하는 상기 전압강하 검출회로에 공급되는 제 1 전원전압과 상기 센싱회로에 공급되는 제 2 전원전압 사이의 차이에 대응하는 전압인 것을 특징으로 하는 반도체 장치.
제 12 항에 있어서, 상기 센싱 회로는

인버터로 구성된 것을 특징으로 하는 반도체 장치.
제 12 항에 있어서, 상기 센싱 회로는

매트릭스 형태로 배열되어 있고 복수의 센싱전압을 발생시키는 복수의 센서를 포함하는 것을 특징으로 하는 반도체 장치.
제 14 항에 있어서, 상기 전압강하 검출회로는

상기 제 1 전원전압과 접지전압 사이에 결합되고 복수의 기준전압을 발생시키는 기준전압 발생 회로;

상기 제 1 제어신호에 응답하여 상기 기준전압들 중에서 하나를 선택하여 제 1 입력신호를 발생시키는 제 1 선택회로;

상기 제 2 제어신호에 응답하여 상기 센싱전압들 중에서 하나를 선택하여 제 2 입력신호를 발생시키는 제 2 선택회로; 및

상기 제 1 입력신호와 상기 제 2 입력신호를 비교하여 상기 검출신호를 발생시키는 비교 회로를 포함하는 것을 특징으로 하는 반도체 장치.
제 12 항에 있어서,

상기 반도체 장치는 시스템 온 칩인 것을 특징으로 하는 반도체 장치.
제 1 제어신호 및 제 2 제어신호를 발생시키고, 전압강하 검출신호에 응답하여 외부 전원전압을 발생시키는 전력관리 회로; 및

파워 패드를 통해 상기 외부 전원전압을 수신하고, 상기 전압강하 검출신호를 발생시키는 반도체 장치를 포함하고, 상기 반도체 장치는

파워 라인의 저항 성분에 기인하여 발생하는 전압강하를 감지하고 센싱전압을 발생시키는 센싱회로; 및

상기 파워 패드에 인접하고, 기준전압을 발생시키고, 상기 제 1 제어신호 및 상기 제 2 제어신호에 응답하여 상기 센싱전압과 상기 기준전압을 비교하여 상기 전압강하를 검출하고 검출신호를 발생시키는 전압강하 검출회로를 포함하는 시스템.
제 19 항에 있어서,

상기 전압강하는 상기 전압강하 검출회로에 공급되는 제 1 전원전압과 상기 센싱회로에 공급되는 제 2 전원전압 사이의 차이에 대응하는 전압인 것을 특징으로 하는 시스템.
제 20항에 있어서,

상기 제 1 전원전압은 상기 외부 전원전압과 거의 동일한 크기를 갖는 것을 특징으로 하는 시스템.
제 20항에 있어서, 상기 센싱 회로는

상기 반도체 잔치 상에 매트릭스 형태로 배열되어 있고 복수의 센싱전압을 발생시키는 복수의 센서를 포함하는 것을 특징으로 시스템.
제 22 항에 있어서, 상기 전압강하 검출회로는

상기 제 1 전원전압과 접지전압 사이에 결합되고 복수의 기준전압을 발생시키는 기준전압 발생 회로;

상기 제 1 제어신호에 응답하여 상기 기준전압들 중에서 하나를 선택하여 제 1 입력신호를 발생시키는 제 1 선택회로;

상기 제 2 제어신호에 응답하여 상기 센싱전압들 중에서 하나를 선택하여 제 2 입력신호를 발생시키는 제 2 선택회로; 및

상기 제 1 입력신호와 상기 제 2 입력신호를 비교하여 상기 검출신호를 발생시키는 비교 회로를 포함하는 것을 특징으로 하는 시스템.
센싱회로를 사용하여 파워 라인의 저항 성분에 기인하여 발생하는 전압강하를 감지하고 센싱전압을 발생시키는 단계;

파워 패드에 인접한 전압강하 검출회로를 사용하여 기준전압을 발생시키는 단계; 및

상기 전압강하 검출회로를 사용하여 상기 센싱전압과 상기 기준전압을 비교하여 상기 전압강하를 검출하고 검출신호를 발생시키는 단계를 포함하는 전압강하 측정방법.