JP5693546B2 - 集積回路への電力供給方法、システム及びそれに使用される集積回路 - Google Patents
集積回路への電力供給方法、システム及びそれに使用される集積回路 Download PDFInfo
- Publication number
- JP5693546B2 JP5693546B2 JP2012248758A JP2012248758A JP5693546B2 JP 5693546 B2 JP5693546 B2 JP 5693546B2 JP 2012248758 A JP2012248758 A JP 2012248758A JP 2012248758 A JP2012248758 A JP 2012248758A JP 5693546 B2 JP5693546 B2 JP 5693546B2
- Authority
- JP
- Japan
- Prior art keywords
- power input
- voltage
- logic circuit
- power supply
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 238000005259 measurement Methods 0.000 claims description 37
- 230000001105 regulatory effect Effects 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 9
- 239000004020 conductor Substances 0.000 description 7
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Voltage And Current In General (AREA)
- Power Sources (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
集積回路に供給されている電圧を測定するステップと、
測定した電圧と基準電圧との差を可能な限り小さく維持するためにこの電圧を調節するステップと、を含む。
組立パッケージ内にチップを備え、前記チップは複数の論理回路を有し、各論理回路は所定の最大動作電圧を超えない電源電圧で動作するようにされた少なくとも一つの電力入力を有する集積回路への電力供給方法において、前記論理回路の選択された1つの論理回路の電力入力において、次の条件(i)(ii)にしたがって第1の電源電圧を決定するステップ、
(i)前記論理回路の1つにおける電力入力において前記チップ内に位置する計測点で第2の電源電圧を直接測定すること、および
(ii)前記計測点と前記選択された1つの論理回路の電源入力間の電圧降下、並びに、
前記第1の電源電圧を、前記第1の電源電圧が前記論理回路の前記選択された1つにおける所定の最大動作電圧に調節されるような値を有する基準電圧に調節するステップ、
を備えた方法を提供する。
各ボンディングワイヤは一端がパッケージリード8に接続され、他端がボンディングパッド12に接続される。
Claims (15)
- 組立パッケージ内にチップを備え、前記チップは複数の論理回路を有し、各論理回路は所定の最大動作電圧を超えない電源電圧で動作するようにされた少なくとも一つの電力入力を有する集積回路への電力供給方法において、前記方法は、
前記論理回路の選択された1つの論理回路の電力入力において、次の条件(i)(ii)にしたがって第1の電源電圧を決定するステップ、
(i)前記論理回路の1つにおける電力入力において前記チップ内に位置する計測点で第2の電源電圧を直接測定すること、および
(ii)前記計測点と前記選択された1つの論理回路の電源入力間の電圧降下、並びに、
前記第1の電源電圧を、前記第1の電源電圧が前記論理回路の前記選択された1つにおける所定の最大動作電圧に調節されるような値を有する基準電圧に調節するステップ、
を備え、
前記計測点は、前記集積回路の少なくとも一つの電力入力リードの電圧が上昇した場合に最初に損傷を受けることが知られている論理回路の電力入力にあることを特徴とする方法。 - 前記計測点は、前記チップ内で得られる最大電源電圧を供給されることが知られている論理回路の電力入力にあることを特徴とする請求項1に記載の方法。
- 前記基準電圧は、集積回路の少なくとも一つの電力入力リードで電圧が上昇した場合に最初に損傷を受けることが知られている、前記論理回路中の第2の論理回路の所定の最大動作電圧から前記選択された1つの論理回路と第2の論理回路のそれぞれの間の電圧降下に相当するマージン電圧を引いた値を有することを特徴とする請求項1に記載の方法。
- 組立パッケージ内にチップを備え、前記チップは複数の論理回路を備え、各論理回路は所定の最大動作電圧を超えない電源電圧での動作のための少なくとも一つの電力入力を有し、パッケージは少なくとも一つの電力入力リードを備える集積回路と、
前記少なくとも一つの電力入力リードに電圧を供給する電源であって、基準電圧と前記選択された1つの論理回路の電力入力で決定される第1の電源電圧の差に基づいて供給電圧を調整できる電源と、
を備え、
前記第1の電源電圧を、
(i)前記論理回路の選択された1つにおける電力入力において、前記集積回路の前記チップ内に位置する計測点で直接測定される第2の電源電圧、および
(ii)前記計測点と前記選択された1つの論理回路の電源入力間の電圧降下、に基づいて決定し、
前記基準電圧は、第1の電源電圧が前記論理回路の前記選択された1つにおける所定の最大動作電圧に調節されるような値を有し、
前記少なくとも一つの入力リードの電源電圧が上昇した場合に最初に損傷を受けることが知られている前記論理回路の電力入力に計測点が配置されることを特徴とする電力供給システム。 - 組立パッケージ内にチップを備え、前記チップは複数の論理回路を備え、各論理回路は所定の最大動作電圧を超えない電源電圧での動作のための少なくとも一つの電力入力を有し、前記組立パッケージは外部回路基板に接続される複数のリードを備え、これらのリードの一つはチップ内の計測点で直接電圧を測定する計測リードであり、別のリードは電力入力リードであり、前記複数の論理回路の中で、電力入力リードで電圧が上昇した場合に最初に損傷を受けることが知られている論理回路の電力入力に計測点が位置している集積回路。
- 前記チップは電力入力パッドを備え、前記各論理回路の前記電力入力は前記電力入力パッドにそれぞれのトラックにより接続され、各トラックはインピーダンスを有し、前記計測点は、前記電力入力パッドに最低のインピーダンスを持つトラックにより接続された前記論理回路の電力入力に位置する、請求項4に記載のシステム。
- 前記チップは電力入力パッドを備え、前記各論理回路の前記電力入力は前記電力入力パッドにそれぞれのトラックにより接続され、各トラックは長さを有し、前記計測点は 前記電力入力パッドに最短の長さを持つトラックにより接続された前記論理回路の電力入力に位置する、請求項4に記載のシステム。
- 前記基準電圧と前記第1の電源電圧間の差を決定するコンパレータを備え、このコンパレータは前記集積回路の外に位置する、請求項4に記載のシステム。
- 前記計測点は、チップ内で利用できる最高の電源電圧が供給されることで知られる前記論理回路の電力入力に位置する、請求項4に記載のシステム。
- 前記チップは電力入力パッドを含み、各論理回路の電力入力は前記電力入力パッドにそれぞれのトラックにより接続され、各トラックはインピーダンスを有し、前記第1の電源電圧は前記論理回路の電力入力におけるものであり、前記電力入力は前記電力入力パッドに最低のインピーダンスを持つトラックにより接続された、請求項1に記載の方法。
- 前記チップは電力入力パッドを含み、各論理回路の電力入力は前記電力入力パッドにそれぞれのトラックにより接続され、各トラックは長さを有し、前記第1の電源電圧は前記論理回路の電力入力におけるものであり、前記電力入力は前記電力入力パッドに最短の長さを持つトラックにより接続された、請求項1に記載の方法。
- 前記チップは電力入力パッドを含み、各論理回路の電力入力は前記電力入力パッドにそれぞれのトラックにより接続され、各トラックはインピーダンスを有し、前記第2の論理回路の電力入力は、前記電力入力パッドに最低のインピーダンスを持つトラックにより接続された、請求項3に記載の方法。
- 前記チップは電力入力パッドを含み、各論理回路の電力入力は前記電力入力パッドにそれぞれのトラックにより接続され、各トラックは長さを有し、前記第2の論理回路の電力入力は、前記電力入力パッドに最短の長さを持つトラックにより接続された、請求項3に記載の方法。
- 前記基準電圧と、前記集積回路の外に位置するコンパレータを使用して前記第1の測定された電圧との間の差を決定することをさらに備えた、請求項3に記載の方法。
- 前記第2の論理回路の電力入力にはチップ内で利用できる最高の電源電圧が供給される、請求項3に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03300175.1 | 2003-10-22 | ||
EP03300175 | 2003-10-22 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006536202A Division JP5404999B2 (ja) | 2003-10-22 | 2004-10-18 | 集積回路への電力供給方法、システム及びそれに使用される集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013070071A JP2013070071A (ja) | 2013-04-18 |
JP5693546B2 true JP5693546B2 (ja) | 2015-04-01 |
Family
ID=34486506
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006536202A Expired - Lifetime JP5404999B2 (ja) | 2003-10-22 | 2004-10-18 | 集積回路への電力供給方法、システム及びそれに使用される集積回路 |
JP2012248758A Expired - Lifetime JP5693546B2 (ja) | 2003-10-22 | 2012-11-12 | 集積回路への電力供給方法、システム及びそれに使用される集積回路 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006536202A Expired - Lifetime JP5404999B2 (ja) | 2003-10-22 | 2004-10-18 | 集積回路への電力供給方法、システム及びそれに使用される集積回路 |
Country Status (8)
Country | Link |
---|---|
US (1) | US7446559B2 (ja) |
EP (1) | EP1678594B1 (ja) |
JP (2) | JP5404999B2 (ja) |
KR (1) | KR101063075B1 (ja) |
CN (1) | CN100414478C (ja) |
AT (1) | ATE408180T1 (ja) |
DE (1) | DE602004016544D1 (ja) |
WO (1) | WO2005041007A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080054724A1 (en) * | 2006-09-05 | 2008-03-06 | Eiichi Hosomi | Method and system for improved power distribution in a semiconductor device through use of multiple power supplies |
US7793125B2 (en) | 2007-01-10 | 2010-09-07 | International Business Machines Corporation | Method and apparatus for power throttling a processor in an information handling system |
KR100850209B1 (ko) | 2007-02-08 | 2008-08-04 | 삼성전자주식회사 | 전력을 효율적으로 관리할 수 있는 시스템 인 패키지반도체 장치 및 그에 따른 전력 관리 방법 |
KR20090028193A (ko) * | 2007-09-14 | 2009-03-18 | 삼성전자주식회사 | 전압강하 측정회로, 이를 포함하는 반도체 장치, 시스템 및반도체 장치의 전압강하 측정방법 |
JP2011211887A (ja) * | 2010-03-10 | 2011-10-20 | Denso Corp | 電圧制御システム |
US20130193590A1 (en) * | 2012-01-31 | 2013-08-01 | Elpida Memory, Inc. | Semiconductor device including voltage converter circuit, and method of making the semiconductor device |
CN103617966A (zh) * | 2013-11-27 | 2014-03-05 | 苏州贝克微电子有限公司 | 一种单片集成电路管芯的加热方法 |
JP6292325B1 (ja) * | 2017-01-20 | 2018-03-14 | 日本電気株式会社 | 半導体集積回路、半導体システムおよび方法 |
KR102665259B1 (ko) | 2017-02-01 | 2024-05-09 | 삼성전자주식회사 | 반도체 장치 및 반도체 장치의 테스트 방법 |
CN114281180A (zh) * | 2021-12-21 | 2022-04-05 | 海光信息技术股份有限公司 | 集成电路负荷调整方法及相关装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5467009A (en) * | 1994-05-16 | 1995-11-14 | Analog Devices, Inc. | Voltage regulator with multiple fixed plus user-selected outputs |
US5672997A (en) * | 1994-09-21 | 1997-09-30 | Intel Corporation | Method and apparatus for reducing the nominal operating voltage supplied to an integrated circuit |
EP0788685A4 (en) * | 1994-10-25 | 1998-01-21 | Intel Corp | METHOD AND APPARATUS FOR REGULATING THE VOLTAGE DELIVERED TO A SEMICONDUCTOR DEVICE |
JP3019918B2 (ja) * | 1996-08-12 | 2000-03-15 | 日本電気株式会社 | 半導体集積回路及びその電源供給回路 |
JP2001332699A (ja) * | 2000-05-25 | 2001-11-30 | Mitsubishi Electric Corp | 半導体集積装置および集積回路の電圧降下検出方法並びにその電圧降下補正方法 |
JP4057260B2 (ja) * | 2001-08-07 | 2008-03-05 | 株式会社日立製作所 | 電源回路、電源システム、および電子装置 |
JP2003124335A (ja) * | 2001-10-19 | 2003-04-25 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置およびそのレイアウト設計方法 |
CN2574078Y (zh) * | 2002-10-11 | 2003-09-17 | 深圳迈瑞生物医疗电子股份有限公司 | 数字控制多路电压源装置 |
-
2004
- 2004-10-18 DE DE602004016544T patent/DE602004016544D1/de not_active Expired - Lifetime
- 2004-10-18 CN CNB200480031133XA patent/CN100414478C/zh not_active Expired - Lifetime
- 2004-10-18 JP JP2006536202A patent/JP5404999B2/ja not_active Expired - Lifetime
- 2004-10-18 US US10/576,570 patent/US7446559B2/en active Active
- 2004-10-18 WO PCT/IB2004/003407 patent/WO2005041007A1/en active IP Right Grant
- 2004-10-18 AT AT04791715T patent/ATE408180T1/de not_active IP Right Cessation
- 2004-10-18 EP EP04791715A patent/EP1678594B1/en not_active Expired - Lifetime
- 2004-10-18 KR KR1020067007595A patent/KR101063075B1/ko active IP Right Grant
-
2012
- 2012-11-12 JP JP2012248758A patent/JP5693546B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE602004016544D1 (de) | 2008-10-23 |
JP5404999B2 (ja) | 2014-02-05 |
EP1678594B1 (en) | 2008-09-10 |
CN100414478C (zh) | 2008-08-27 |
KR20060101469A (ko) | 2006-09-25 |
JP2007514296A (ja) | 2007-05-31 |
US7446559B2 (en) | 2008-11-04 |
WO2005041007A1 (en) | 2005-05-06 |
US20070145986A1 (en) | 2007-06-28 |
CN1871574A (zh) | 2006-11-29 |
ATE408180T1 (de) | 2008-09-15 |
EP1678594A1 (en) | 2006-07-12 |
KR101063075B1 (ko) | 2011-09-07 |
JP2013070071A (ja) | 2013-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5693546B2 (ja) | 集積回路への電力供給方法、システム及びそれに使用される集積回路 | |
US20210223808A1 (en) | Intelligent voltage regulator | |
US10423179B2 (en) | Low drop out regulator compatible with type C USB standard | |
US8531851B2 (en) | Start-up circuit and method thereof | |
US7135842B2 (en) | Voltage regulator having improved IR drop | |
US9170591B2 (en) | Low drop-out regulator with a current control circuit | |
US7667442B2 (en) | Constant voltage power supply circuit and method of testing the same | |
US7541787B2 (en) | Transistor drive circuit, constant voltage circuit, and method thereof using a plurality of error amplifying circuits to effectively drive a power transistor | |
US8018200B2 (en) | Control apparatus and method of regulating power | |
US7126872B2 (en) | Semiconductor integrated circuit | |
KR20120127275A (ko) | 볼티지 레귤레이터 | |
KR102006023B1 (ko) | 반도체 소자 테스트 장비 | |
US10387690B2 (en) | Integrated power supply scheme for powering memory card host interface | |
JP4743938B2 (ja) | 半導体集積回路装置 | |
US6737910B2 (en) | Semiconductor integrated circuit with constant internal power supply voltage | |
US7956594B2 (en) | Device and method for compensating for voltage drops | |
KR20200036701A (ko) | 능동 저 전력 종단 | |
US8648500B1 (en) | Power supply regulation and optimization by multiple circuits sharing a single supply | |
KR20050027072A (ko) | 미약 전류로 와이어 오픈을 검출할 수 있는 반도체 장치및 전자 장치 | |
US7436161B2 (en) | Circuit and method for reducing the size and cost of switch mode power supplies | |
JP2007213323A (ja) | 定電流回路 | |
JP2016080623A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140328 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140630 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5693546 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |