JP5693546B2 - 集積回路への電力供給方法、システム及びそれに使用される集積回路 - Google Patents

集積回路への電力供給方法、システム及びそれに使用される集積回路 Download PDF

Info

Publication number
JP5693546B2
JP5693546B2 JP2012248758A JP2012248758A JP5693546B2 JP 5693546 B2 JP5693546 B2 JP 5693546B2 JP 2012248758 A JP2012248758 A JP 2012248758A JP 2012248758 A JP2012248758 A JP 2012248758A JP 5693546 B2 JP5693546 B2 JP 5693546B2
Authority
JP
Japan
Prior art keywords
power input
voltage
logic circuit
power supply
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2012248758A
Other languages
English (en)
Other versions
JP2013070071A (ja
Inventor
エマニュエル、アリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Technologies LLC
Original Assignee
Invensas LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Invensas LLC filed Critical Invensas LLC
Publication of JP2013070071A publication Critical patent/JP2013070071A/ja
Application granted granted Critical
Publication of JP5693546B2 publication Critical patent/JP5693546B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/14Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Power Sources (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は集積回路への電力供給方法およびシステムに関し、前記集積回路は組立パッケージ内にチップを有し、チップは、各々が所定の最大動作電圧を超えた電圧を受信しない電力入力端子を少なくとも1つ有する複数の論理回路を備える。
さらに正確に言えば、本発明は集積回路に電力を供給する方法に関し、
集積回路に供給されている電圧を測定するステップと、
測定した電圧と基準電圧との差を可能な限り小さく維持するためにこの電圧を調節するステップと、を含む。
本発明は、特に上述した方法が使用されるように特別に設計された集積回路にも関する。
より早く演算を実行する早い集積回路を設計するための公知の解決法は、早い論理回路で集積回路を作ることである。しかし、早い論理回路は通常の論理回路よりも大きい。従って、この解決法はサイズの大きくなった集積回路に帰結する。
もう一つの解決法は集積回路の電圧を上げることである。実際に、電圧が高くなると、集積回路は早くなる。
しかし、電圧は公称最大動作電圧を超えてはならない、超えた場合には確実に損傷を受けた集積回路に帰結するだろう。
集積回路に公称最大動作電圧にできるだけ近い電圧を供給するために、アクティブフィードバックを有する電力供給システムが使用される。
このようなシステムもまた“遠隔検知”回路として公知である。
典型的な従来のシステムによると、アクティブフィードバックは集積回路であり得る負荷に電力が送られることによる導体のインピーダンスによって起こる電圧降下を補償する電源に使用されている。電源は、負荷に送られた電圧を遠隔検知することによりこのような電圧降下を補償する回路を含んでもよい。通常、計測した電圧は電源の基準電圧と比較される。もし集積回路での電圧が基準電圧と異なった場合は、電源は検出された電圧が基準電圧と等しくなるまで出力電圧を上方か下方のどちらかに調整する。
実際問題として、集積回路の製造者によって定められた集積回路の公称最大動作電圧は典型的には集積回路の実際の最大動作電圧より動作マージン電圧の分低く、最大動作電圧は集積回路のトランジスタや論理が損傷するような電圧レベルを超えている。異なる動作条件での集積回路の連続動作をより良く保証するには、集積回路の製造者はチップ内での理論上の最小電圧降下及びチップの電気的接合部での理論上の最小電圧降下を考慮に入れて動作マージン電圧を選ぶ。動作マージン電圧の値は集積回路が動作し続ける最大電圧を見積もる検査機器の不正確さも考慮して選ばれる。
集積回路のチップ内での電圧降下はしばしば“オンチップ損失”と言われ、チップが作られた半導体材料の固有のインピーダンスによる電圧降下を含んでいる。オンチップ損失は、同じ集積回路の設計によって作られた半導体チップでもそれぞれ変わる。事実、特定の半導体チップの実際のオンチップ損失は動作マージン電圧を含んだ最高の条件のオンチップ損失よりはるかに大きくなり得て、このことは、もし実際のオンチップ損失が知られていたならば、このような半導体チップに供給する電圧を公称最大動作電圧を超えて増加できることを意味する。
集積回路のチップの電気的接合部での電圧降下はしばしば“パッケージ損失”と言われ、結合線のインピーダンス、パッケージリードのインピーダンス、結合線と半導体チップの間の接合部、結合線とパッケージリードの間の接合部及びパッケージのリードとプリント基板との間の接合部によって起きる電圧降下を含む。オンチップ損失のように、特定の半導体チップの実際のパッケージ損失は動作マージン電圧を含んだ最高の条件のパッケージ損失より悪くてもよく、それは、もし実際のパッケージ損失が知られていたならば、このような半導体チップに供給する電圧を公称最大動作電圧を超えて増加できることを意味する。
それゆえ、遠隔検知を用いる方法やその他の公知の方法は最適ではない。
従って、本発明の目的は、各々の集積回路に実際の最大動作電圧に極めて近い電圧を供給する方法を提供することである。
上記及びその他の目的を考慮して、本発明は
組立パッケージ内にチップを備え、前記チップは複数の論理回路を有し、各論理回路は所定の最大動作電圧を超えない電源電圧で動作するようにされた少なくとも一つの電力入力を有する集積回路への電力供給方法において、前記論理回路の選択された1つの論理回路の電力入力において、次の条件(i)(ii)にしたがって第1の電源電圧を決定するステップ、
(i)前記論理回路の1つにおける電力入力において前記チップ内に位置する計測点で第2の電源電圧を直接測定すること、および
(ii)前記計測点と前記選択された1つの論理回路の電源入力間の電圧降下、並びに、
前記第1の電源電圧を、前記第1の電源電圧が前記論理回路の前記選択された1つにおける所定の最大動作電圧に調節されるような値を有する基準電圧に調節するステップ、
を備えた方法を提供する。
上記の方法では、集積回路に供給される電圧を調節するために用いられる電圧は集積回路のチップ内の計測点で直接測定され、それゆえ少なくともパッケージ損失は回避する。集積回路へ供給される調整された電圧は実際のパッケージ損失を補償するために上方向へ自動的に調節される。
それゆえ、上記の方法によって集積回路に供給される電圧は公知の方法によるものより高く、集積回路は従来のものより高速動作する。
請求項2乃至3で定義された特性はオンチップ損失も補う方法であるという利点を有する。
請求項4で定義された特性は既存の集積回路に使用できる方法であるという利点を有する。
請求の範囲の他の特性は従属項に列挙される。
本発明はまた上記の方法で集積回路に電力供給するシステムに関する。
本発明はまた上記の方法で電力供給されるよう設計され、所定の最大動作電圧を超えた場合に損傷する第1の論理回路の電力入力端子での計測点を有する集積回路に関する。
図1は集積回路の断面である。 本発明によるリモートセンシングのシステムの配線図である。 本発明による集積回路への電力供給方法のフローチャートである。
図1は集積回路2の断面を示す。この集積回路はマイクロプロセッサ、メモリ回路や同様のものでもよい。
集積回路2は組立パッケージ6内に半導体チップ4を備える。
半導体チップ4はボンディングワイヤ10を介してパッケージリード8に接続される。
各ボンディングワイヤは一端がパッケージリード8に接続され、他端がボンディングパッド12に接続される。
ここで、ボンディングパッド12はパッケージリード8を介して電源により供給される電圧を受けることを意図されている。
チップ4は多数の論理回路を有する。各論理回路は正電圧が供給されるために導線を介してボンディングパッド12に接続される正電圧入力端子を有する。
以下、“論理回路”は、トランジスタレベルで実施されたとき、少なくとも一つの正電圧入力端子を含む論理素子または論理回路のことを言うものと理解されるだろう。このような論理回路は、例えば、ORゲート、ANDゲート、NORゲート、NANDゲート等の論理ゲートやNチャネルやPチャネルのトランジスタでよい。
図1を簡略化すると、導線20及び22(図2)を介してそれぞれパッド12に接続される2つの論理回路16及び18だけが表される。
図2は集積回路2に接続され、調整回路33を有する電源32を備える遠隔検知システム30を示す。図1で既に説明された集積回路2の素子には同じ参照番号が付されている。
電源32は供給線36を介してリード8へ電圧Vccを供給するVcc出力ピン34を含む。
電源32は接地線42を介して集積回路2のパッケージリード40へシステム接地電圧Vssを供給するVss出力ピンをさらに含む。パッケージリード40は各論理回路の接地電圧入力端子が接続されているボンディングパッド44にボンディングワイヤを介して接続される。
電源32は計測入力ピン50およびVref入力ピン52をさらに含む。
入力ピン50は入力線56を介して集積回路2の計測パッケージリード54へ接続される。
計測リード54はボンディングワイヤ60を介してチップ4のボンディングパッド58に接続される。ボンディングパッド58は導線62を介して計測点61に接続される。計測点61は電圧が上昇した場合に最初に損傷することが知られているチップ4内の論理回路の電力入力端子に置かれる。これは図3を参照してさらに詳細に説明される。
入力ピン50の入力インピーダンスは極めて高く、そのため計測線56から計測ピン50への伝導経路は開回路のように見え、電流フローはほとんどないか全くない。それゆえ、ボンディングワイヤ60および導線62のインピーダンスによるオンチップ損失やパッケージ損失は事実上ない。
ピン52は一定基準電圧Vrefに接続されている。基準電圧Vrefは論理回路16の所定の最大動作電圧と等しく設定されている。論理回路の所定の最大動作電圧はチップ4の設計工程中に製造者によって定められる。典型的には、決定に際しオンチップ損失およびパッケージ損失を考慮に入れないので、論理回路の所定の最大動作電圧は集積回路2の公称最大動作電圧より高い。
リモートセンシングシステム30の設計手法と動作を、チップ4のすべての論理回路が同じ所定の最大動作電圧1.2Vの場合について図3を参照して説明する。
集積回路2の設計中のステップ80では、各論理回路の各入力端子からボンディングパッド12へ導線の経路が定められる。これらの導線のインピーダンスは同じではない。例えば、実際導線22の方が導線20より長いので、導線22のインピーダンスの方が導線20のインピーダンスより高いだろう。それゆえ、論理回路16の入力端子での電圧V1の方が論理回路18の入力端子での電圧V2より高いだろう。それゆえ、計測点61はチップ4の中の最も小さいオンチップ損失と結びつけられる論理回路の入力端子に配置される。言い換えれば、これは最大電圧が供給されるよう設計された論理回路の入力端子に相当する。概して、最短の電力供給線はチップ4の外周に近い論理回路をパッド12に接続するものである。
例えば、計測点61は手順82にて論理回路16の入力端子に配置される。
導線62は手順84にて計測点61と計測パッド58の間の経路が定められ、手順86にて計測パッド58はボンディングワイヤ60を介して計測リード54に接続される。
遠隔検知システム30の組み立てのステップ88では、手順90にて計測リード54は入力ピン50に接続される。
そして手順92にて、調整回路33の基準電圧Vrefの値が論理回路16の所定の最大動作電圧と等しく設定される。
一旦システム30が組み立てられると、次の通りに動作する。
電源オン時、リード8に供給される電圧Vccは低く、集積回路2の各論理回路の所定の最大動作電圧より低い。
そしてステップ96にて調整回路33が電圧Vccを基準電圧Vrefと等しくなるように調整する。
より正確には、調整回路は手順98にて計測点61での電圧V1を測定する。
そして手順100にて測定された電圧と基準電圧Vrefが比較される。
もし測定された電圧V1が基準電圧Vrefより低ければ、ステップ102にて電圧Vccは増加される。
さもなければ、調整回路は手順104にて電圧Vccを維持するかまたは低減する。
手順102または104の後、調整回路33は集積回路2へ供給される電圧Vccを継続的に調節するため手順98に戻る。
システム30の集積回路2に論理回路16の所定の最大動作電圧が供給されるため、すべての論理回路は最高速度で動作し、集積回路2は公知の方法によるものより速く動作する。
代替例として、集積回路2をUS5,672,997に記載の集積回路に置き換えてもよい。この文献に開示されている集積回路は集積回路のチップ内での最小電圧を測定するためにチップ内の計測点に接続された計測リードを開示している。
もしこのような集積回路が使用される場合、図3の手順92は2つの工程に置き換えられる。第1の工程は、計測点と電圧が上昇した場合に最初に損傷を受けることが知られている論理回路の入力端子との間のオンチップ損失により起こる電圧降下の値を定めることである。例えば、もし計測点が論理回路18の入力端子に配置され、最初に損傷を受けた論理回路が論理回路16であったら、電圧V2とV1の間の電圧降下が測定される。ここでは、この電圧降下は0.1Vに等しいと仮定される。
第2の工程は基準電圧Vrefの値を論理回路16の所定の最大動作電圧からすでに測定された電圧降下を引いたものと等しくなるよう設定することである。従って、この代替的実施形態によれば電圧Vrefの値は1.1Vに設定される。
この代替的実施形態は、このような集積回路の供給電力を最小限にするために用いられる計測リードと同じものを用いるという利点がある。しかし電圧V2とV1の間の電圧降下は極めて高い精度では測定できない。そのため、このような集積回路で達成できる速度の上昇は、主の実施形態の集積回路2によるものほど良くはない。
調整ステップ96の精度に依存して、集積回路の設計中に定められた所定の最大動作電圧より低いままにしておくために、基準電圧Vrefの値を、論理回路16の所定の最大動作電圧より動作マージン電圧の分低くした値と等しくなるように設定してもよい。

Claims (15)

  1. 組立パッケージ内にチップを備え、前記チップは複数の論理回路を有し、各論理回路は所定の最大動作電圧を超えない電源電圧で動作するようにされた少なくとも一つの電力入力を有する集積回路への電力供給方法において、前記方法は、
    前記論理回路の選択された1つの論理回路の電力入力において、次の条件(i)(ii)にしたがって第1の電源電圧を決定するステップ、
    (i)前記論理回路の1つにおける電力入力において前記チップ内に位置する計測点で第2の電源電圧を直接測定すること、および
    (ii)前記計測点と前記選択された1つの論理回路の電源入力間の電圧降下、並びに、
    前記第1の電源電圧を、前記第1の電源電圧が前記論理回路の前記選択された1つにおける所定の最大動作電圧に調節されるような値を有する基準電圧に調節するステップ、
    を備え、
    前記計測点は、前記集積回路の少なくとも一つの電力入力リードの電圧が上昇した場合に最初に損傷を受けることが知られている論理回路の電力入力にあることを特徴とする方法。
  2. 前記計測点は、前記チップ内で得られる最大電源電圧を供給されることが知られている論理回路の電力入力にあることを特徴とする請求項1に記載の方法。
  3. 前記基準電圧は、集積回路の少なくとも一つの電力入力リードで電圧が上昇した場合に最初に損傷を受けることが知られている、前記論理回路中の第2の論理回路の所定の最大動作電圧から前記選択された1つの論理回路と第2の論理回路のそれぞれの間の電圧降下に相当するマージン電圧を引いた値を有することを特徴とする請求項1に記載の方法。
  4. 組立パッケージ内にチップを備え、前記チップは複数の論理回路を備え、各論理回路は所定の最大動作電圧を超えない電源電圧での動作のための少なくとも一つの電力入力を有し、パッケージは少なくとも一つの電力入力リードを備える集積回路と、
    前記少なくとも一つの電力入力リードに電圧を供給する電源であって、基準電圧と前記選択された1つの論理回路の電力入力で決定される第1の電源電圧の差に基づいて供給電圧を調整できる電源と、
    を備え、
    前記第1の電源電圧を、
    (i)前記論理回路の選択された1つにおける電力入力において、前記集積回路の前記チップ内に位置する計測点で直接測定される第2の電源電圧、および
    (ii)前記計測点と前記選択された1つの論理回路の電源入力間の電圧降下、に基づいて決定し、
    前記基準電圧は、第1の電源電圧が前記論理回路の前記選択された1つにおける所定の最大動作電圧に調節されるような値を有し、
    前記少なくとも一つの入力リードの電源電圧が上昇した場合に最初に損傷を受けることが知られている前記論理回路の電力入力に計測点が配置されることを特徴とする電力供給システム
  5. 組立パッケージ内にチップを備え、前記チップは複数の論理回路を備え、各論理回路は所定の最大動作電圧を超えない電源電圧での動作のための少なくとも一つの電力入力を有し、前記組立パッケージは外部回路基板に接続される複数のリードを備え、これらのリードの一つはチップ内の計測点で直接電圧を測定する計測リードであり、別のリードは電力入力リードであり、前記複数の論理回路の中で、電力入力リードで電圧が上昇した場合に最初に損傷を受けることが知られている論理回路の電力入力に計測点が位置している集積回路。
  6. 前記チップは電力入力パッドを備え、前記各論理回路の前記電力入力は前記電力入力パッドにそれぞれのトラックにより接続され、各トラックはインピーダンスを有し、前記計測点は、前記電力入力パッドに最低のインピーダンスを持つトラックにより接続された前記論理回路の電力入力に位置する、請求項4に記載のシステム。
  7. 前記チップは電力入力パッドを備え、前記各論理回路の前記電力入力は前記電力入力パッドにそれぞれのトラックにより接続され、各トラックは長さを有し、前記計測点は 前記電力入力パッドに最短の長さを持つトラックにより接続された前記論理回路の電力入力に位置する、請求項4に記載のシステム。
  8. 前記基準電圧と前記第1の電源電圧間の差を決定するコンパレータを備え、このコンパレータは前記集積回路の外に位置する、請求項4に記載のシステム。
  9. 前記計測点は、チップ内で利用できる最高の電源電圧が供給されることで知られる前記論理回路の電力入力に位置する、請求項4に記載のシステム。
  10. 前記チップは電力入力パッドを含み、各論理回路の電力入力は前記電力入力パッドにそれぞれのトラックにより接続され、各トラックはインピーダンスを有し、前記第1の電源電圧は前記論理回路の電力入力におけるものであり、前記電力入力は前記電力入力パッドに最低のインピーダンスを持つトラックにより接続された、請求項1に記載の方法。
  11. 前記チップは電力入力パッドを含み、各論理回路の電力入力は前記電力入力パッドにそれぞれのトラックにより接続され、各トラックは長さを有し、前記第1の電源電圧は前記論理回路の電力入力におけるものであり、前記電力入力は前記電力入力パッドに最短の長さを持つトラックにより接続された、請求項1に記載の方法。
  12. 前記チップは電力入力パッドを含み、各論理回路の電力入力は前記電力入力パッドにそれぞれのトラックにより接続され、各トラックはインピーダンスを有し、前記第2の論理回路の電力入力は、前記電力入力パッドに最低のインピーダンスを持つトラックにより接続された、請求項3に記載の方法。
  13. 前記チップは電力入力パッドを含み、各論理回路の電力入力は前記電力入力パッドにそれぞれのトラックにより接続され、各トラックは長さを有し、前記第2の論理回路の電力入力は、前記電力入力パッドに最短の長さを持つトラックにより接続された、請求項3に記載の方法。
  14. 前記基準電圧と、前記集積回路の外に位置するコンパレータを使用して前記第1の測定された電圧との間の差を決定することをさらに備えた、請求項3に記載の方法。
  15. 前記第2の論理回路の電力入力にはチップ内で利用できる最高の電源電圧が供給される、請求項3に記載の方法。
JP2012248758A 2003-10-22 2012-11-12 集積回路への電力供給方法、システム及びそれに使用される集積回路 Expired - Lifetime JP5693546B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP03300175.1 2003-10-22
EP03300175 2003-10-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006536202A Division JP5404999B2 (ja) 2003-10-22 2004-10-18 集積回路への電力供給方法、システム及びそれに使用される集積回路

Publications (2)

Publication Number Publication Date
JP2013070071A JP2013070071A (ja) 2013-04-18
JP5693546B2 true JP5693546B2 (ja) 2015-04-01

Family

ID=34486506

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006536202A Expired - Lifetime JP5404999B2 (ja) 2003-10-22 2004-10-18 集積回路への電力供給方法、システム及びそれに使用される集積回路
JP2012248758A Expired - Lifetime JP5693546B2 (ja) 2003-10-22 2012-11-12 集積回路への電力供給方法、システム及びそれに使用される集積回路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006536202A Expired - Lifetime JP5404999B2 (ja) 2003-10-22 2004-10-18 集積回路への電力供給方法、システム及びそれに使用される集積回路

Country Status (8)

Country Link
US (1) US7446559B2 (ja)
EP (1) EP1678594B1 (ja)
JP (2) JP5404999B2 (ja)
KR (1) KR101063075B1 (ja)
CN (1) CN100414478C (ja)
AT (1) ATE408180T1 (ja)
DE (1) DE602004016544D1 (ja)
WO (1) WO2005041007A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080054724A1 (en) * 2006-09-05 2008-03-06 Eiichi Hosomi Method and system for improved power distribution in a semiconductor device through use of multiple power supplies
US7793125B2 (en) 2007-01-10 2010-09-07 International Business Machines Corporation Method and apparatus for power throttling a processor in an information handling system
KR100850209B1 (ko) 2007-02-08 2008-08-04 삼성전자주식회사 전력을 효율적으로 관리할 수 있는 시스템 인 패키지반도체 장치 및 그에 따른 전력 관리 방법
KR20090028193A (ko) * 2007-09-14 2009-03-18 삼성전자주식회사 전압강하 측정회로, 이를 포함하는 반도체 장치, 시스템 및반도체 장치의 전압강하 측정방법
JP2011211887A (ja) * 2010-03-10 2011-10-20 Denso Corp 電圧制御システム
US20130193590A1 (en) * 2012-01-31 2013-08-01 Elpida Memory, Inc. Semiconductor device including voltage converter circuit, and method of making the semiconductor device
CN103617966A (zh) * 2013-11-27 2014-03-05 苏州贝克微电子有限公司 一种单片集成电路管芯的加热方法
JP6292325B1 (ja) * 2017-01-20 2018-03-14 日本電気株式会社 半導体集積回路、半導体システムおよび方法
KR102665259B1 (ko) 2017-02-01 2024-05-09 삼성전자주식회사 반도체 장치 및 반도체 장치의 테스트 방법
CN114281180A (zh) * 2021-12-21 2022-04-05 海光信息技术股份有限公司 集成电路负荷调整方法及相关装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5467009A (en) * 1994-05-16 1995-11-14 Analog Devices, Inc. Voltage regulator with multiple fixed plus user-selected outputs
US5672997A (en) * 1994-09-21 1997-09-30 Intel Corporation Method and apparatus for reducing the nominal operating voltage supplied to an integrated circuit
EP0788685A4 (en) * 1994-10-25 1998-01-21 Intel Corp METHOD AND APPARATUS FOR REGULATING THE VOLTAGE DELIVERED TO A SEMICONDUCTOR DEVICE
JP3019918B2 (ja) * 1996-08-12 2000-03-15 日本電気株式会社 半導体集積回路及びその電源供給回路
JP2001332699A (ja) * 2000-05-25 2001-11-30 Mitsubishi Electric Corp 半導体集積装置および集積回路の電圧降下検出方法並びにその電圧降下補正方法
JP4057260B2 (ja) * 2001-08-07 2008-03-05 株式会社日立製作所 電源回路、電源システム、および電子装置
JP2003124335A (ja) * 2001-10-19 2003-04-25 Matsushita Electric Ind Co Ltd 半導体集積回路装置およびそのレイアウト設計方法
CN2574078Y (zh) * 2002-10-11 2003-09-17 深圳迈瑞生物医疗电子股份有限公司 数字控制多路电压源装置

Also Published As

Publication number Publication date
DE602004016544D1 (de) 2008-10-23
JP5404999B2 (ja) 2014-02-05
EP1678594B1 (en) 2008-09-10
CN100414478C (zh) 2008-08-27
KR20060101469A (ko) 2006-09-25
JP2007514296A (ja) 2007-05-31
US7446559B2 (en) 2008-11-04
WO2005041007A1 (en) 2005-05-06
US20070145986A1 (en) 2007-06-28
CN1871574A (zh) 2006-11-29
ATE408180T1 (de) 2008-09-15
EP1678594A1 (en) 2006-07-12
KR101063075B1 (ko) 2011-09-07
JP2013070071A (ja) 2013-04-18

Similar Documents

Publication Publication Date Title
JP5693546B2 (ja) 集積回路への電力供給方法、システム及びそれに使用される集積回路
US20210223808A1 (en) Intelligent voltage regulator
US10423179B2 (en) Low drop out regulator compatible with type C USB standard
US8531851B2 (en) Start-up circuit and method thereof
US7135842B2 (en) Voltage regulator having improved IR drop
US9170591B2 (en) Low drop-out regulator with a current control circuit
US7667442B2 (en) Constant voltage power supply circuit and method of testing the same
US7541787B2 (en) Transistor drive circuit, constant voltage circuit, and method thereof using a plurality of error amplifying circuits to effectively drive a power transistor
US8018200B2 (en) Control apparatus and method of regulating power
US7126872B2 (en) Semiconductor integrated circuit
KR20120127275A (ko) 볼티지 레귤레이터
KR102006023B1 (ko) 반도체 소자 테스트 장비
US10387690B2 (en) Integrated power supply scheme for powering memory card host interface
JP4743938B2 (ja) 半導体集積回路装置
US6737910B2 (en) Semiconductor integrated circuit with constant internal power supply voltage
US7956594B2 (en) Device and method for compensating for voltage drops
KR20200036701A (ko) 능동 저 전력 종단
US8648500B1 (en) Power supply regulation and optimization by multiple circuits sharing a single supply
KR20050027072A (ko) 미약 전류로 와이어 오픈을 검출할 수 있는 반도체 장치및 전자 장치
US7436161B2 (en) Circuit and method for reducing the size and cost of switch mode power supplies
JP2007213323A (ja) 定電流回路
JP2016080623A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150203

R150 Certificate of patent or registration of utility model

Ref document number: 5693546

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250