JPH11258307A - 半導体集積回路装置とその試験方法 - Google Patents
半導体集積回路装置とその試験方法Info
- Publication number
- JPH11258307A JPH11258307A JP10057210A JP5721098A JPH11258307A JP H11258307 A JPH11258307 A JP H11258307A JP 10057210 A JP10057210 A JP 10057210A JP 5721098 A JP5721098 A JP 5721098A JP H11258307 A JPH11258307 A JP H11258307A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- circuit device
- power supply
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】半導体集積回路装置の静止電流を測定する場合
に、負荷容量が大きいことから安定時間の遅い双方向端
子及び出力端子の出力バッファーと、内部回路とを別々
に測定することが可能な半導体集積回路装置を提供す
る。 【解決手段】１０８の電源遮断回路により、出力バッフ
ァーへの電源供給を止めて内部回路の静止電流を測定す
る。このとき双方向端子には、常時任意の入力電圧を試
験装置から供給する。出力バッファーの静止電流は、１
０８より電源供給を行ない、出力を選択回路１０９の試
験信号１０３によって制御し、出力の“１”と“０”の
２回の測定を行なう。 【効果】半導体集積回路装置の静止電流測定において、
短時間で多くの内部状態の静止電流測定ができる。ま
た、出力バッファーの静止電流は、最低２回の測定で行
なうことができる。
に、負荷容量が大きいことから安定時間の遅い双方向端
子及び出力端子の出力バッファーと、内部回路とを別々
に測定することが可能な半導体集積回路装置を提供す
る。 【解決手段】１０８の電源遮断回路により、出力バッフ
ァーへの電源供給を止めて内部回路の静止電流を測定す
る。このとき双方向端子には、常時任意の入力電圧を試
験装置から供給する。出力バッファーの静止電流は、１
０８より電源供給を行ない、出力を選択回路１０９の試
験信号１０３によって制御し、出力の“１”と“０”の
２回の測定を行なう。 【効果】半導体集積回路装置の静止電流測定において、
短時間で多くの内部状態の静止電流測定ができる。ま
た、出力バッファーの静止電流は、最低２回の測定で行
なうことができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路装置
に関し、特に双方向端子及び出力端子を有する半導体集
積回路装置の試験技術に関するものである。
に関し、特に双方向端子及び出力端子を有する半導体集
積回路装置の試験技術に関するものである。
【０００２】
【従来の技術】従来、半導体集積回路装置の電源電流の
試験を行なう場合、半導体集積回路装置の内部電位が安
定した状態で電源電流の測定する静止電流測定がある。
特にＣＭＯＳデバイスにおいては、内部ゲート電位がＶ
ＤＤあるいはＶＳＳで安定している状態では、理想的に
は電源電流は流れる経路がなく、実際に製造欠陥のない
ＣＭＯＳデバイスでは微少リーク電流のみ測定される。
ＣＭＯＳデバイスでは、この特性を利用して、製造欠陥
の検出のために、静止電流を測定する試験方法がとられ
ている。また、製造欠陥の検出率を高めるためには、デ
バイスの実使用状態で存在する多くの内部状態において
静止電流を測定することが望まれている。従来技術で
は、短時間で多くの状態の静止電流を測定するため、短
時間で電源電流を測定する試験装置が考案されてきた。
試験を行なう場合、半導体集積回路装置の内部電位が安
定した状態で電源電流の測定する静止電流測定がある。
特にＣＭＯＳデバイスにおいては、内部ゲート電位がＶ
ＤＤあるいはＶＳＳで安定している状態では、理想的に
は電源電流は流れる経路がなく、実際に製造欠陥のない
ＣＭＯＳデバイスでは微少リーク電流のみ測定される。
ＣＭＯＳデバイスでは、この特性を利用して、製造欠陥
の検出のために、静止電流を測定する試験方法がとられ
ている。また、製造欠陥の検出率を高めるためには、デ
バイスの実使用状態で存在する多くの内部状態において
静止電流を測定することが望まれている。従来技術で
は、短時間で多くの状態の静止電流を測定するため、短
時間で電源電流を測定する試験装置が考案されてきた。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
方法では、静止電流測定時間は、半導体集積回路装置の
内部電位が安定するまでの時間が大きく影響しており、
試験装置の電流測定方法が高速化されても、試験時間の
短縮は困難であった。これにより、試験時間の短縮のた
めには、半導体集積回路装置の内部電位を短時間で安定
させることが課題となる。本発明は、半導体集積回路装
置の静止電流を測定する場合に、負荷容量が大きいこと
から安定時間の遅い双方向端子及び出力端子の出力バッ
ファーと、内部回路とを別々に測定することにより、短
時間で多くの内部状態の静止電流測定を可能にすること
を目的にしている。
方法では、静止電流測定時間は、半導体集積回路装置の
内部電位が安定するまでの時間が大きく影響しており、
試験装置の電流測定方法が高速化されても、試験時間の
短縮は困難であった。これにより、試験時間の短縮のた
めには、半導体集積回路装置の内部電位を短時間で安定
させることが課題となる。本発明は、半導体集積回路装
置の静止電流を測定する場合に、負荷容量が大きいこと
から安定時間の遅い双方向端子及び出力端子の出力バッ
ファーと、内部回路とを別々に測定することにより、短
時間で多くの内部状態の静止電流測定を可能にすること
を目的にしている。
【０００４】
【課題を解決するための手段】この問題を解決するため
に本発明の半導体集積回路装置は、 ａ）双方向端子及び出力端子を有する半導体集積回路装
置において、 ｂ）双方向端子及び出力端子の出力バッファーへの電源
供給を止める試験機能Ａを有することを特徴とし、試験
方法は、 ｃ）半導体集積回路装置の電源電流測定が可能である検
査装置によって、請求項１記載の半導体集積回路装置を
試験する場合の試験方法において、 ｄ）前記試験機能Ａにより、双方向端子の出力バッファ
ーへの電源供給を行なわない場合、前記検査装置から入
力電圧を、双方向端子に常時与え電源電流を測定するこ
とを特徴とする。
に本発明の半導体集積回路装置は、 ａ）双方向端子及び出力端子を有する半導体集積回路装
置において、 ｂ）双方向端子及び出力端子の出力バッファーへの電源
供給を止める試験機能Ａを有することを特徴とし、試験
方法は、 ｃ）半導体集積回路装置の電源電流測定が可能である検
査装置によって、請求項１記載の半導体集積回路装置を
試験する場合の試験方法において、 ｄ）前記試験機能Ａにより、双方向端子の出力バッファ
ーへの電源供給を行なわない場合、前記検査装置から入
力電圧を、双方向端子に常時与え電源電流を測定するこ
とを特徴とする。
【０００５】また、 ｅ）請求項１記載の半導体集積回路装置において、 ｆ）双方向端子及び出力端子の出力バッファーを通常回
路とは別に設けた試験回路によって制御可能とした試験
機能Ｂを有することを特徴し、試験方法は、 ｇ）半導体集積回路装置の電源電流測定が可能である検
査装置によって、請求項３記載の半導体集積回路装置を
試験する場合の試験方法において、 ｈ）前記試験機能Ｂにより、出力バッファーの制御を行
ない電源電流を測定することを特徴とする。
路とは別に設けた試験回路によって制御可能とした試験
機能Ｂを有することを特徴し、試験方法は、 ｇ）半導体集積回路装置の電源電流測定が可能である検
査装置によって、請求項３記載の半導体集積回路装置を
試験する場合の試験方法において、 ｈ）前記試験機能Ｂにより、出力バッファーの制御を行
ない電源電流を測定することを特徴とする。
【０００６】
【発明の実施の形態】以下、この発明の実施の形態を図
面に基づいて説明する。
面に基づいて説明する。
【０００７】図１は、本発明の試験機能を有する半導体
集積回路装置の双方向端子回路の一実施例を示した。図
１における半導体集積回路装置では、内部回路電源と出
力バッファー電源とは、同一電源から与えられいること
を前提としている。１１０は、ＶＤＤまたはＶＳＳ電源
である。１０６は、双方向端子のトライステート出力バ
ッファーである。１０８は、１０６への電源供給を止め
る電源遮断回路、１０１は電源遮断回路１０８の制御信
号である。１０２は内部回路出力信号、１０３は試験信
号、１０９は１０２と１０３を選択する選択回路、１０
４は選択回路１０９の制御信号である。１０５は双方向
端子の信号方向制御信号、１０７は双方向端子の入力バ
ッファーである。
集積回路装置の双方向端子回路の一実施例を示した。図
１における半導体集積回路装置では、内部回路電源と出
力バッファー電源とは、同一電源から与えられいること
を前提としている。１１０は、ＶＤＤまたはＶＳＳ電源
である。１０６は、双方向端子のトライステート出力バ
ッファーである。１０８は、１０６への電源供給を止め
る電源遮断回路、１０１は電源遮断回路１０８の制御信
号である。１０２は内部回路出力信号、１０３は試験信
号、１０９は１０２と１０３を選択する選択回路、１０
４は選択回路１０９の制御信号である。１０５は双方向
端子の信号方向制御信号、１０７は双方向端子の入力バ
ッファーである。
【０００８】図２は、本発明の試験機能を有する半導体
集積回路装置の出力端子回路の一実施例を示した。図２
における半導体集積回路装置では、内部回路電源と出力
バッファー電源とは、同一電源から与えられいることを
前提としている。２０６は、ＶＤＤまたはＶＳＳ電源で
ある。２０５は、出力端子の出力バッファーである。２
０７は、２０５への電源供給を止める電源遮断回路、２
０１は電源遮断回路２０７の制御信号である。２０２は
内部回路出力信号、２０３は試験信号、２０８は２０２
と２０３を選択する選択回路、２０４は選択回路２０８
の制御信号である。
集積回路装置の出力端子回路の一実施例を示した。図２
における半導体集積回路装置では、内部回路電源と出力
バッファー電源とは、同一電源から与えられいることを
前提としている。２０６は、ＶＤＤまたはＶＳＳ電源で
ある。２０５は、出力端子の出力バッファーである。２
０７は、２０５への電源供給を止める電源遮断回路、２
０１は電源遮断回路２０７の制御信号である。２０２は
内部回路出力信号、２０３は試験信号、２０８は２０２
と２０３を選択する選択回路、２０４は選択回路２０８
の制御信号である。
【０００９】図１及び図２で示した双方向端子回路及び
出力端子回路を有する半導体集積回路装置の電源電流測
定方法について説明する。まず出力バッファー以外の内
部回路の電源電流の測定方法について説明する。図１の
電源遮断回路制御信号１０１と図２の源遮断回路制御信
号２０１により、出力バッファーへの電源供給を止める
ことにより、内部回路のみの電源電流測定を可能にす
る。一方、出力バッファーへの電源を遮断したことによ
り出力バッファー出力はハイインピーダンスとなるた
め、双方向端子の入力バッファーへの入力電圧は、外部
から常時与える必要が生ずる。本発明では、出力バッフ
ァーへの電源を遮断した場合でも、内部回路状態を通常
使用と同じ状態にするための試験方法を提供している。
この試験方法について、試験入力信号、出力信号期待値
を示した試験パターン図により説明を行なう。図３は、
出力バッファーの電源を遮断しない場合の通常機能試験
での試験パターン図である。図４は、本発明における出
力バッファーを遮断した場合の試験パターン図である。
図４は、図３を変更して作成されており、その変更方法
は、ア）図３の双方向端子については、双方向端子が出
力状態である場合、その期待値と同一電圧の入力データ
を試験装置から印可する。ただし、期待値が不定値をと
る場合や入力データによって内部動作が変わらない場合
は、入力データは“０”でも“１”でもかまわない。
イ）図３の出力端子については、検定を行なわない。前
記の試験パターン変更方法ア）、イ）により、出力バッ
ファーの電源を遮断した場合の内部回路のみの電源電流
測定の試験パターン図４を作成できる。図５は、出力バ
ッファーの電源を遮断しない場合で図３の通常機能試験
パターンで半導体集積回路装置を動作させた場合の電源
電流の時間変動の概念図あり、図６は、出力バッファー
の電源を遮断した場合で図４の試験パターンで半導体集
積回路装置を動作させた場合の電源電流の時間変動の概
念図ある。図５と図６では、電源電流の安定時間が図６
の方が短いことを示している。
出力端子回路を有する半導体集積回路装置の電源電流測
定方法について説明する。まず出力バッファー以外の内
部回路の電源電流の測定方法について説明する。図１の
電源遮断回路制御信号１０１と図２の源遮断回路制御信
号２０１により、出力バッファーへの電源供給を止める
ことにより、内部回路のみの電源電流測定を可能にす
る。一方、出力バッファーへの電源を遮断したことによ
り出力バッファー出力はハイインピーダンスとなるた
め、双方向端子の入力バッファーへの入力電圧は、外部
から常時与える必要が生ずる。本発明では、出力バッフ
ァーへの電源を遮断した場合でも、内部回路状態を通常
使用と同じ状態にするための試験方法を提供している。
この試験方法について、試験入力信号、出力信号期待値
を示した試験パターン図により説明を行なう。図３は、
出力バッファーの電源を遮断しない場合の通常機能試験
での試験パターン図である。図４は、本発明における出
力バッファーを遮断した場合の試験パターン図である。
図４は、図３を変更して作成されており、その変更方法
は、ア）図３の双方向端子については、双方向端子が出
力状態である場合、その期待値と同一電圧の入力データ
を試験装置から印可する。ただし、期待値が不定値をと
る場合や入力データによって内部動作が変わらない場合
は、入力データは“０”でも“１”でもかまわない。
イ）図３の出力端子については、検定を行なわない。前
記の試験パターン変更方法ア）、イ）により、出力バッ
ファーの電源を遮断した場合の内部回路のみの電源電流
測定の試験パターン図４を作成できる。図５は、出力バ
ッファーの電源を遮断しない場合で図３の通常機能試験
パターンで半導体集積回路装置を動作させた場合の電源
電流の時間変動の概念図あり、図６は、出力バッファー
の電源を遮断した場合で図４の試験パターンで半導体集
積回路装置を動作させた場合の電源電流の時間変動の概
念図ある。図５と図６では、電源電流の安定時間が図６
の方が短いことを示している。
【００１０】次に、出力バッファーを含めた電源電流の
測定方法を説明する。図１の電源遮断回路制御信号１０
１と図２の源遮断回路制御信号２０１により、出力バッ
ファーへの電源供給を行なう。図１の選択回路制御信号
１０４と図２の選択回路制御信号２０４によって、試験
信号１０３、２０３で、出力バッファー１０６、２０５
を制御可能し、試験信号１０３、２０３を“１”にした
場合と“０”にした場合の２回で電源電流を測定する。
測定方法を説明する。図１の電源遮断回路制御信号１０
１と図２の源遮断回路制御信号２０１により、出力バッ
ファーへの電源供給を行なう。図１の選択回路制御信号
１０４と図２の選択回路制御信号２０４によって、試験
信号１０３、２０３で、出力バッファー１０６、２０５
を制御可能し、試験信号１０３、２０３を“１”にした
場合と“０”にした場合の２回で電源電流を測定する。
【００１１】
【発明の効果】以上説明したように、この発明によれ
ば、半導体集積回路装置の静止電流を測定する場合に、
負荷容量が大きいことから安定時間の遅い双方向端子及
び出力端子の出力バッファーと、内部回路とを別々に測
定することが可能となり、短時間で多くの内部状態の静
止電流測定を可能にすることができる。また、出力バッ
ファーの静止電流は、最低２回の測定で行なうことがで
きる。
ば、半導体集積回路装置の静止電流を測定する場合に、
負荷容量が大きいことから安定時間の遅い双方向端子及
び出力端子の出力バッファーと、内部回路とを別々に測
定することが可能となり、短時間で多くの内部状態の静
止電流測定を可能にすることができる。また、出力バッ
ファーの静止電流は、最低２回の測定で行なうことがで
きる。
【００１２】また、本発明によれば、内部回路の静止電
流測定における双方向端子は、常に入力状態で良いこと
から試験時の端子条件が単純化できるという効果があ
る。
流測定における双方向端子は、常に入力状態で良いこと
から試験時の端子条件が単純化できるという効果があ
る。
【００１３】また、本発明によれば、内部回路の静止電
流測定結果は、試験装置の端子ごとの入力インピーダン
ス及び容量の影響を受けないことから、試験装置に関わ
らず精度よく静止電流を測定できるという効果がある。
流測定結果は、試験装置の端子ごとの入力インピーダン
ス及び容量の影響を受けないことから、試験装置に関わ
らず精度よく静止電流を測定できるという効果がある。
【図１】本発明の半導体集積回路装置の構成図。
【図２】本発明の半導体集積回路装置の構成図。
【図３】従来の半導体集積回路装置の機能試験パターン
図。
図。
【図４】本発明の半導体集積回路装置の試験パターン
図。
図。
【図５】従来の半導体集積回路装置の電源電流の時間変
動の概念図。
動の概念図。
【図６】本発明の半導体集積回路装置の電源電流の時間
変動の概念図。
変動の概念図。
１０１ 電源遮断回路制御信号 １０２ 内部回路出力信号 １０３ 試験信号 １０４ 選択回路制御信号 １０５ 双方向端子の信号方向制御信号 １０６ トライステート出力バッファー １０７ 入力バッファー １０８ 電源遮断回路 １０９ 選択回路 １１０ ＶＤＤまたはＶＳＳ電源 ２０１ 電源遮断回路制御信号 ２０２ 内部回路出力信号 ２０３ 試験信号 ２０４ 選択回路制御信号 ２０５ 出力バッファー ２０６ ＶＤＤまたはＶＳＳ電源 ２０７ 電源遮断回路
Claims (4)
- 【請求項１】ａ）双方向端子及び出力端子を有する半導
体集積回路装置において、 ｂ）双方向端子及び出力端子の出力バッファーへの電源
供給を止める試験機能Ａを有することを特徴とした半導
体集積回路装置。 - 【請求項２】ａ）半導体集積回路装置の電源電流測定が
可能である検査装置によって、請求項１記載の半導体集
積回路装置を試験する場合の試験方法において、 ｂ）前記試験機能Ａにより、双方向端子の出力バッファ
ーへの電源供給を行なわない場合、前記検査装置から入
力電圧を、双方向端子に常時与え電源電流を測定するこ
とを特徴とした試験方法。 - 【請求項３】ａ）請求項１記載の半導体集積回路装置に
おいて、 ｂ）双方向端子及び出力端子の出力バッファーを通常回
路とは別に設けた試験回路によって制御可能とした試験
機能Ｂを有することを特徴とした半導体集積回路装置。 - 【請求項４】ａ）半導体集積回路装置の電源電流測定が
可能である検査装置によって、請求項３記載の半導体集
積回路装置を試験する場合の試験方法において、 ｂ）前記試験機能Ｂにより、出力バッファーの制御を行
ない電源電流を測定することを特徴とした試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10057210A JPH11258307A (ja) | 1998-03-09 | 1998-03-09 | 半導体集積回路装置とその試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10057210A JPH11258307A (ja) | 1998-03-09 | 1998-03-09 | 半導体集積回路装置とその試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11258307A true JPH11258307A (ja) | 1999-09-24 |
Family
ID=13049163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10057210A Withdrawn JPH11258307A (ja) | 1998-03-09 | 1998-03-09 | 半導体集積回路装置とその試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11258307A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7164277B2 (en) | 2005-04-13 | 2007-01-16 | Denso Corporation | Method for circuit inspection |
-
1998
- 1998-03-09 JP JP10057210A patent/JPH11258307A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7164277B2 (en) | 2005-04-13 | 2007-01-16 | Denso Corporation | Method for circuit inspection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4789825A (en) | Integrated circuit with channel length indicator | |
| US6828775B2 (en) | High-impedance mode for precision measurement unit | |
| JPH1127128A (ja) | 半導体集積回路装置 | |
| JPH11258307A (ja) | 半導体集積回路装置とその試験方法 | |
| CA1252911A (en) | Integrated circuit with channel length indicator | |
| KR100576492B1 (ko) | 패키지 레벨에서 반도체 소자의 내부 ｄｃ 바이어스 측정장치 | |
| JP2007141882A (ja) | 半導体装置、半導体装置の試験装置および試験方法 | |
| JP2832694B2 (ja) | 集積回路内の入出力装置 | |
| JP3353288B2 (ja) | Ｌｓｉ試験装置 | |
| JP2009521124A (ja) | 入力／出力回路の遅延を求める方法及び電子装置 | |
| JPH0354841A (ja) | ＢｉＣＭＯＳ半導体装置 | |
| JP2000111607A (ja) | 集積回路素子 | |
| US20060214812A1 (en) | Measurement of output voltage characteristics on dynamic logic signals | |
| JP2001296334A (ja) | 集積回路および故障検出方法 | |
| JP2001085619A (ja) | 半導体集積回路およびそのテスト方法 | |
| JPH11133101A (ja) | 静止電源電流テスト回路 | |
| JP2701780B2 (ja) | 半導体集積回路 | |
| JPH04213849A (ja) | 半導体装置及びその初期不良検出方法 | |
| JPH1073642A (ja) | ディレー評価回路付き集積回路 | |
| JPH09214296A (ja) | 半導体装置のシュミット入力バッファ回路とその検査方法 | |
| KR101027340B1 (ko) | 반도체 메모리장치의 내부전원측정회로 | |
| JP2006119101A (ja) | 半導体試験装置及び半導体集積回路の試験方法 | |
| JP2005276882A (ja) | 半導体装置 | |
| JPH07113850A (ja) | 半導体集積回路 | |
| JPH08181584A (ja) | 可変遅延回路および遅延時間検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040617 |