JPH0574913A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0574913A
JPH0574913A JP3235080A JP23508091A JPH0574913A JP H0574913 A JPH0574913 A JP H0574913A JP 3235080 A JP3235080 A JP 3235080A JP 23508091 A JP23508091 A JP 23508091A JP H0574913 A JPH0574913 A JP H0574913A
Authority
JP
Japan
Prior art keywords
semiconductor integrated
integrated circuit
input signal
selection
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3235080A
Other languages
English (en)
Inventor
Yoshihiko Yoshikawa
義彦 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP3235080A priority Critical patent/JPH0574913A/ja
Publication of JPH0574913A publication Critical patent/JPH0574913A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Pulse Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体集積回路の遅延特性を測定するにあた
り、余分なテスト端子の追加と通常動作時の性能低下を
引き起こさずに、容易に遅延特性の測定を行う。 【構成】 選択回路における選択制御信号と選択回路の
出力信号との間に試験用遅延回路を有する構成とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
する。
【０００２】
【従来の技術】従来の技術で半導体集積回路装置の遅延
特性を測定するためには、半導体集積回路試験装置で測
定可能な遅延経路を半導体集積回路装置内に指定する
か、新たに試験用遅延回路を半導体集積回路装置に付加
する必要があった。
【０００３】
【発明が解決しようとする課題】しかし、半導体集積回
路装置の高速化が進展する中で、半導体集積回路試験装
置で精度よく測定可能な、比較的長い遅延経路を半導体
集積回路装置内で見つけることは困難であるし、試験用
遅延回路を半導体集積回路装置に付加することは余分な
テスト端子の追加を必要とする問題を有していた。
【０００４】そこで、本発明はこのような問題点を解決
するもので、その目的とするところは、余分なテスト端
子の追加と通常動作時の性能低下を引き起こさずに、容
易に遅延特性の測定を行える半導体集積回路装置を提供
することにある。
【０００５】
【課題を解決するための手段】本発明の半導体集積回路
装置は、選択回路における選択制御入力信号と前記選択
回路の出力信号との間に試験用遅延回路を有することを
特徴とする。
【０００６】
【実施例】以下に本発明の実施例を図面に基づいて説明
する。
【０００７】図１において、２本の被選択入力信号２、
４は、選択制御入力信号３によって選択され、選択回路
１の出力信号５に出力される。試験用遅延回路７は選択
制御入力信号３と出力信号５との間の信号経路上に位置
する選択制御入力信号３に”０”を与えると被選択入力
信号２が選択され、選択制御入力信号３に”１”を与え
ると被選択入力信号４が選択され、通常の選択回路とし
て動作する。遅延特性の測定を行うには、被選択入力信
号２を”０”に設定し、被選択入力信号４を”１”に設
定する。選択制御入力信号３の論理状態の変化は試験用
遅延回路７を通って、半導体集積回路試験装置で精度よ
く測定可能な充分な遅延を伴って出力信号５に伝わる。
【０００８】以上、本発明の実施例を信号の反転を伴わ
ない回路例を用いて説明してきたがこれに限ることな
く、信号の反転を伴う回路にも同様に応用できる。
【０００９】
【発明の効果】本発明の半導体集積回路装置は、大規模
半導体集積回路の制御性・観測性を向上させるテスト回
路として一般に多用されるものであるため、余分なテス
ト端子の追加を必要としない。また、通常動作時は選択
制御入力信号を変化させないため性能低下を引き起こす
こともない。
【００１０】以上説明したように本発明の半導体集積回
路装置は、余分なテスト端子の追加と通常動作時の性能
低下を引き起こさずに、容易に遅延特性の測定を行うこ
とができる。
【図面の簡単な説明】
【図１】本発明の実施例における半導体集積回路装置の
構成図である。
【符号の説明】
１ 半導体集積回路装置 ２ 被選択入力信号 ３ 選択入力信号 ４ 被選択入力信号 ５ 出力信号 ６ ＩＮＶＥＲＴＥＲゲート ７ 試験用遅延回路 ８、９ ＡＮＤゲート １０ ＯＲゲート

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 ２本の被選択入力信号と、前記被選択入
    力信号を選択する選択制御入力信号を有する選択回路に
    おいて、前記選択制御入力信号と前記選択回路の出力信
    号との間に試験用遅延回路を有することを特徴とする半
    導体集積回路装置。
JP3235080A 1991-09-13 1991-09-13 半導体集積回路装置 Pending JPH0574913A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3235080A JPH0574913A (ja) 1991-09-13 1991-09-13 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3235080A JPH0574913A (ja) 1991-09-13 1991-09-13 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH0574913A true JPH0574913A (ja) 1993-03-26

Family

ID=16980770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3235080A Pending JPH0574913A (ja) 1991-09-13 1991-09-13 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH0574913A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10307537A1 (de) * 2003-02-21 2004-09-09 Infineon Technologies Ag Integrierter Baustein mit einem Verzögerungselement

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10307537A1 (de) * 2003-02-21 2004-09-09 Infineon Technologies Ag Integrierter Baustein mit einem Verzögerungselement
US6975131B2 (en) 2003-02-21 2005-12-13 Infineon Technologies Ag Integrated module having a delay element
DE10307537B4 (de) * 2003-02-21 2010-05-12 Qimonda Ag Integrierter Baustein mit einem Verzögerungselement und Verfahren zum Einstellen einer zeitlichen Lage eies Signals
DE10307537B8 (de) * 2003-02-21 2010-09-02 Qimonda Ag Integrierter Baustein mit einem Verzögerungselement und Verfahren zum Einstellen einer zeitlichen Lage eines Signals

Similar Documents

Publication Publication Date Title
JP2760284B2 (ja) 半導体集積回路装置
US3781670A (en) Ac performance test for large scale integrated circuit chips
JP2776549B2 (ja) 半導体集積回路
JPH0574913A (ja) 半導体集積回路装置
JPH04248483A (ja) 半導体集積回路
JPH04265873A (ja) 遅延時間測定回路付論理回路
JPS5745942A (en) Semiconductor integrated circuit device
JPH05291901A (ja) 可変遅延回路
JPH0651025A (ja) 遅延測定回路
JP3025551B2 (ja) 直流特性試験回路
JPH05267996A (ja) 半導体集積回路
JPS63135883A (ja) 集積回路の試験回路
JPS61132883A (ja) 半導体装置
JPH07182201A (ja) 情報処理装置
JPS60169147A (ja) 半導体集積回路
JPS60196954A (ja) 集積回路
KR940006067Y1 (ko) 입력 직류레벨 측정회로
JPH01192215A (ja) 半導体集積論理回路
JPH06289096A (ja) 半導体集積回路
JPH04369490A (ja) 半導体集積回路
JPS60154637A (ja) 集積回路装置
JPS59172734A (ja) 半導体集積回路
JPH04324510A (ja) デジタル・アナログ混在半導体装置
JPS6253019A (ja) 論理回路
JPH06112424A (ja) Ｃｍｏｓディジタル集積回路