JPH0572280A - チツプオンボードユニツトの試験方法 - Google Patents

チツプオンボードユニツトの試験方法

Info

Publication number
JPH0572280A
JPH0572280A JP3234306A JP23430691A JPH0572280A JP H0572280 A JPH0572280 A JP H0572280A JP 3234306 A JP3234306 A JP 3234306A JP 23430691 A JP23430691 A JP 23430691A JP H0572280 A JPH0572280 A JP H0572280A
Authority
JP
Japan
Prior art keywords
chip
unit
printed board
board
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3234306A
Other languages
English (en)
Inventor
Masami Mizusawa
正水 水沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3234306A priority Critical patent/JPH0572280A/ja
Publication of JPH0572280A publication Critical patent/JPH0572280A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Supply And Installment Of Electrical Components (AREA)

Abstract

(57)【要約】 【目的】 各種電子機器の構成に広く使用されるチップ
インボードユニットの試験方法に関し、配線基板に搭載
される半導体チップの特性を装置に装着された状態で正
確, 且つ容易に試験することを目的とする。 【構成】 装置へ直接装着できるように配線パターンを
形成して搭載する半導体チップ2の特性試験用の接続ラ
ンド11-1aを設けた配線基板11-1の表面に該半導体チッ
プ2のみを搭載した被試験ユニット11と、上記配線基板
11-1と同様に配線パターンと特性試験用接続ランド12-1
aを配設した配線基板12-1に上記半導体チップ2を除く
他の電子部品4を実装したアダプタプリント板12を、接
続プリント板13の上記接続ランド11-1a,12-1a と対応す
るそれぞれの位置に立設した複数本のプローブピン13-2
により接続させ、入出力ユニット16とから上記アダプタ
プリント板12に試験用論理パターンを入力する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、各種電子機器の構成に
広く使用されるチップオンボードユニットの試験方法に
関する。
【0002】最近、特にハンディータイプの端末機,ワ
ードプロセッサー,パーソナルコンピューター等の電子
機器は更に小型化と高性能化が要求されるに伴い、これ
らの機器に装着されるプリント板ユニットには小型化に
適した半導体チップのみ(以下チップと略称する)が表
面実装されている。
【0003】しかるに、このチップは接着剤等の樹脂に
よりプリント配線基板(以下配線基板と略称する)の表
面に固着しているから交換が困難となり、プリント板ユ
ニット完成後の機能試験によりチップの不良が検出され
た場合にはそのプリント板ユニットが使用不能となって
廃却することとなるから、チップが搭載された直後の配
線基板の機能試験を正確に行うことによって廃却による
コストアップを未然に防止することができる新しいチッ
プオンボードユニットの試験方法が必要とされている。
【0004】
【従来の技術】従来広く使用されているチップオンボー
ドユニットの試験方法は、図3に示すように試験後には
直ちに装置へ装着できるようにチップ2および他の電子
部品4と接合する図示していない接続パッドと配線パタ
ーンを形成した配線基板1-1 には、上記チップ2のリー
ドワイヤと接合する前記接続パッドとそれぞれ導通した
複数個のコネクタ端子1-1aが周縁に形成されている。
【0005】この配線基板1の所定位置に上記チップ2
を載置してその微細で多数本のリードワイヤを当該チッ
プ2と接合する上記接続バッドと接続した後に、絶縁性
の優れた樹脂よりなる接着剤3で上記チップ2を覆うこ
とにより配線基板1の表面に固着して、他の各種電子部
品4を高密度に実装するとともに前記コネクタ端子1-1a
の近辺にコネクタ5を固着して接続することにより、被
試験ユニット1,即ち装置に搭載用のチップオンボード
ユニットが形成されている。
【0006】そして、特性試験用の試験装置6から引き
出した接続ケーブル7を被試験ユニット1に固着した前
記コネクタ5と接続して、当該試験装置6から出力され
る試験用論理パターンを被試験ユニット1に入力するこ
とによりプリント板ユニットに搭載されたチップ2の機
能試験が行われいる。
【0007】
【発明が解決しようとする課題】以上説明した従来の試
験方法で問題となるのは、配線基板1-1 には多数本の配
線パターンが高密度に形成されているためにコネクタ端
子1-1aはチップ2の搭載位置近辺の基板周縁に配設する
ことが困難であるので、このチップ2のリードワイヤと
接合する前記接続パッドからコネクタ端子1-1aに引き出
すための配線が長くなって、試験で良品と判定されたプ
リント板ユニットを装置へ装着したときには特性不良と
なる。
【0008】また、チップ2のリードワイヤと接続する
接続バッドの数が多く、配線基板1の周縁にコネクタ5
が配置しきれなく、更に試験装置6から被試験ユニット
1に入力する論理パターンは、実際にユニット完成して
からの動作スピードと異なって、この方法の試験ではチ
ップ2の特性不良が検出できない。
【0009】従って、本方法の試験において良品判定さ
れても、プリント板ユニットに完成してから正確に動作
するという保証がなく、結果として装置の動作不良とな
ってからプリント板ユニットを廃却せねばならないとい
う問題が生じている。
【0010】本発明は上記のような問題点に鑑み、配線
基板に搭載されるチップの特性を装置に装着された状態
で正確, 且つ容易に試験することができる新しいチップ
オンボードユニットの試験方法の提供を目的とする。
【0011】
【課題を解決するための手段】図1は、本発明のチップ
オンボードユニットの試験方法を示す原理説明図であ
る。
【0012】図中、11は被試験ユニットであり、装置へ
直接装着できるように配線パターンを形成してチップの
特性試験用接続ランド11-1aを配設した配線基板11-1の
表面にチップ2のみを接着剤3で固着したもの。12はア
ダプタプリント板であり、装置に装着するプリント板ユ
ニットと同様の上記配線基板12-1にチップ2を除く他の
電子部品4を実装したもの。13は被試験ユニット11とア
ダプタプリント板12を接続する接続プリント板であり、
絶縁基板13-1にスプリングを内蔵した複数本のプローブ
ピン13-2を立設したもの。14は入出力ユニットであり、
アダプタプリント板12への試験用論理パターンの入力と
試験結果の情報を出力する機能を備えているものであ
る。
【0013】
【作用】本発明では、図1に示すように装置へ直接装着
できる配線パターンとチップ試験用の接続ランド11-1a
を形成した配線基板11-1の表面にチップ2を搭載した被
試験ユニット11と、当該被試験ユニット11と同一の配線
パターンと接続ランド12-1aを形成した配線基板12-1に
チップ2を除く他の全電子部品4を実装したアダプタプ
リント板12を、上記被試験ユニット11の接続ランド11-1
aと当該アダプタプリント板12の接続ランド12-1aを接
続プリント板13のスプリングを内蔵した複数本のプロー
ブピン13-2で接続することにより、チップ2と各種電子
部品4を実装して装置に装着するプリント板ユニットと
同一の機能を発揮するよう構成されるから、被試験ユニ
ット11の接続ランド11-1aが任意の位置に形成できてチ
ップ2との導体パターンの長さを短くすることができる
とともに、当該被試験ユニット11に入力する論理パター
ンは実際にユニット完成してからの動作スピードと等し
くなるので、被試験ユニット11に搭載されたチップ2の
特性を正確, 且つ容易に試験を行うことができてその後
に他の電子部品4を実装することで装置に装着できる良
品のプリント板ユニットを形成することが可能となる。
【0014】
【実施例】以下図2について本発明の実施例を詳細に説
明する。図2は本実施例のチップオンボードユニット試
験装置の一部破断斜視図を示し、図中において、図3と
同一部材には同一記号が付してあるが、その他の11はチ
ップオンボードのみを搭載して特性を試験する被試験プ
リント板, 12は装置のチップを除いたプリント板ユニッ
トと同一動作をするアダプタプリント板, 13は被試験プ
リント板とアダプタプリント板とを接続する接続プリン
ト板, 14は試験データを入出力する入出力ユニット, 16
は被試験プリント板を装着して搭載されたチップの特性
を試験する試験装置である。
【0015】被試験ユニット11は、図2に示すように装
置へ直接装着できるように接続パッドと配線パターンを
高密度に形成した配線基板11-1に、チップ2の試験用接
続ランド11-1aを前記配線パターンの任意の位置に設け
るとともに長手方向のそれぞれ端縁に位置決め孔11-1b
を穿設し、表面の所定位置にチップ2を載置してその微
細で多数本のリードワイヤを前記接続バッドと接続した
後に絶縁性の優れた接着剤3で当該チップ2を覆うこと
により上記配線基板11-1の表面に固着したもので、試験
良品となると他の電子部品を実装することにより装置に
装着するプリント板ユニットが形成されるものである。
【0016】アダプタプリント板12は、上記被試験ユニ
ット11と同一形状に接続パッドと配線パターンおよび接
続ランド12-1aを形成した配線基板12-1に上記チップ2
を除く他の全電子部品4を実装して、当該被試験ユニッ
ト11と一体にすると装置に装着するプリント板ユニット
と同一の機能が発揮されるように構成している。
【0017】接続プリント板13は、上記被試験ユニット
11の配線基板11-1と等しい大きさに成形した絶縁基板13
-1の上記接続ランド11-1aと対応する位置にスプリング
を内蔵した複数本のプローブピン13-2を立設するととも
に、上記被試験ユニット11の位置決め孔11-1bと対応す
る位置に位置決めピン13-3を立設したものである。
【0018】入出力ユニット14は、アダプタプリント板
12と接続して上記被試験ユニット11に試験用論理パター
ンを入力するとともに、当該被試験ユニット11に搭載さ
れたチップ2の特性試験結果の情報を出力する機能を備
えたユニットである。
【0019】試験装置16は、エヤーシリンダ16-2aを有
する加圧機構16-2を上部に配設した本体16-1のテーブル
16-1a上に、プローブピン13-2を直立させた状態で上記
接続プリント板13を固着し、このプローブピン13-2と当
該本体16-1内部に配設したアダプタプリント板12の接続
ランド12-1aを接続ワイヤ12-3で導通させ、このアダプ
タプリント板12と前記入出力ユニット14を図示していな
い接続ケーブルで接続するとともに当該試験装置の制御
回路16-3を配設したものである。
【0020】そして、本発明のチップオンボードユニッ
トの試験方法は、上記試験装置16のテーブル16-1a上面
に固着した接続プリント板13の位置決めピン13-3に上記
被試験ユニット11の位置決め孔11-1bを嵌入させた状態
にして始動スィッチをONにすると、当該試験装置16の
制御回路16-3からの指令により加圧機構16-2のエヤーシ
リンダ16-2aが駆動して前記被試験ユニット11を接続プ
リント板13の方向に押圧し、当該接続プリント板13のス
プリングを内蔵したプローブピン13-2により被試験ユニ
ット11の接続ランド11-1aとアダプタプリント板12の接
続ランド12-1aとが接続される。
【0021】この状態で入出力ユニット14から試験用パ
ターンをアダプタプリント板12に出力させると、そのア
ダプタプリント板12から装置で作動状態の信号が接続プ
リント板13のプローブピン13-2を介して被試験ユニット
11のチップ2に送られ、そのチップ2からの出力を前記
入出力ユニット14に入力させることにより試験しようと
する被試験ユニット11に搭載したチップ2の特性検査が
行われる。
【0022】その結果、接続プリント板13を介して被試
験ユニット11とアダプタプリント板12が接続されること
により、被試験ユニット11の配線基板11-1に搭載された
チップ2の特性を正確, 且つ容易に試験を行うことが可
能となって、その後に他の電子部品4を実装することで
装置に装着できる良品のプリント板ユニットを形成する
ことができる。
【0023】
【発明の効果】以上の説明から明らかなように本発明に
よれば極めて簡単な方法で、配線基板に搭載される半導
体チップの特性を正確, 且つ容易に試験することが可能
となり、その後に他の電子部品4を実装することで装置
に装着できる良品のプリント板ユニットを形成すること
ができる等の利点があり、著しい経済的及び、信頼性向
上の効果が期待できるチップオンボードユニットの試験
方法を提供することができる。
【図面の簡単な説明】
【図1】 本発明のチップオンボードユニットの試験方
法を示す原理説明図である。
【図2】 本実施例のチップオンボードユニット試験装
置を示す一部破断斜視図である。
【図3】 従来の試験方法を示す斜視図である。
【符号の説明】
2はチップ、3は接着剤、4は電子部品、11は被試験ユ
ニット11、11-1,12-1は配線基板、 11-1
a,12-1aは接続ランド、11-1bは位置決め孔、12はア
ダプタプリント板、12-2はコネクタ、
12-3は接続ワイヤ、13は接続プリント板、13-1は絶
縁基板、13-2はプローブピン、13-3は位置決めピン、14
は入出力ユニット、16は試験装置、16-1は本体、
16-1aはテーブル、16-2は加圧機構、
16-2aはエヤーシリンダ、16-3は
制御回路、

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 各種電子部品を実装することにより
    装置へ直接装着できるように配線パターンを形成して搭
    載する半導体チップ(2) の特性試験用の接続ランド(11-
    1a) を設けた配線基板(11-1)の表面に半導体チップ(2)
    のみを搭載した被試験ユニット(11)と、上記配線基板(1
    1-1)と同様に配線パターンと特性試験用接続ランド(12-
    1a) を配設した配線基板(12-1)に上記半導体チップ(2)
    を除く他の電子部品(4) を実装したアダプタプリント板
    (12)を、接続プリント板(13)の上記接続ランド(11-1a,1
    2-1a) と対応するそれぞれの位置に立設した複数本のプ
    ローブピン(13-2)により接続させ、入出力ユニット(16)
    とから上記アダプタプリント板(12)に試験用論理パター
    ンを入力して上記半導体素子(2) の試験結果の情報を出
    力することを特徴とするチップオンボードユニットの試
    験方法。
  2. 【請求項2】 位置決めピン(13-3)を端縁に該プロ
    ーブピン(13-2)を中央部に植設した上記接続プリント板
    (13)を加圧機構(16-2)を上部に配設した本体(16-1)に固
    着し、該プローブピン(13-2)と上記アダプタプリント板
    (12)の該接続ランド(12-1a) を導通させ、このアダプタ
    プリント板(12)と上記入出力ユニット(14)を接続すると
    ともに試験を制御する制御回路(16-3)を配設したことを
    特徴とする請求項1記載のチップオンボードユニット試
    験機。
JP3234306A 1991-09-13 1991-09-13 チツプオンボードユニツトの試験方法 Withdrawn JPH0572280A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3234306A JPH0572280A (ja) 1991-09-13 1991-09-13 チツプオンボードユニツトの試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3234306A JPH0572280A (ja) 1991-09-13 1991-09-13 チツプオンボードユニツトの試験方法

Publications (1)

Publication Number Publication Date
JPH0572280A true JPH0572280A (ja) 1993-03-23

Family

ID=16968936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3234306A Withdrawn JPH0572280A (ja) 1991-09-13 1991-09-13 チツプオンボードユニツトの試験方法

Country Status (1)

Country Link
JP (1) JPH0572280A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7164277B2 (en) 2005-04-13 2007-01-16 Denso Corporation Method for circuit inspection
US7728601B2 (en) 2005-05-26 2010-06-01 Denso Corporation Method of inspecting electronic circuit
CN110648425A (zh) * 2019-09-20 2020-01-03 天地融科技股份有限公司 一种车载单元的检测方法和系统

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7164277B2 (en) 2005-04-13 2007-01-16 Denso Corporation Method for circuit inspection
US7728601B2 (en) 2005-05-26 2010-06-01 Denso Corporation Method of inspecting electronic circuit
CN110648425A (zh) * 2019-09-20 2020-01-03 天地融科技股份有限公司 一种车载单元的检测方法和系统
CN110648425B (zh) * 2019-09-20 2021-05-14 天地融科技股份有限公司 一种车载单元的检测方法和系统

Similar Documents

Publication Publication Date Title
US6967494B2 (en) Wafer-interposer assembly
US5014002A (en) ATE jumper programmable interface board
US6392428B1 (en) Wafer level interposer
US6927593B2 (en) System for testing semiconductor die on multiple semiconductor wafers
JP2000323629A (ja) インタポーザ・アセンブリのアセンブル方法
US5128612A (en) Disposable high performance test head
US20080079455A1 (en) IC Chip Package, Test Equipment and Interface for Performing a Functional Test of a Chip Contained Within Said Chip Package
WO2008123076A1 (ja) 接続用ボード、プローブカード及びそれを備えた電子部品試験装置
US5825171A (en) Universal burn-in board
JP2005010147A (ja) 検査機能付きモジュール及びその検査方法。
JP2000088920A (ja) 検査装置用インターフェイスユニット
TWI752454B (zh) 用於測試晶片或晶粒的設備
JP2010537187A (ja) マルチサイトプローブ
JPH0572280A (ja) チツプオンボードユニツトの試験方法
US5757201A (en) Universal testing device for electronic modules with different configurations and operating parameters
US7131047B2 (en) Test system including a test circuit board including resistive devices
US6980015B2 (en) Back side probing method and assembly
US7093209B2 (en) Method and apparatus for packaging test integrated circuits
US6507205B1 (en) Load board with matrix card for interfacing to test device
US6265952B1 (en) Adapter for surface mounted devices
JPS612338A (ja) 検査装置
US5768497A (en) Emulator microcomputer unit
KR200265544Y1 (ko) 실리콘 러버를 이용한 반도체 패키지 테스트 소켓
JP2000314745A (ja) プローブ先端構成
US6784668B1 (en) Electrical conduction array on the bottom side of a tester thermal head

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19981203