JP3363951B2 - インサーキット・テスト装置システム - Google Patents
インサーキット・テスト装置システムInfo
- Publication number
- JP3363951B2 JP3363951B2 JP15782093A JP15782093A JP3363951B2 JP 3363951 B2 JP3363951 B2 JP 3363951B2 JP 15782093 A JP15782093 A JP 15782093A JP 15782093 A JP15782093 A JP 15782093A JP 3363951 B2 JP3363951 B2 JP 3363951B2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- measuring
- pins
- current
- circuit assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/302—Contactless testing
- G01R31/312—Contactless testing by capacitive methods
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/70—Testing of connections between components and printed circuit boards
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/70—Testing of connections between components and printed circuit boards
- G01R31/71—Testing of solder joints
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Description
【０００１】
【産業上の利用分野】本発明は、ー般に、測定及びテス
ト装置に関するものであり、とりわけ、インサーキット
・テスト装置に関するものである。さらに詳述すると、
本発明は、主として、集積回路または他のコンポーネン
トと回路アセンブリとの間の接続を試験するインサーキ
ット・テスタに関するものである。
ト装置に関するものであり、とりわけ、インサーキット
・テスト装置に関するものである。さらに詳述すると、
本発明は、主として、集積回路または他のコンポーネン
トと回路アセンブリとの間の接続を試験するインサーキ
ット・テスタに関するものである。
【０００２】
【従来技術とその問題点】本明細書において、回路アセ
ンブリとプリント回路基板という用語は、互換性がある
ものとみなされる。回路アセンブリという用語には、プ
リント回路基板だけではなく、他の型式の回路アセンブ
リも含まれている。回路アセンブリは、電気コンポーネ
ント及び電子コンポーネントと、これらのコンポーネン
トを接続する導電体の組み合わせである。結果得られる
組み合わせは、物理的または機能的単位を形成するよう
に製造される。本明細書において、トレースと呼ばれる
用語は、とりわけ、プリント回路基板におけるこれらの
接続用導電体を表すために用いられる。ノードという用
語には、コンポーネントの接続ピンを含む、こうした導
電接続された経路から成る電気的接続部が含まれる。一
般に、ノードという用語には、前記コンポーネントの端
子接続部に導電接続されない、コンポーネント内部の回
路構成は含まれない。
ンブリとプリント回路基板という用語は、互換性がある
ものとみなされる。回路アセンブリという用語には、プ
リント回路基板だけではなく、他の型式の回路アセンブ
リも含まれている。回路アセンブリは、電気コンポーネ
ント及び電子コンポーネントと、これらのコンポーネン
トを接続する導電体の組み合わせである。結果得られる
組み合わせは、物理的または機能的単位を形成するよう
に製造される。本明細書において、トレースと呼ばれる
用語は、とりわけ、プリント回路基板におけるこれらの
接続用導電体を表すために用いられる。ノードという用
語には、コンポーネントの接続ピンを含む、こうした導
電接続された経路から成る電気的接続部が含まれる。一
般に、ノードという用語には、前記コンポーネントの端
子接続部に導電接続されない、コンポーネント内部の回
路構成は含まれない。
【０００３】本明細書において、集積回路という用語
は、回路アセンブリに取り付けられる範疇のコンポーネ
ントを表すために利用される。この用語は、開示の発明
の適用を集積回路に制限するために用いられるわけでは
ない。現在の技術的状況では、本発明の主たる貢献は、
集積回路であるコンポーネントのテストにある。
は、回路アセンブリに取り付けられる範疇のコンポーネ
ントを表すために利用される。この用語は、開示の発明
の適用を集積回路に制限するために用いられるわけでは
ない。現在の技術的状況では、本発明の主たる貢献は、
集積回路であるコンポーネントのテストにある。
【０００４】電子コンポーネントをプリント回路基板に
ハンダ付けした後で、コンポーネントとプリント回路基
板のテストを行うのは重要である。機能テスト、インサ
ーキット・テスト、及び、製造欠陥分析を含めて、コン
ポーネントとプリント回路基板についてテストするため
の、いくつかの異なるアプローチが、開発されてきた。
ハンダ付けした後で、コンポーネントとプリント回路基
板のテストを行うのは重要である。機能テスト、インサ
ーキット・テスト、及び、製造欠陥分析を含めて、コン
ポーネントとプリント回路基板についてテストするため
の、いくつかの異なるアプローチが、開発されてきた。
【０００５】機能テストでは、あらかじめ決められた入
力信号を加えて、プリント回路基板の出力をモニター
し、プリント回路基板に全てのコンポーネントが存在
し、適正に動作しているか否かを判定する。機能テスト
では、プリント回路基板が適正に機能しているか否かを
判定するための方法を提供するが、プリント回路基板上
における個々のコンポーネントに関する情報はほとん
ど、あるいは、全く提供しない。複雑なプログラミング
技法を利用して、入力データを慎重に選択し、出力結果
を分析することによって得られるのは、回路基板上にお
いて機能していないコンポーネントの位置に関する制限
された情報であった。こうしたシステムは、複雑で、し
ばしば実施にはコストが高くつき、通常は、誤動作して
いるコンポーネントの位置に関する不明確な情報しか得
られない。
力信号を加えて、プリント回路基板の出力をモニター
し、プリント回路基板に全てのコンポーネントが存在
し、適正に動作しているか否かを判定する。機能テスト
では、プリント回路基板が適正に機能しているか否かを
判定するための方法を提供するが、プリント回路基板上
における個々のコンポーネントに関する情報はほとん
ど、あるいは、全く提供しない。複雑なプログラミング
技法を利用して、入力データを慎重に選択し、出力結果
を分析することによって得られるのは、回路基板上にお
いて機能していないコンポーネントの位置に関する制限
された情報であった。こうしたシステムは、複雑で、し
ばしば実施にはコストが高くつき、通常は、誤動作して
いるコンポーネントの位置に関する不明確な情報しか得
られない。
【０００６】機能テストの制限のため、インサーキット
・テスト技法を利用して、プリント回路基板上のコンポ
ーネントを個々にテストし、これらのコンポーネントが
適正に取り付けられ、機能しているか否かの判定が行わ
れた。このプロセスでは、「ベッド・オブ・ネイル」取
り付け具を利用して、個々のコンポーネントにそれぞれ
アクセスし、そのコンポーネントを個々にテストする。
この方法によれば、機能していないコンポーネントを識
別して、取り替えることによって、回路基板全体が廃棄
処分にならないようにすることができる。このプロセス
は、コンポーネント内部の回路が既知のものであり、簡
単にテストすることができる、単純なコンポーネントの
場合にはうまく作用する。テストを受けるコンポーネン
トが極めて複雑なものであったり、あるいは、コンポー
ネント内部の回路が未知のものである場合には、インサ
ーキット・テストで満足のいく結果を得るのは不可能で
ある。
・テスト技法を利用して、プリント回路基板上のコンポ
ーネントを個々にテストし、これらのコンポーネントが
適正に取り付けられ、機能しているか否かの判定が行わ
れた。このプロセスでは、「ベッド・オブ・ネイル」取
り付け具を利用して、個々のコンポーネントにそれぞれ
アクセスし、そのコンポーネントを個々にテストする。
この方法によれば、機能していないコンポーネントを識
別して、取り替えることによって、回路基板全体が廃棄
処分にならないようにすることができる。このプロセス
は、コンポーネント内部の回路が既知のものであり、簡
単にテストすることができる、単純なコンポーネントの
場合にはうまく作用する。テストを受けるコンポーネン
トが極めて複雑なものであったり、あるいは、コンポー
ネント内部の回路が未知のものである場合には、インサ
ーキット・テストで満足のいく結果を得るのは不可能で
ある。
【０００７】製造欠陥アナライザは、より単純なテスト
を可能にし、実施がより安価ですむ、別の範疇のテスト
装置である。これらの装置は、プリント回路基板上にお
ける短絡、集積回路の欠損、曲がったコンポーネント・
ピン等のような製造故障の位置を突き止めるように設計
されている。これらの装置は、短絡や、総体的なアナロ
グ故障を見つける上ではかなり良好な仕事をするが、基
板のデジタル・セクションのテストを満足させるには不
十分である。
を可能にし、実施がより安価ですむ、別の範疇のテスト
装置である。これらの装置は、プリント回路基板上にお
ける短絡、集積回路の欠損、曲がったコンポーネント・
ピン等のような製造故障の位置を突き止めるように設計
されている。これらの装置は、短絡や、総体的なアナロ
グ故障を見つける上ではかなり良好な仕事をするが、基
板のデジタル・セクションのテストを満足させるには不
十分である。
【０００８】全てのプリント回路基板について取り組む
必要のある極めて重要な要件の１つは、どのコンポーネ
ントも全てのピンが回路基板にハンダ付けされていなけ
ればならないということである。機能テストの場合、特
定のピンによって実施される機能が、機能テストで徹底
的にテストされなければ、特定のピンを見落とす可能性
がある。このタイプの故障テストは、用途が特定された
集積回路（ＡＳＩＣ）の場合のように、コンポーネント
内の回路が未知の場合、特に困難である。ＡＳの数は多
数であり、これらの素子が複雑であったりするために、
時間及びコストの理由から、このタイプのコンポーネン
トの故障を分離検出するためのインサーキット・テスト
または機能テストを実現できなくなる場合がよくある。
必要のある極めて重要な要件の１つは、どのコンポーネ
ントも全てのピンが回路基板にハンダ付けされていなけ
ればならないということである。機能テストの場合、特
定のピンによって実施される機能が、機能テストで徹底
的にテストされなければ、特定のピンを見落とす可能性
がある。このタイプの故障テストは、用途が特定された
集積回路（ＡＳＩＣ）の場合のように、コンポーネント
内の回路が未知の場合、特に困難である。ＡＳの数は多
数であり、これらの素子が複雑であったりするために、
時間及びコストの理由から、このタイプのコンポーネン
トの故障を分離検出するためのインサーキット・テスト
または機能テストを実現できなくなる場合がよくある。
【０００９】容量接続による接続検査の分野における先
行技術には、Ｍｉｃｈａｅｌ Ｒｉｇｎａｌｌによる英
国特許ＧＢ ２１４３９５４Ａがある。Ｒｉｇｎａｌｌ
は、回路アセンブリまたはプリント回路基板のネットワ
ークの検査に容量結合を用いる主たる理由の１つとし
て、オーム接触の必要がないことを挙げている。オーム
接触プローブが、接触表面の汚染に影響を受けやすいの
は明らかである。この汚染によって、実際には、テスト
接触に障害があり、回路には欠陥のない場合に、テスト
を受ける回路が開放されていると診断されるといった、
間違ったテストの判定がなされる可能性がある。Ｒｉｇ
ｎａｌｌの教示によれば、他の回路要素から分離した導
電接続部の接続性は、回路アセンブリにおける導電性ト
レースの末端に容量結合を施すことによって検査するこ
とができる。Ｒｉｇｎａｌｌの教示によれば、こうした
容量結合によって、トレースに対する接触接続を行わず
に、テストを実施することが可能になる。
行技術には、Ｍｉｃｈａｅｌ Ｒｉｇｎａｌｌによる英
国特許ＧＢ ２１４３９５４Ａがある。Ｒｉｇｎａｌｌ
は、回路アセンブリまたはプリント回路基板のネットワ
ークの検査に容量結合を用いる主たる理由の１つとし
て、オーム接触の必要がないことを挙げている。オーム
接触プローブが、接触表面の汚染に影響を受けやすいの
は明らかである。この汚染によって、実際には、テスト
接触に障害があり、回路には欠陥のない場合に、テスト
を受ける回路が開放されていると診断されるといった、
間違ったテストの判定がなされる可能性がある。Ｒｉｇ
ｎａｌｌの教示によれば、他の回路要素から分離した導
電接続部の接続性は、回路アセンブリにおける導電性ト
レースの末端に容量結合を施すことによって検査するこ
とができる。Ｒｉｇｎａｌｌの教示によれば、こうした
容量結合によって、トレースに対する接触接続を行わず
に、テストを実施することが可能になる。
【００１０】
【発明の目的】本発明の主たる目的は、電気コンポーネ
ントのピンとプリント回路基板すなわち回路アセンブリ
との間の接続の完全性をテストするための改良された装
置及び方法を提供することにある。
ントのピンとプリント回路基板すなわち回路アセンブリ
との間の接続の完全性をテストするための改良された装
置及び方法を提供することにある。
【００１１】
【発明の概要】本発明によるシステムは、回路アセンブ
リのコンポーネントの接続ピンが、回路アセンブリと適
正に接続されているか否かを判定する。本発明によれ
ば、電気コンポーネントの接続ピンと電気回路アセンブ
リとの電気的接触の完全性を測定するシステムは、電流
を供給するための信号手段と、コンポーネントの接続ピ
ンと回路アセンブリとの接続に関連した容量を表すパラ
メータを測定するための測定手段と、測定手段に接続さ
れ、接続ピンの表面に近接して配置される表面を具備す
る導電性電極と、信号手段の出力からテストを受ける接
続ピンへの電気的接続部と、回路アセンブリの少なくと
も１つの他のノードと信号手段における共通信号帰路と
の間の電気的接続から構成される。
リのコンポーネントの接続ピンが、回路アセンブリと適
正に接続されているか否かを判定する。本発明によれ
ば、電気コンポーネントの接続ピンと電気回路アセンブ
リとの電気的接触の完全性を測定するシステムは、電流
を供給するための信号手段と、コンポーネントの接続ピ
ンと回路アセンブリとの接続に関連した容量を表すパラ
メータを測定するための測定手段と、測定手段に接続さ
れ、接続ピンの表面に近接して配置される表面を具備す
る導電性電極と、信号手段の出力からテストを受ける接
続ピンへの電気的接続部と、回路アセンブリの少なくと
も１つの他のノードと信号手段における共通信号帰路と
の間の電気的接続から構成される。
【００１２】本発明の望ましい実施例は、さらに、前記
パラメータが所定の制限内にない場合には必ずエラー条
件を表示するエラー表示手段も備えている。測定値が低
限界未満の場合は、開放ピンを表示する。測定値が高限
界を超える場合は、コンポーネントにおける接地ピンま
たは電源ピンの開放といった、他の故障を表示する。測
定手段は、導電性電極と信号手段における共通信号帰路
との間の電流または電圧を測定するための手段から構成
するのが有利と考えられるが、これらのオプションは、
本発明の望ましい実施例を示している。代替案として、
信号手段及び測定手段に対する接続を互換することが可
能である。こうした互換構成は、測定手段を並列化する
インピーダンスが、測定の反復性に悪影響を及ぼさない
ほどに十分に高いことが分かっている場合には、有効で
ある。これらのインピーダンスは、回路アセンブリのイ
ンピーダンスと測定システムのインピーダンスの両方か
ら構成される。
パラメータが所定の制限内にない場合には必ずエラー条
件を表示するエラー表示手段も備えている。測定値が低
限界未満の場合は、開放ピンを表示する。測定値が高限
界を超える場合は、コンポーネントにおける接地ピンま
たは電源ピンの開放といった、他の故障を表示する。測
定手段は、導電性電極と信号手段における共通信号帰路
との間の電流または電圧を測定するための手段から構成
するのが有利と考えられるが、これらのオプションは、
本発明の望ましい実施例を示している。代替案として、
信号手段及び測定手段に対する接続を互換することが可
能である。こうした互換構成は、測定手段を並列化する
インピーダンスが、測定の反復性に悪影響を及ぼさない
ほどに十分に高いことが分かっている場合には、有効で
ある。これらのインピーダンスは、回路アセンブリのイ
ンピーダンスと測定システムのインピーダンスの両方か
ら構成される。
【００１３】本発明の他の実施例における電流測定手段
も、電流測定接続を仮想アースに保持する手段から構成
される。この仮想アースは、従来の演算増幅回路構成に
よって実現することが可能である。さらに、測定手段に
計算手段を有効に結合することによって、有効容量を計
算し、測定パラメータが所定の限界外になると、これを
判定して、テストを受けるピンが開放されているものと
診断されるようにすることが可能である。他の実施例で
は、計算手段は、容量の単位に変換せず、測定単位に基
づいてこうした判定を実施することができる。
も、電流測定接続を仮想アースに保持する手段から構成
される。この仮想アースは、従来の演算増幅回路構成に
よって実現することが可能である。さらに、測定手段に
計算手段を有効に結合することによって、有効容量を計
算し、測定パラメータが所定の限界外になると、これを
判定して、テストを受けるピンが開放されているものと
診断されるようにすることが可能である。他の実施例で
は、計算手段は、容量の単位に変換せず、測定単位に基
づいてこうした判定を実施することができる。
【００１４】導電性電極は、テストを受けるコンポーネ
ントのリード線の導電性回路の近くに位置する場合には
有効である。これには、実際の露出した導電性リード線
材料だけでなく、コンポーネント内の絶縁材料によって
導電性電極から分離された導電性材料も含まれる。絶縁
材料の誘電率は、空気よりも高いので、測定される応答
は、絶縁材料を同じ離隔距離のエア・ギャップに置き換
えた場合よりも高くなる。
ントのリード線の導電性回路の近くに位置する場合には
有効である。これには、実際の露出した導電性リード線
材料だけでなく、コンポーネント内の絶縁材料によって
導電性電極から分離された導電性材料も含まれる。絶縁
材料の誘電率は、空気よりも高いので、測定される応答
は、絶縁材料を同じ離隔距離のエア・ギャップに置き換
えた場合よりも高くなる。
【００１５】本発明の望ましい実施例の場合、非導電性
コンポーネント・パッケージの上に配置された、銅箔の
ような金属電極を利用している。次に、剣山状治具によ
って、テストを受けるコンポーネント・ピンに接続する
プリント回路基板の配線トレースに対する接続部が形成
される。この接続は、さらに、発振器（信号手段）に接
続される。銅箔電極は、交流電流測定手段に接続され
る。発振器は、テストを受けるコンポーネント・ピンに
対して電圧を印加するようにセットされる。発振器、一
般に、０．２ボルトＲＭＳ振幅及び１０キロヘルツ（Ｋ
ｈｚ）に近い周波数にセットされる。回路アセンブリの
少なくとも１つの他のノードが、発振器の共通信号帰路
に接続される。一般に、回路アセンブリの接地面に取り
付けられるコンポーネントのピンは、オシレータの共通
信号帰路に接続するように選択されたピンの１つであ
る。回路アセンブリにおけるテストを受けるピンを含む
ノード以外の全てのノードは、オシレータの共通信号帰
路に接続されることが多い。
コンポーネント・パッケージの上に配置された、銅箔の
ような金属電極を利用している。次に、剣山状治具によ
って、テストを受けるコンポーネント・ピンに接続する
プリント回路基板の配線トレースに対する接続部が形成
される。この接続は、さらに、発振器（信号手段）に接
続される。銅箔電極は、交流電流測定手段に接続され
る。発振器は、テストを受けるコンポーネント・ピンに
対して電圧を印加するようにセットされる。発振器、一
般に、０．２ボルトＲＭＳ振幅及び１０キロヘルツ（Ｋ
ｈｚ）に近い周波数にセットされる。回路アセンブリの
少なくとも１つの他のノードが、発振器の共通信号帰路
に接続される。一般に、回路アセンブリの接地面に取り
付けられるコンポーネントのピンは、オシレータの共通
信号帰路に接続するように選択されたピンの１つであ
る。回路アセンブリにおけるテストを受けるピンを含む
ノード以外の全てのノードは、オシレータの共通信号帰
路に接続されることが多い。
【００１６】金属電極は、また、コンポーネント全体を
カバーするので、パッケージの他の全てのピンと容量結
合するのが普通である。この構造によって、コンポーネ
ントの各ピンと導電性電極との間にコンデンサが形成さ
れる。コンポーネントは、また、コンポーネントの各対
のピンの間において容量を示す。この容量は、ピンのリ
ード線間の容量だけでなく、集積回路のダイの内側にお
ける内部容量によっても形成される。テストを受けるコ
ンポーネントに取り付けられる対をなすプリント回路の
トレース間には、付加容量が生じる。付加容量は、一般
に、各プリント回路基板からそのプリント回路基板の接
地面までの間に生じる。これらの容量は、一般に、約１
０ピコ・ファラッド（１０ｐＦ）ほどになる。該容量
は、場合によっては、１ないし２ｐＦから１００ｐＦも
の大きさまで変動する可能性がある。
カバーするので、パッケージの他の全てのピンと容量結
合するのが普通である。この構造によって、コンポーネ
ントの各ピンと導電性電極との間にコンデンサが形成さ
れる。コンポーネントは、また、コンポーネントの各対
のピンの間において容量を示す。この容量は、ピンのリ
ード線間の容量だけでなく、集積回路のダイの内側にお
ける内部容量によっても形成される。テストを受けるコ
ンポーネントに取り付けられる対をなすプリント回路の
トレース間には、付加容量が生じる。付加容量は、一般
に、各プリント回路基板からそのプリント回路基板の接
地面までの間に生じる。これらの容量は、一般に、約１
０ピコ・ファラッド（１０ｐＦ）ほどになる。該容量
は、場合によっては、１ないし２ｐＦから１００ｐＦも
の大きさまで変動する可能性がある。
【００１７】こうした固有の容量の影響は、回路のモデ
リング及び分析によって最もよく確かめられる。図７に
は、こうした固有の容量を想定した場合における、本発
明の望ましい実施例の性能を分析するための回路モデル
が示されている。このモデルの場合、電流測定手段は、
抵抗器の両端間における電圧を測定する交流電圧計から
構成される。この例では、４つのピンを備えたコンポー
ネント（集積回路）が用いられている。４つのピンのう
ちの１つは、回路アセンブリの接地面に接続されてい
る。各接続ピンから導電性電極１０６までの容量は、
０．０４０ピコ・ファラッド（０．０４０ｐＦ）と想定
されている。また、上述の固有の容量は、１０ピコ・フ
ァラッド（１０ｐＦ）と想定されている。信号手段１０
４は、０．２ボルトＲＭＳ及び１０キロヘルツ（１０ｋ
Ｈｚ）にセットされていると想定されている。測定され
る容量は、全容量ネットワークに取って代わることので
きる容量値、すなわち、信号手段と電流測定手段の間に
直接接続することの可能な容量であると想定されてい
る。この問題の解決策は、手動で式を解くことによって
得ることができる。ただし、ここに提示の解決策は、デ
ジタル・コンピュータについて一般に利用可能なネット
ワークの分析プログラムを用いることによって、得られ
た。該回路は、６つの条件下で分析された。３つの条件
が、本書に記載の３つの測定構成を反映している。これ
らの各測定構成毎に、２つの回路アセンブリ、すなわ
ち、全てのピンがハンダ付けされた回路アセンブリと、
ピンの１つが開放接続部を有する回路アセンブリが検査
を受ける。
リング及び分析によって最もよく確かめられる。図７に
は、こうした固有の容量を想定した場合における、本発
明の望ましい実施例の性能を分析するための回路モデル
が示されている。このモデルの場合、電流測定手段は、
抵抗器の両端間における電圧を測定する交流電圧計から
構成される。この例では、４つのピンを備えたコンポー
ネント（集積回路）が用いられている。４つのピンのう
ちの１つは、回路アセンブリの接地面に接続されてい
る。各接続ピンから導電性電極１０６までの容量は、
０．０４０ピコ・ファラッド（０．０４０ｐＦ）と想定
されている。また、上述の固有の容量は、１０ピコ・フ
ァラッド（１０ｐＦ）と想定されている。信号手段１０
４は、０．２ボルトＲＭＳ及び１０キロヘルツ（１０ｋ
Ｈｚ）にセットされていると想定されている。測定され
る容量は、全容量ネットワークに取って代わることので
きる容量値、すなわち、信号手段と電流測定手段の間に
直接接続することの可能な容量であると想定されてい
る。この問題の解決策は、手動で式を解くことによって
得ることができる。ただし、ここに提示の解決策は、デ
ジタル・コンピュータについて一般に利用可能なネット
ワークの分析プログラムを用いることによって、得られ
た。該回路は、６つの条件下で分析された。３つの条件
が、本書に記載の３つの測定構成を反映している。これ
らの各測定構成毎に、２つの回路アセンブリ、すなわ
ち、全てのピンがハンダ付けされた回路アセンブリと、
ピンの１つが開放接続部を有する回路アセンブリが検査
を受ける。
【００１８】第１の構成は、先行技術（Ｒｉｇｎａｌ
ｌ）の場合を表しており、共通信号帰路に少なくとも１
つの他のピンを接続するための手段が設けられていな
い。
ｌ）の場合を表しており、共通信号帰路に少なくとも１
つの他のピンを接続するための手段が設けられていな
い。
【００１９】第２の構成は、共通信号帰路にコンポーネ
ントのアース接続を行うことによって得られる改良を表
している。
ントのアース接続を行うことによって得られる改良を表
している。
【００２０】第３の構成は、テストを受けるピンを備え
るノード以外の全てのノードが、共通信号帰路に接続さ
れている場合に得られる改良を表している。下記の表
は、分析結果を表している。
るノード以外の全てのノードが、共通信号帰路に接続さ
れている場合に得られる改良を表している。下記の表
は、分析結果を表している。
【００２１】
【表１】
〔有効等価容量〕
構成 試験されるピンは 試験されるピンは
接続されている。 開放されている。
他のピンは共通信号帰路に ０．１５９８ｐＦ ０．１５９１ｐＦ
接続されていない。
接地ピンが共通信号帰路に ０．０８００ｐＦ ０．０３１９ｐＦ
接続されている。
他の全てのピンが共通信号 ０．０４００ｐＦ ０．０００１ｐＦ
帰路に接続されている。
【００２２】この表から明らかなように、共通信号帰路
に少なくとも１つの他のピンが接続されていなければ、
開放と短絡の差を測定することはできない。妥当な時間
で容易に測定可能な容量差より小さい容量差（０．００
０７ｐＦ）であるというだけでなく、ユニット毎の固有
容量の変動は、この差の数倍になる。第２の構成には、
開放と短絡の間の変動が０．０４０ｐＦを超える状態が
示されている。これは、妥当な時間で容易に測定され
る。テストを受けるピンが開放されている状態での残差
測定は、そのピンを接続した状態での測定の半分未満に
なる。これは、ユニット間変動が、開放に基づく変化よ
りも小さくなるということを意味するものである。これ
が、信頼に足るテストの要件である。第３の構成は、全
てのピンが共通信号帰路に接続されている場合を示して
いる。接続されたピンの値がほぼ期待通りであるだけで
なく、ピンを開放した状態の残差がほぼゼロになる。
に少なくとも１つの他のピンが接続されていなければ、
開放と短絡の差を測定することはできない。妥当な時間
で容易に測定可能な容量差より小さい容量差（０．００
０７ｐＦ）であるというだけでなく、ユニット毎の固有
容量の変動は、この差の数倍になる。第２の構成には、
開放と短絡の間の変動が０．０４０ｐＦを超える状態が
示されている。これは、妥当な時間で容易に測定され
る。テストを受けるピンが開放されている状態での残差
測定は、そのピンを接続した状態での測定の半分未満に
なる。これは、ユニット間変動が、開放に基づく変化よ
りも小さくなるということを意味するものである。これ
が、信頼に足るテストの要件である。第３の構成は、全
てのピンが共通信号帰路に接続されている場合を示して
いる。接続されたピンの値がほぼ期待通りであるだけで
なく、ピンを開放した状態の残差がほぼゼロになる。
【００２３】このモデリングの結果は、本明細書でのべ
る本発明の長所が明確に示している。分析の結果は、プ
リント回路基板の実際の測定値とほぼ一致する。また、
電源及び接地面とノードによって望ましくない容量効果
の伝搬手段が形成されるのは明白である。望ましい実施
例の場合、こうした望ましくない効果は、他の回路アセ
ンブリのノードを信号手段の共通信号帰路リード線に取
り付けることによって低減する。
る本発明の長所が明確に示している。分析の結果は、プ
リント回路基板の実際の測定値とほぼ一致する。また、
電源及び接地面とノードによって望ましくない容量効果
の伝搬手段が形成されるのは明白である。望ましい実施
例の場合、こうした望ましくない効果は、他の回路アセ
ンブリのノードを信号手段の共通信号帰路リード線に取
り付けることによって低減する。
【００２４】別実施例として、電圧測定手段によって、
本発明を実施することも可能である。この場合、やは
り、間接的ではあるが、電流も測定される。測定された
電圧は、ほとんどが制御の効かない漂遊容量によって形
成される並列インピーダンス（主として容量性）を横切
って電流を表している。これらの漂遊容量の変動性が、
これが望ましい実施例でない主たる理由である。電流測
定手段による測定は、これらの漂遊容量に流れる電流を
生じさせるエラーを最小限にとどめる低インピーダンス
を示すのが普通である。
本発明を実施することも可能である。この場合、やは
り、間接的ではあるが、電流も測定される。測定された
電圧は、ほとんどが制御の効かない漂遊容量によって形
成される並列インピーダンス（主として容量性）を横切
って電流を表している。これらの漂遊容量の変動性が、
これが望ましい実施例でない主たる理由である。電流測
定手段による測定は、これらの漂遊容量に流れる電流を
生じさせるエラーを最小限にとどめる低インピーダンス
を示すのが普通である。
【００２５】英国特許ＧＢ ２１４３９５４Ａにおける
Ｒｉｇｎａｌｌの教示によれば、既にコンポーネントが
実装されている回路アセンブリの検査に彼の技法を適用
するようには示唆されていない。Ｒｉｇｎａｌｌの技法
を開放されたコンポーネントのリード線接続に関する問
題に適用しようとすれば、すぐさま、プリント回路基板
とコンポーネント自体の内部容量の両方によって供給さ
れる漂遊容量という大きな問題に直面することになる。
Ｒｉｇｎａｌｌの教示によれば、既にコンポーネントが
実装されている回路アセンブリの検査に彼の技法を適用
するようには示唆されていない。Ｒｉｇｎａｌｌの技法
を開放されたコンポーネントのリード線接続に関する問
題に適用しようとすれば、すぐさま、プリント回路基板
とコンポーネント自体の内部容量の両方によって供給さ
れる漂遊容量という大きな問題に直面することになる。
【００２６】本発明は、これらの厄介な共通電源接続部
を共通信号帰路リード線に接続することによって、Ｒｉ
ｎｇｎａｌｌのアプローチの欠点を回避するものであ
る。本発明は、また、低周波信号（一般に、１０キロヘ
ルツあたり）を利用する。この周波数選択によって、回
路アセンブリと共通信号帰路接続部の間における低イン
ピーダンス接続が可能になる。１０メガヘルツといった
高周波数で動作すると、共通信号帰路リード線に対する
接続部のインダクタンスがかなり大きくなる。これによ
って、スプリアス応答、及び、これに付随するコンポー
ネントの接続部における回路の確固たる診断に必要な分
解能の欠如が、非常に大きな問題になる。
を共通信号帰路リード線に接続することによって、Ｒｉ
ｎｇｎａｌｌのアプローチの欠点を回避するものであ
る。本発明は、また、低周波信号（一般に、１０キロヘ
ルツあたり）を利用する。この周波数選択によって、回
路アセンブリと共通信号帰路接続部の間における低イン
ピーダンス接続が可能になる。１０メガヘルツといった
高周波数で動作すると、共通信号帰路リード線に対する
接続部のインダクタンスがかなり大きくなる。これによ
って、スプリアス応答、及び、これに付随するコンポー
ネントの接続部における回路の確固たる診断に必要な分
解能の欠如が、非常に大きな問題になる。
【００２７】
【実施例の説明】以下の説明は、現在のところ最良とみ
なされる本発明の実施態様である。この説明は、制限を
意味するものと解釈すべきではなく、本発明の原理を説
明するためのものでしかない。図１には、本発明の実施
例の１つが示されている。ここで図１を参照すると、本
発明のシステム１０２は、一般に０．２ボルトで１０キ
ロヘルツ（１０ｋＨｚ）の交流電流信号を供給する発振
器１０４を利用している。発振器１０４の出力は、テス
トを受けるピン１１２に接続される。導電性電極１０６
が、コンポーネント・パッケージ１１０の上に配置され
る。電極１０６とコンポーネント・パッケージ１１０の
間には、絶縁体１０８を配置することができる。電極１
０６は、電流計１１６のような電流測定装置に接続され
ている。コンポーネントのもう１つのピン１２０が、共
通信号帰路１２２に接続される。一般に、もう１つのピ
ン１２０は、コンポーネント１１０の電源または接地ピ
ンに選択される。このもう１つのピンは、回路アセンブ
リの電源または接地面に連結される。
なされる本発明の実施態様である。この説明は、制限を
意味するものと解釈すべきではなく、本発明の原理を説
明するためのものでしかない。図１には、本発明の実施
例の１つが示されている。ここで図１を参照すると、本
発明のシステム１０２は、一般に０．２ボルトで１０キ
ロヘルツ（１０ｋＨｚ）の交流電流信号を供給する発振
器１０４を利用している。発振器１０４の出力は、テス
トを受けるピン１１２に接続される。導電性電極１０６
が、コンポーネント・パッケージ１１０の上に配置され
る。電極１０６とコンポーネント・パッケージ１１０の
間には、絶縁体１０８を配置することができる。電極１
０６は、電流計１１６のような電流測定装置に接続され
ている。コンポーネントのもう１つのピン１２０が、共
通信号帰路１２２に接続される。一般に、もう１つのピ
ン１２０は、コンポーネント１１０の電源または接地ピ
ンに選択される。このもう１つのピンは、回路アセンブ
リの電源または接地面に連結される。
【００２８】テストが実施されると、テストされるピン
１１２に取り付けるべき回路アセンブリのトレース１１
４に、発振器１０４の電圧が印加される。次に、発振器
１０４の電圧は、コンポーネントのピン１１２に生じ
る。容量結合によって、電流は、電極１０６に送られ、
さらに、電流測定装置１１６に達することになる。測定
電流が、所定の限界内であれば、ピン１１２は、位置１
１８においてコンポーネント１１０接続されなければな
らない。ピン１１２が位置１１８で接続されていなけれ
ば、電極１０６には電流が流れず、電流が電流計１１６
によって測定されないので、ピン開放故障が存在するも
のと表示される。
１１２に取り付けるべき回路アセンブリのトレース１１
４に、発振器１０４の電圧が印加される。次に、発振器
１０４の電圧は、コンポーネントのピン１１２に生じ
る。容量結合によって、電流は、電極１０６に送られ、
さらに、電流測定装置１１６に達することになる。測定
電流が、所定の限界内であれば、ピン１１２は、位置１
１８においてコンポーネント１１０接続されなければな
らない。ピン１１２が位置１１８で接続されていなけれ
ば、電極１０６には電流が流れず、電流が電流計１１６
によって測定されないので、ピン開放故障が存在するも
のと表示される。
【００２９】テストを実施する場合、発振器１０４を作
動させて、電極１０６に電流が流される。容量結合によ
って、電流は、集積回路１１０のピン１１２に送られ
る。電流は、接続部を通って、プリント回路基板のトレ
ース１１４に送られ、さらに、電流計１１６に達して、
電流量の測定が行われる。電流計１１６によって、電流
のしきい値量が測定される場合、ピン１１２は、位置１
１８において集積回路のトレース１１４に接続されてい
るにちがいない。ピン１１２が位置１１８において接続
されていなければ、集積回路のトレース１１４には、電
流が流れず、電流計１１６によって電流が測定されない
ので、ピン開放故障が存在するものと表示される。
動させて、電極１０６に電流が流される。容量結合によ
って、電流は、集積回路１１０のピン１１２に送られ
る。電流は、接続部を通って、プリント回路基板のトレ
ース１１４に送られ、さらに、電流計１１６に達して、
電流量の測定が行われる。電流計１１６によって、電流
のしきい値量が測定される場合、ピン１１２は、位置１
１８において集積回路のトレース１１４に接続されてい
るにちがいない。ピン１１２が位置１１８において接続
されていなければ、集積回路のトレース１１４には、電
流が流れず、電流計１１６によって電流が測定されない
ので、ピン開放故障が存在するものと表示される。
【００３０】テストを実施する場合、オシレータ電圧
が、テストを受けるピン１１２に取り付けられた回路ア
センブリのトレース１１４に印加される。オシレータ電
圧は、さらに、コンポーネントのピン１１２に生じる。
容量結合によって、電流は、電極１０６に送られ、さら
に、電流測定装置１１６に達する。測定された電流が所
定の限界内であれば、ピン１１２は、位置１１８におい
て回路アセンブリに接続されているものと判定される。
ピン１１２が位置１１８において接続されていなけれ
ば、電極１０６には、電流が流れず、電流計１１６によ
って電流が測定されないので、ピン開放故障が存在する
ものと表示される。
が、テストを受けるピン１１２に取り付けられた回路ア
センブリのトレース１１４に印加される。オシレータ電
圧は、さらに、コンポーネントのピン１１２に生じる。
容量結合によって、電流は、電極１０６に送られ、さら
に、電流測定装置１１６に達する。測定された電流が所
定の限界内であれば、ピン１１２は、位置１１８におい
て回路アセンブリに接続されているものと判定される。
ピン１１２が位置１１８において接続されていなけれ
ば、電極１０６には、電流が流れず、電流計１１６によ
って電流が測定されないので、ピン開放故障が存在する
ものと表示される。
【００３１】図２には、集積回路コンポーネント１１０
及び電極１０６に関する上部切欠き図が示されており、
図３には、集積回路コンポーネント１１０及び電極１０
６の側部切欠き図が示されている。図２及び図３には、
電極と集積回路のピンの間に、いかにして容量結合が生
じるかが示されている。図２及び３を参照すると、集積
回路パッケージ１１０には、集積回路ダイ２０２が含ま
れている。集積回路ダイ２０２には、接続部が含まれて
いるが、これらの接続は、集積回路パッケージ１１０の
外側に施さなければならない。従って、ピン１１２は、
内部導体２０４に接続され、内部導体２０４は集積回路
２０２にすぐ隣接した位置でピン１１２を集積回路に接
続する。そこで、導体２０４と集積回路２０２の位置と
の間に、小さなワイヤがかけられる。同様の接続が、集
積回路パッケージ１１０の他の全てのピンに対して実施
される。
及び電極１０６に関する上部切欠き図が示されており、
図３には、集積回路コンポーネント１１０及び電極１０
６の側部切欠き図が示されている。図２及び図３には、
電極と集積回路のピンの間に、いかにして容量結合が生
じるかが示されている。図２及び３を参照すると、集積
回路パッケージ１１０には、集積回路ダイ２０２が含ま
れている。集積回路ダイ２０２には、接続部が含まれて
いるが、これらの接続は、集積回路パッケージ１１０の
外側に施さなければならない。従って、ピン１１２は、
内部導体２０４に接続され、内部導体２０４は集積回路
２０２にすぐ隣接した位置でピン１１２を集積回路に接
続する。そこで、導体２０４と集積回路２０２の位置と
の間に、小さなワイヤがかけられる。同様の接続が、集
積回路パッケージ１１０の他の全てのピンに対して実施
される。
【００３２】導体２０４は、コンデンサのプレートの一
方として働く金属プレートを形成する。コンデンサのも
う一方のプレートは、ここではダッシュ・ラインで表示
の電極１０６であり、導体１０６が集積回路パッケージ
１１０の上部に重なるように配置されることを表してい
る。こうして形成されるコンデンサは、小さいが、電極
１０６とピン１１２の間に信号を通すのに十分である。
方として働く金属プレートを形成する。コンデンサのも
う一方のプレートは、ここではダッシュ・ラインで表示
の電極１０６であり、導体１０６が集積回路パッケージ
１１０の上部に重なるように配置されることを表してい
る。こうして形成されるコンデンサは、小さいが、電極
１０６とピン１１２の間に信号を通すのに十分である。
【００３３】図４には、集積回路パッケージ、及び、リ
ード線を他の回路に接続する関連のプリント回路のトレ
ースが示されている。集積回路パッケージ４０２には、
本発明のシステムを利用してテストすべきピン４０４が
含まれている。ピン４０４は、それをプリント回路基板
上の他のコンポーネントに接続する配線トレースに接続
される。剣山状治具（不図示）によって、位置４１８に
おいて、プリント回路のトレース４０８に対する接続が
行われる。接続は、剣山状治具によって、発振器１０４
（図１）の共通信号帰路と集積回路４０２の電源または
アース接続部に取り付けられたトレース４２４との間に
おいて行われる。一般に、プリント回路の電源または接
地トレースは、プリント回路基板の接地または電源面に
直接接続される。他の場合には、プリント回路の電源ま
たは接地トレースは、コンデンサまたは抵抗器（不図
示）のような低インピーダンスを介して電源または接地
面に接続される。ここではダッシュ・ラインによって表
示の電極４２０が集積回路パッケージ４０２に重なるよ
うに配置され、図１に関連して解説のように、電流計
（図４には示されていない）に接続される。剣山状治具
（不図示）によって、４１８におけるプリント回路のト
レース４０８とオシレータの出力が接続される。トレー
ス４０８とピン４０４の間のハンダ付けによる接続が、
ピン４０４とプリント回路基板が接触するポイントで行
われている場合、プリント回路のトレース４０８は、ピ
ン４０４に接続される。次に、電流が、集積回路パッケ
ージ４０２内部の導体４０４と導電性電極４２０の間の
容量を介して流れる。電流は、さらに、電流計（不図
示）を流れ、オシレータの共通信号帰路に戻る。電流計
で測定される結果生じた電流は、集積回路のピン４０４
とプリント回路のトレース４０８の間がハンダで接続さ
れていることを表す。所定の下方限界より低い読み取り
値は、ハンダ接合部の開放を表している。
ード線を他の回路に接続する関連のプリント回路のトレ
ースが示されている。集積回路パッケージ４０２には、
本発明のシステムを利用してテストすべきピン４０４が
含まれている。ピン４０４は、それをプリント回路基板
上の他のコンポーネントに接続する配線トレースに接続
される。剣山状治具（不図示）によって、位置４１８に
おいて、プリント回路のトレース４０８に対する接続が
行われる。接続は、剣山状治具によって、発振器１０４
（図１）の共通信号帰路と集積回路４０２の電源または
アース接続部に取り付けられたトレース４２４との間に
おいて行われる。一般に、プリント回路の電源または接
地トレースは、プリント回路基板の接地または電源面に
直接接続される。他の場合には、プリント回路の電源ま
たは接地トレースは、コンデンサまたは抵抗器（不図
示）のような低インピーダンスを介して電源または接地
面に接続される。ここではダッシュ・ラインによって表
示の電極４２０が集積回路パッケージ４０２に重なるよ
うに配置され、図１に関連して解説のように、電流計
（図４には示されていない）に接続される。剣山状治具
（不図示）によって、４１８におけるプリント回路のト
レース４０８とオシレータの出力が接続される。トレー
ス４０８とピン４０４の間のハンダ付けによる接続が、
ピン４０４とプリント回路基板が接触するポイントで行
われている場合、プリント回路のトレース４０８は、ピ
ン４０４に接続される。次に、電流が、集積回路パッケ
ージ４０２内部の導体４０４と導電性電極４２０の間の
容量を介して流れる。電流は、さらに、電流計（不図
示）を流れ、オシレータの共通信号帰路に戻る。電流計
で測定される結果生じた電流は、集積回路のピン４０４
とプリント回路のトレース４０８の間がハンダで接続さ
れていることを表す。所定の下方限界より低い読み取り
値は、ハンダ接合部の開放を表している。
【００３４】一般に、プリント回路基板上におけるプリ
ント回路のトレースは、それらに関連した漂遊容量を有
している。トレース間におけるこうした容量の例が、図
４において、コンデンサ４１２、４１４、及び、４１６
に関するダッシュ・ラインによって示されている。他の
容量（不図示）は、プリント回路のトレースが、しばし
ば、被制御インピーダンス特性を示すように意図された
接地面に近接しているため、トレースとプリント回路基
板の接地面の間に生じる。また、他の容量（不図示）
は、集積回路自体において、集積回路のピン間と、集積
回路の接続ピンからそのアース（一般には、基板）接続
部の間の両方に生じる。このアース接続部は、設計上、
低インピーダンス経路を介して回路アセンブリ上の１つ
以上の導電性の面に接続されるのが普通である。コンデ
ンサ４１２、４１４、及び、４１６に加えて、ピン４２
４からテストを受けるピン４０４に、及び、ピン４２２
からテストを受けるピン４０４に接続される集積回路の
内部コンデンサによって、発振器が電極４２０に容量注
入を行うための電位経路が形成され、この結果、テスト
を受けるハンダ接合部が開放されている場合であって
も、わずかな容量読み取り値が示される。発振器の共通
信号帰路とプリント回路基板の接地または電源面の間に
おける上述の接続によって、分路コンデンサ、及び、集
積回路内においてそれと並列をなすコンデンサは、集積
回路のピン４２４及び４２２に生じるスプリアス・オシ
レータ信号を大幅に減衰させることが可能になる。コン
デンサ４１２、４１６、及び、４１４は、トレースの長
さ及び間隔に従って、約１０ｐＦになる。
ント回路のトレースは、それらに関連した漂遊容量を有
している。トレース間におけるこうした容量の例が、図
４において、コンデンサ４１２、４１４、及び、４１６
に関するダッシュ・ラインによって示されている。他の
容量（不図示）は、プリント回路のトレースが、しばし
ば、被制御インピーダンス特性を示すように意図された
接地面に近接しているため、トレースとプリント回路基
板の接地面の間に生じる。また、他の容量（不図示）
は、集積回路自体において、集積回路のピン間と、集積
回路の接続ピンからそのアース（一般には、基板）接続
部の間の両方に生じる。このアース接続部は、設計上、
低インピーダンス経路を介して回路アセンブリ上の１つ
以上の導電性の面に接続されるのが普通である。コンデ
ンサ４１２、４１４、及び、４１６に加えて、ピン４２
４からテストを受けるピン４０４に、及び、ピン４２２
からテストを受けるピン４０４に接続される集積回路の
内部コンデンサによって、発振器が電極４２０に容量注
入を行うための電位経路が形成され、この結果、テスト
を受けるハンダ接合部が開放されている場合であって
も、わずかな容量読み取り値が示される。発振器の共通
信号帰路とプリント回路基板の接地または電源面の間に
おける上述の接続によって、分路コンデンサ、及び、集
積回路内においてそれと並列をなすコンデンサは、集積
回路のピン４２４及び４２２に生じるスプリアス・オシ
レータ信号を大幅に減衰させることが可能になる。コン
デンサ４１２、４１６、及び、４１４は、トレースの長
さ及び間隔に従って、約１０ｐＦになる。
【００３５】一般に、共通信号帰路には、できるだけ多
くの回路アセンブリのノードを取り付けることが望まし
い。こうしたノードが、実際上、信号手段を「短絡」さ
せることにならないように注意することが望ましい。テ
ストを受けるコンポーネントのピンに取り付けられた回
路アセンブリのノードが、半導体接合部を含むデバイス
に取り付けられない場合、信号手段は０．５Ｖ ＲＭＳ
以上の振幅に設定されてよい。この振幅の増大によっ
て、測定信号が高くなり、Ｓ／Ｎ比が向上して、測定の
不確実性が低下する。他の場合において、低電圧レベル
でオンになる半導体接合部が、このノードに設けられる
可能性もある。この場合、振幅は、接合部がオンになら
なくなるまで小さくしなければならない。
くの回路アセンブリのノードを取り付けることが望まし
い。こうしたノードが、実際上、信号手段を「短絡」さ
せることにならないように注意することが望ましい。テ
ストを受けるコンポーネントのピンに取り付けられた回
路アセンブリのノードが、半導体接合部を含むデバイス
に取り付けられない場合、信号手段は０．５Ｖ ＲＭＳ
以上の振幅に設定されてよい。この振幅の増大によっ
て、測定信号が高くなり、Ｓ／Ｎ比が向上して、測定の
不確実性が低下する。他の場合において、低電圧レベル
でオンになる半導体接合部が、このノードに設けられる
可能性もある。この場合、振幅は、接合部がオンになら
なくなるまで小さくしなければならない。
【００３６】リード線にドレッシング及びシールドを施
して、信号手段と測定手段の間の望ましくない容量を最
小限に抑えることが望ましい。一般に、信号及び測定手
段に対する接続は、できるだけ短くしておくことが望ま
しい。既知の良好な環境における特定の電極構成に関す
る特定のコンポーネント・パッケージ・タイプに関連し
た応答の研究によって、経験的に限界を求めることが可
能である。これらの応答は、回路アセンブリ及び回路ア
センブリのコンポーネントにおける測定エラー及びロッ
ト間変動を見越して、保護周波数帯を設定しておくべき
である。
して、信号手段と測定手段の間の望ましくない容量を最
小限に抑えることが望ましい。一般に、信号及び測定手
段に対する接続は、できるだけ短くしておくことが望ま
しい。既知の良好な環境における特定の電極構成に関す
る特定のコンポーネント・パッケージ・タイプに関連し
た応答の研究によって、経験的に限界を求めることが可
能である。これらの応答は、回路アセンブリ及び回路ア
センブリのコンポーネントにおける測定エラー及びロッ
ト間変動を見越して、保護周波数帯を設定しておくべき
である。
【００３７】電流測定装置の設計においては、その入力
インピーダンスが、それと並列をなす漂遊容量のインピ
ーダンスよりはるかに、例えば、１０倍も低くなる場
合、該並列容量における電流によるエラーは、測定精度
に対してほとんど影響することはない。抵抗フィードバ
ックを持つ反転演算増幅器の電流・電圧変換器が、こう
した実施態様の１つである。
インピーダンスが、それと並列をなす漂遊容量のインピ
ーダンスよりはるかに、例えば、１０倍も低くなる場
合、該並列容量における電流によるエラーは、測定精度
に対してほとんど影響することはない。抵抗フィードバ
ックを持つ反転演算増幅器の電流・電圧変換器が、こう
した実施態様の１つである。
【００３８】図５には、プリント回路基板全体をテスト
するために用いられる場合の、本発明のダイヤグラムが
示されている。次に、図５を参照すると、プリント回路
基板５００には、複数の集積回路５０６、５０８、５１
０等が含まれている。複数の電極５０２、５０３、５０
４等を含む基板５０１が、プリント回路基板５００の上
部に重なるように配置される。複数のプローブ・ピン５
１２、５１４等を含む剣山状治具は、プリント回路基板
５００の底部に接触させることによって、プリント回路
基板５００上のプリント回路の配線トレースに接続され
る。発振器５１８が、セレクタ５１６に電流を供給す
る。セレレクタ５１６は、基板５０１上の金属電極のそ
れぞれに１つずつ、複数の出力を備えている。全ての電
極に接続されたワイヤを含むケーブル５１７によって、
セレクタ５１６の出力は基板５０１に接続される。マル
チプレクサ５２０は、剣山状治具のそれぞれのピンに１
つずつ対応して一連の入力を有する。マルチプレクサ５
２０の出力は、電流測定装置５２２に接続されている。
コントローラ５２４は、発振器５１８、セレクタ５１
６、マルチプレクサ５２０、及び、電流測定装置５２２
に接続されている。プリント回路基板上の全ての集積回
路をテストするため、コントローラ５２４は、まず、セ
レクタ５１６にプログラミングを施すことによって、基
板５０１上の電極の１つを選択する。コントローラ５２
４は、次に、発振器５１８を作動させて、セレクタ５１
６を介して電流を供給し、テストを受ける集積回路の上
部のすぐ上に位置する基板５０１上の電極に電流を供給
する。コントローラ５２４は、次に、マルチプレクサ５
２０にプログラミングを施すことによって、剣山状治具
からピンの１つを選択する。選択されたピンは、テスト
を受ける特定の集積回路の特定のピンに接続された、プ
リント回路基板５００上のプリント回路のトレースに接
続されたピンである。正確なピンを選択するように、マ
ルチプレクサ５２０にプログラミングを施した後、コン
トローラ５２４は、電流測定装置５２２を作動させて、
プリント回路基板５００上のプリント回路のトレースに
適正な量の電流が生じるか否かを判定する。図４に関連
して上述したように、まず、トレースに容量結合される
分路電流の量を測定し（独立したテストにおいて、完全
に機能する基板を利用することによって）、次に、測定
した電流が分路電流を超えるか否かを確かめることによ
って、正確な量の電流の判定が行われる。
するために用いられる場合の、本発明のダイヤグラムが
示されている。次に、図５を参照すると、プリント回路
基板５００には、複数の集積回路５０６、５０８、５１
０等が含まれている。複数の電極５０２、５０３、５０
４等を含む基板５０１が、プリント回路基板５００の上
部に重なるように配置される。複数のプローブ・ピン５
１２、５１４等を含む剣山状治具は、プリント回路基板
５００の底部に接触させることによって、プリント回路
基板５００上のプリント回路の配線トレースに接続され
る。発振器５１８が、セレクタ５１６に電流を供給す
る。セレレクタ５１６は、基板５０１上の金属電極のそ
れぞれに１つずつ、複数の出力を備えている。全ての電
極に接続されたワイヤを含むケーブル５１７によって、
セレクタ５１６の出力は基板５０１に接続される。マル
チプレクサ５２０は、剣山状治具のそれぞれのピンに１
つずつ対応して一連の入力を有する。マルチプレクサ５
２０の出力は、電流測定装置５２２に接続されている。
コントローラ５２４は、発振器５１８、セレクタ５１
６、マルチプレクサ５２０、及び、電流測定装置５２２
に接続されている。プリント回路基板上の全ての集積回
路をテストするため、コントローラ５２４は、まず、セ
レクタ５１６にプログラミングを施すことによって、基
板５０１上の電極の１つを選択する。コントローラ５２
４は、次に、発振器５１８を作動させて、セレクタ５１
６を介して電流を供給し、テストを受ける集積回路の上
部のすぐ上に位置する基板５０１上の電極に電流を供給
する。コントローラ５２４は、次に、マルチプレクサ５
２０にプログラミングを施すことによって、剣山状治具
からピンの１つを選択する。選択されたピンは、テスト
を受ける特定の集積回路の特定のピンに接続された、プ
リント回路基板５００上のプリント回路のトレースに接
続されたピンである。正確なピンを選択するように、マ
ルチプレクサ５２０にプログラミングを施した後、コン
トローラ５２４は、電流測定装置５２２を作動させて、
プリント回路基板５００上のプリント回路のトレースに
適正な量の電流が生じるか否かを判定する。図４に関連
して上述したように、まず、トレースに容量結合される
分路電流の量を測定し（独立したテストにおいて、完全
に機能する基板を利用することによって）、次に、測定
した電流が分路電流を超えるか否かを確かめることによ
って、正確な量の電流の判定が行われる。
【００３９】本プロセスは、さらに、基板上における各
集積回路の各ピン毎に繰り返される。このプロセスは、
集積回路の各ファミリーとは独立しており、ＴＴＬ、Ｃ
ＯＭＳ等のテストが容易であり、且つ同じプリント回路
基板上の複数のファミリーのテストを実施することが可
能である点に留意することが重要である。次に、図６Ａ
〜６Ｃを利用して、例えば、容量結合を用いて、無負荷
のプリント回路基板をテストすることを教示した英国特
許ＧＢ ２１４３９５４Ａに開示された装置のような、
先行技術の装置と、本発明による装置を区別する本発明
の重要な態様について説明を行う。図６Ａには、ＩＣ１
１０におけるピン１１２のハンダ接合部５３０のチェッ
クに関する本発明の利用が簡略に示されている。電流ま
たは電圧検出器５５０のプローブ５４０が、ハンダ接合
部５３０において、ピン１１２がハンダ付けされたトレ
ースに対して、電気的に接触させられる。検出器５５０
は、測定用演算増幅器（フィードバックを有する）と、
プローブ・ポイントで検出された電流に基づいて容量値
を計算するためのマイクロプロセッサまたは他の手段か
ら構成される。検出器５５０の重要な特徴は、プローブ
・ポイントを仮想アースに保持することである（すなわ
ち、プローブ５４０を見たとき、検出器は、アースに対
して取るに足らぬインピーダンスを持つように見え
る）。代替案として、プローブ・ポイントをオシレー
タ、すなわち、信号発生器１０４の共通帰路に接続する
ことも可能である。
集積回路の各ピン毎に繰り返される。このプロセスは、
集積回路の各ファミリーとは独立しており、ＴＴＬ、Ｃ
ＯＭＳ等のテストが容易であり、且つ同じプリント回路
基板上の複数のファミリーのテストを実施することが可
能である点に留意することが重要である。次に、図６Ａ
〜６Ｃを利用して、例えば、容量結合を用いて、無負荷
のプリント回路基板をテストすることを教示した英国特
許ＧＢ ２１４３９５４Ａに開示された装置のような、
先行技術の装置と、本発明による装置を区別する本発明
の重要な態様について説明を行う。図６Ａには、ＩＣ１
１０におけるピン１１２のハンダ接合部５３０のチェッ
クに関する本発明の利用が簡略に示されている。電流ま
たは電圧検出器５５０のプローブ５４０が、ハンダ接合
部５３０において、ピン１１２がハンダ付けされたトレ
ースに対して、電気的に接触させられる。検出器５５０
は、測定用演算増幅器（フィードバックを有する）と、
プローブ・ポイントで検出された電流に基づいて容量値
を計算するためのマイクロプロセッサまたは他の手段か
ら構成される。検出器５５０の重要な特徴は、プローブ
・ポイントを仮想アースに保持することである（すなわ
ち、プローブ５４０を見たとき、検出器は、アースに対
して取るに足らぬインピーダンスを持つように見え
る）。代替案として、プローブ・ポイントをオシレー
タ、すなわち、信号発生器１０４の共通帰路に接続する
ことも可能である。
【００４０】図６Ｂ及び図６Ｃには、ハンダ接合部５３
０が「良好な」ハンダ接合部（図６Ｂ）である場合と、
ハンダ接合部５３０が「不良な」ハンダ接合部（図６
Ｃ）である場合の電気的等価回路が示されている。図６
Ｂを参照すると、電極１０６からＩＣダイ１１０のリー
ド・フレームまでの容量が、コンデンサＣLFによって表
されている。ＩＣダイからダイのアースまでの寄生容量
が、コンデンサＣP によって表されている。検出器５５
０がハンダ接合部５３０と接触している場合に生じる仮
想アース（すなわち、信号発生器の共通帰路に対する接
続部）が、図６Ｂの破線で示されている。従って、良好
なハンダ接合部５３０は、事実上、プローブ５４０から
リード・フレーム容量ＣLFへの短絡回路となる。寄生容
量ＣP は、一般に、３〜２０ｐＦであり、ＩＣダイ１１
０の構造によっては、２００ｐＦもの大きさになる可能
性がある。良好なハンダ接合部を想定した場合、検出器
５５０によって測定される容量は、一般に、約０．１２
ｐＦになる（この例では、ハンダ接合部が測定されるピ
ンを除いて、ＩＣダイ１１０の全てのピンが接地されて
いるものと仮定されているが、これは、本発明の実施に
必要不可欠ではない）。
０が「良好な」ハンダ接合部（図６Ｂ）である場合と、
ハンダ接合部５３０が「不良な」ハンダ接合部（図６
Ｃ）である場合の電気的等価回路が示されている。図６
Ｂを参照すると、電極１０６からＩＣダイ１１０のリー
ド・フレームまでの容量が、コンデンサＣLFによって表
されている。ＩＣダイからダイのアースまでの寄生容量
が、コンデンサＣP によって表されている。検出器５５
０がハンダ接合部５３０と接触している場合に生じる仮
想アース（すなわち、信号発生器の共通帰路に対する接
続部）が、図６Ｂの破線で示されている。従って、良好
なハンダ接合部５３０は、事実上、プローブ５４０から
リード・フレーム容量ＣLFへの短絡回路となる。寄生容
量ＣP は、一般に、３〜２０ｐＦであり、ＩＣダイ１１
０の構造によっては、２００ｐＦもの大きさになる可能
性がある。良好なハンダ接合部を想定した場合、検出器
５５０によって測定される容量は、一般に、約０．１２
ｐＦになる（この例では、ハンダ接合部が測定されるピ
ンを除いて、ＩＣダイ１１０の全てのピンが接地されて
いるものと仮定されているが、これは、本発明の実施に
必要不可欠ではない）。
【００４１】図６Ｃは、不良なハンダ接合部５３０´の
場合における電気的等価回路の概略図である。こうした
不良なハンダ接合部は、検出器に対する１ｐＦまでの容
量ＣJ を表す可能性がある。この場合、寄生容量ＣP
は、図６Ｂの等価回路の場合のように、アースに対して
事実上短絡しているわけではないが、代わりに、リード
・フレーム容量ＣLFから流出する電流のために、アース
に至る比較的インピーダンスの低い経路を形成する。こ
れは、寄生容量が、一般に、不良なハンダ接合部５３０
ａの容量よりはるかに大きいためである。この状況にお
いて、検出器５５０は、０．０２０ｐＦ未満の容量を測
定するのが普通である。
場合における電気的等価回路の概略図である。こうした
不良なハンダ接合部は、検出器に対する１ｐＦまでの容
量ＣJ を表す可能性がある。この場合、寄生容量ＣP
は、図６Ｂの等価回路の場合のように、アースに対して
事実上短絡しているわけではないが、代わりに、リード
・フレーム容量ＣLFから流出する電流のために、アース
に至る比較的インピーダンスの低い経路を形成する。こ
れは、寄生容量が、一般に、不良なハンダ接合部５３０
ａの容量よりはるかに大きいためである。この状況にお
いて、検出器５５０は、０．０２０ｐＦ未満の容量を測
定するのが普通である。
【００４２】「良好な」接続部に関して測定される容量
（ＣLF）の範囲は、ダイ１１０の誘電体及びダイのリー
ド・フレームの構造に従って、約０．０４０〜０．２ｐ
Ｆになる。本発明の実施例の１つに関連して、約０．０
２０ｐＦ未満の測定容量は、不良なハンダ接合部を示す
のに有効なしきい値とみなされている。さらに、従来の
ネットワーク分析によって明らかなように、不良なハン
ダ接合部の場合、ハンダ接合部の容量ＣJ としきい値容
量ＣT は、下記のように関連づけられる： ＣJ ＝ＣT （ＣLF＋ＣP ）／（ＣLF−ＣT ）、または、 ＣT ＝ＣJ ＣLF／（ＣLF＋ＣP ＋ＣJ ） 従って、寄生ダイ容量がなく（すなわち、ＣP ＝０）、
ＣT ＝０．０２ｐＦ及びＣLF＝０．１２ｐＦの場合、ハ
ンダ接合部は、約０．０２４ｐＦ未満の容量ＣJを備え
ていなければならない。（この場合、検出器の感度は、
少なくとも約０．００２ｐＦが望ましい。）しかし、欠
陥のある表面ハンダ接合部の多くは、容量が０．０２４
ｐＦを超える。従って、上述のように寄生ダイ容量ＣP
を用いることによって、本発明による装置は、所定の容
量（例えば、１ｐＦ）までの不良なハンダ接合部を確実
に検出することができるが、この場合、所定の容量は、
ダイの寄生容量の関数である。
（ＣLF）の範囲は、ダイ１１０の誘電体及びダイのリー
ド・フレームの構造に従って、約０．０４０〜０．２ｐ
Ｆになる。本発明の実施例の１つに関連して、約０．０
２０ｐＦ未満の測定容量は、不良なハンダ接合部を示す
のに有効なしきい値とみなされている。さらに、従来の
ネットワーク分析によって明らかなように、不良なハン
ダ接合部の場合、ハンダ接合部の容量ＣJ としきい値容
量ＣT は、下記のように関連づけられる： ＣJ ＝ＣT （ＣLF＋ＣP ）／（ＣLF−ＣT ）、または、 ＣT ＝ＣJ ＣLF／（ＣLF＋ＣP ＋ＣJ ） 従って、寄生ダイ容量がなく（すなわち、ＣP ＝０）、
ＣT ＝０．０２ｐＦ及びＣLF＝０．１２ｐＦの場合、ハ
ンダ接合部は、約０．０２４ｐＦ未満の容量ＣJを備え
ていなければならない。（この場合、検出器の感度は、
少なくとも約０．００２ｐＦが望ましい。）しかし、欠
陥のある表面ハンダ接合部の多くは、容量が０．０２４
ｐＦを超える。従って、上述のように寄生ダイ容量ＣP
を用いることによって、本発明による装置は、所定の容
量（例えば、１ｐＦ）までの不良なハンダ接合部を確実
に検出することができるが、この場合、所定の容量は、
ダイの寄生容量の関数である。
【００４３】本目的が完全に達成されたのは、今や明白
であり、当業者であれば、もちろん、本発明の精神及び
範囲から逸脱することのない、本発明の構成及び回路構
成における多くの変更及び本発明の多種多様な実施態様
及び用途が思い浮かぶことであろう。本書での開示及び
説明は、例示を意図したものであり、いかなる意味にお
いても、本発明を制限するものではない。
であり、当業者であれば、もちろん、本発明の精神及び
範囲から逸脱することのない、本発明の構成及び回路構
成における多くの変更及び本発明の多種多様な実施態様
及び用途が思い浮かぶことであろう。本書での開示及び
説明は、例示を意図したものであり、いかなる意味にお
いても、本発明を制限するものではない。
【００４４】
【発明の効果】本発明は、上述の寄生容量の問題点を回
避することができる。これらの厄介な共通電源接続部を
共通信号帰路リード線に接続することによって、Ｒｉｎ
ｇｎａｌｌのアプローチの欠点を回避するものである。
本発明は、また、低周波信号（一般に、１０キロヘルツ
あたり）を利用する。この周波数選択によって、回路ア
センブリと共通信号帰路接続部の間における低インピー
ダンス接続が可能になる。１０メガヘルツといった高周
波数で動作すると、共通信号帰路リード線に対する接続
部のインダクタンスがかなり大きくなる。よって、スプ
リアス応答、及び、これに付随するコンポーネントの接
続部における回路の確固たる診断に必要な分解能の欠如
の問題点が解消する。
避することができる。これらの厄介な共通電源接続部を
共通信号帰路リード線に接続することによって、Ｒｉｎ
ｇｎａｌｌのアプローチの欠点を回避するものである。
本発明は、また、低周波信号（一般に、１０キロヘルツ
あたり）を利用する。この周波数選択によって、回路ア
センブリと共通信号帰路接続部の間における低インピー
ダンス接続が可能になる。１０メガヘルツといった高周
波数で動作すると、共通信号帰路リード線に対する接続
部のインダクタンスがかなり大きくなる。よって、スプ
リアス応答、及び、これに付随するコンポーネントの接
続部における回路の確固たる診断に必要な分解能の欠如
の問題点が解消する。
【図１】本発明によるインサーキット・テスタを示した
概略図である。
概略図である。
【図２】集積回路のー部断面上面図である。
【図３】集積回路および電極の側面図である。
【図４】集積回路、それに関連したプリント回路レース
および漂游容量を示した図である。
および漂游容量を示した図である。
【図５】プリント回路基板上の複数個の集積回路を試験
する本発明のインサーキット・テスタを示した図であ
る。
する本発明のインサーキット・テスタを示した図であ
る。
【図６Ａ】集積回路のピンの半田付けをチェックする本
発明のイサーキット・テスタの実施例を示した図であ
る。
発明のイサーキット・テスタの実施例を示した図であ
る。
【図６Ｂ】半田付けが良好である場合の等価回路を示し
た図である。
た図である。
【図６Ｃ】半田付けが不良である場合の等価回路を示し
た図である。
た図である。
【図７】本発明のインサーキット・テスタの性能を分析
するためのモデルを示した図である。
するためのモデルを示した図である。
１０２：インサーキット・テスタ、１０４：発振器、１
０６：電極、１０８：絶縁体、１１０：集積回路、１１
２：試験されるピン、４１２、４１４、４１６：漂游容
量
０６：電極、１０８：絶縁体、１１０：集積回路、１１
２：試験されるピン、４１２、４１４、４１６：漂游容
量
フロントページの続き
(72)発明者 ケビン・ダブリュー・カーン
アメリカ合衆国コロラド州ラブランド
ノース・タフト・アベニュー 2110
(72)発明者 ウグル・クリングローグル
トルコ国イスタンブール 81060 ゴツ
チエッペ ウザイ エイピー テペゴズ
エス 156
(56)参考文献 特開 昭59−104858（ＪＰ，Ａ)
特開 平４−309875（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G01R 31/28
G01R 31/02
Claims (9)
- 【請求項１】電気素子の電気接続用のピン、及び回路ア
センブリの第１ノード間の電気的接続の完全さを測定す
るシステムであって、 出力と共通信号帰還路とを有し、検査対象となる前記電
気素子のピンに向けて前記出力から前記第１ノードを介
して電流を供給する信号供給手段と、 前記電気素子の電源又は接地ピンに接続される前記回路
アセンブリの第２ノードと、前記信号供給手段の前記共
通信号帰還路との間に延びる電気接続手段と、 前記ピンに対して容量結合可能となるよう前記ピンの表
面に比較的近い固定位置に置かれる面を備えた導電電極
と、 該導電電極及び前記共通信号帰還路に電気的に結合さ
れ、前記ピン及び前記回路アセンブリ間の接続の完全さ
を示す両者間の電気容量値に関するパラメータを測定す
る測定手段とを備えることを特徴とするシステム。 - 【請求項２】前記パラメータが所定範囲内に無いときに
エラー状態を示すエラー表示手段を更に備えることを特
徴とする請求項１記載のシステム。 - 【請求項３】前記測定手段は、電流を測定する手段を含
むことを特徴とする請求項１記載のシステム。 - 【請求項４】前記測定手段は、電圧を測定する手段を含
むことを特徴とする請求項１記載のシステム。 - 【請求項５】前記導電電極は、前記電気素子の全体をカ
バーする寸法形状とされることを特徴とする請求項１記
載のシステム。 - 【請求項６】前記電気接続用のピンの検査対象となるピ
ン以外の全てのピンが、前記共通信号帰還路に接続され
ることを特徴とする請求項１記載のシステム。 - 【請求項７】電気素子の電気接続用のピン、及び回路ア
センブリのノード間の電気的接続の完全さを測定するシ
ステムであって、 検査対象となる前記電気素子のピンに容量結合可能とな
るよう前記ピンの表面に比較的近い固定位置に置かれる
面を備えた導電電極と、 出力と共通信号帰還路とを有し、前記導電電極に向けて
前記出力から電流を供給する信号供給手段と、 前記ノードに電気的に結合されるプローブを有し、前記
ピン及び前記回路アセンブリ間の接続の完全さを示す両
者間の電気容量値に関するパラメータを測定する測定手
段とを備え、該測定手段は、前記プローブを仮想アース
とするよう作用することを特徴とするシステム。 - 【請求項８】被測定対象となるピン以外のピンは、接地
接続されることを特徴とする請求項７記載のシステム。 - 【請求項９】前記測定手段は、測定用演算増幅器及びマ
イクロプロセッサを更に有し、前記演算増幅器は前記パ
ラメータを示す信号を受信できるよう構成された入力端
子及び前記マイクロプロセッサに作用的に結合された出
力端子を備え、前記マイクロプロセッサは前記演算増幅
器の出力信号を基にして電気容量を計算するよう構成さ
れることを特徴とする請求項７記載のシステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US892868 | 1992-06-03 | ||
| US07/892,868 US5254953A (en) | 1990-12-20 | 1992-06-03 | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0634714A JPH0634714A (ja) | 1994-02-10 |
| JP3363951B2 true JP3363951B2 (ja) | 2003-01-08 |
Family
ID=25400641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15782093A Expired - Fee Related JP3363951B2 (ja) | 1992-06-03 | 1993-06-03 | インサーキット・テスト装置システム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5254953A (ja) |
| EP (1) | EP0573159A3 (ja) |
| JP (1) | JP3363951B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006250608A (ja) * | 2005-03-09 | 2006-09-21 | Hioki Ee Corp | 回路基板検査方法およびその装置 |
Families Citing this family (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5557209A (en) * | 1990-12-20 | 1996-09-17 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
| US5625292A (en) * | 1990-12-20 | 1997-04-29 | Hewlett-Packard Company | System for measuring the integrity of an electrical contact |
| US5469064A (en) * | 1992-01-14 | 1995-11-21 | Hewlett-Packard Company | Electrical assembly testing using robotic positioning of probes |
| US5402072A (en) * | 1992-02-28 | 1995-03-28 | International Business Machines Corporation | System and method for testing and fault isolation of high density passive boards and substrates |
| US5696451A (en) * | 1992-03-10 | 1997-12-09 | Hewlett-Packard Co. | Identification of pin-open faults by capacitive coupling |
| GB9212646D0 (en) * | 1992-06-15 | 1992-07-29 | Marconi Instruments Ltd | A method of and equipment for testing the electrical conductivity of a connection |
| US5420500A (en) * | 1992-11-25 | 1995-05-30 | Hewlett-Packard Company | Pacitive electrode system for detecting open solder joints in printed circuit assemblies |
| DE4319710C1 (de) * | 1993-06-15 | 1994-09-29 | Ita Ingb Testaufgaben Gmbh | Testverfahren für einen auf einer Platine eingelöteten IC und Testvorrichtung zum Durchführen des Testverfahrens |
| US5486753A (en) * | 1993-07-30 | 1996-01-23 | Genrad, Inc. | Simultaneous capacitive open-circuit testing |
| US5426372A (en) * | 1993-07-30 | 1995-06-20 | Genrad, Inc. | Probe for capacitive open-circuit tests |
| US5631572A (en) * | 1993-09-17 | 1997-05-20 | Teradyne, Inc. | Printed circuit board tester using magnetic induction |
| US5391993A (en) * | 1994-01-27 | 1995-02-21 | Genrad, Inc. | Capacitive open-circuit test employing threshold determination |
| KR0131389B1 (ko) * | 1994-09-27 | 1998-04-14 | 황인길 | 비지에이 반도체패키지의 와이어본딩 검사방법 |
| US5521513A (en) * | 1994-10-25 | 1996-05-28 | Teradyne Inc | Manufacturing defect analyzer |
| DE19506720C1 (de) * | 1995-02-27 | 1996-09-05 | Digitaltest Ges Fuer Elektroni | Verfahren zum Prüfen des Kontaktes zwischen Anschlußstiften und Leiterbahnen sowie Vorrichtung zum Durchführen des Verfahrens |
| US5578930A (en) * | 1995-03-16 | 1996-11-26 | Teradyne, Inc. | Manufacturing defect analyzer with improved fault coverage |
| US5588114A (en) * | 1995-07-06 | 1996-12-24 | Sun Microsystems, Inc. | Method and apparatus for passive loopback testing of software-controllable parallel ports |
| US5811980A (en) * | 1995-08-21 | 1998-09-22 | Genrad, Inc. | Test system for determining the orientation of components on a circuit board |
| JP2994259B2 (ja) | 1996-03-28 | 1999-12-27 | オー・エイチ・ティー株式会社 | 基板検査方法および基板検査装置 |
| US6087842A (en) * | 1996-04-29 | 2000-07-11 | Agilent Technologies | Integrated or intrapackage capability for testing electrical continuity between an integrated circuit and other circuitry |
| US6104198A (en) * | 1997-05-20 | 2000-08-15 | Zen Licensing Group Llp | Testing the integrity of an electrical connection to a device using an onboard controllable signal source |
| DE19742055C2 (de) * | 1997-09-24 | 2000-02-24 | Ita Ingb Testaufgaben Gmbh | Vorrichtung zum Testen von Schaltungsplatinen |
| EP0930653B1 (en) * | 1998-01-13 | 2008-06-11 | Lucent Technologies Inc. | High frequency semiconductor device |
| WO1999064879A1 (en) * | 1998-06-09 | 1999-12-16 | Zen Licensing Group, Llp | A method and apparatus for finding and locating manufacturing defects on a printed circuit board |
| IL124961A (en) * | 1998-06-16 | 2006-10-05 | Orbotech Ltd | Contactless test method and system |
| JP3415035B2 (ja) * | 1998-08-07 | 2003-06-09 | オー・エイチ・ティー株式会社 | 基板検査用センサプローブおよびその製造方法 |
| JP2001228192A (ja) * | 2000-02-18 | 2001-08-24 | Oht Inc | 検査装置及び検査装置の保持具 |
| JP2001235501A (ja) * | 2000-02-22 | 2001-08-31 | Oht Inc | 検査装置及びセンサ |
| US6933740B2 (en) * | 2000-05-17 | 2005-08-23 | Oht, Inc. | Electronic circuit inspection sensor and inspection system using same |
| KR20020019951A (ko) * | 2000-05-19 | 2002-03-13 | 이시오까 쇼오고 | 회로 기판의 도통 검사 장치, 도통 검사 방법, 도통검사용 지그 및 기록 매체 |
| US6529019B1 (en) | 2000-10-23 | 2003-03-04 | Agilent Technologies, Inc. | Multiple axis magnetic test for open integrated circuit pins |
| JP2002156399A (ja) * | 2000-11-17 | 2002-05-31 | Oht Inc | 回路基板の検査装置及び検査方法 |
| JP2002156417A (ja) * | 2000-11-17 | 2002-05-31 | Oht Inc | 回路基板の検査装置及び検査方法 |
| US6590412B2 (en) | 2001-06-26 | 2003-07-08 | Logicvision, Inc. | Circuit and method for detecting transient voltages on a dc power supply rail |
| US6734681B2 (en) * | 2001-08-10 | 2004-05-11 | James Sabey | Apparatus and methods for testing circuit boards |
| US6717415B2 (en) | 2002-02-05 | 2004-04-06 | Logicvision, Inc. | Circuit and method for determining the location of defect in a circuit |
| US6947853B2 (en) * | 2002-05-23 | 2005-09-20 | Oht, Inc. | Apparatus and method for inspecting electrical continuity of circuit board, jig for use therein, and recording medium thereon |
| US6903360B2 (en) * | 2002-10-16 | 2005-06-07 | Agilent Technologies, Inc. | Method for detecting missing components at electrical board test using optoelectronic fixture-mounted sensors |
| US7109728B2 (en) * | 2003-02-25 | 2006-09-19 | Agilent Technologies, Inc. | Probe based information storage for probes used for opens detection in in-circuit testing |
| US6901336B2 (en) * | 2003-03-31 | 2005-05-31 | Agilent Technologies, Inc. | Method and apparatus for supplying power, and channeling analog measurement and communication signals over single pair of wires |
| US7170394B2 (en) * | 2003-07-31 | 2007-01-30 | Agilent Technologies, Inc. | Remote current sensing and communication over single pair of power feed wires |
| US6930494B2 (en) * | 2003-08-29 | 2005-08-16 | Agilent Technologies, Inc. | Capacitive probe assembly with flex circuit |
| US6998849B2 (en) * | 2003-09-27 | 2006-02-14 | Agilent Technologies, Inc. | Capacitive sensor measurement method for discrete time sampled system for in-circuit test |
| US6960917B2 (en) * | 2003-11-06 | 2005-11-01 | Agilent Technologies, Inc. | Methods and apparatus for diagnosing defect locations in electrical paths of connectors of circuit assemblies |
| US20050253616A1 (en) * | 2004-04-30 | 2005-11-17 | Parker Kenneth P | Method and apparatus for testing and diagnosing electrical paths through area array integrated circuits |
| US7224169B2 (en) | 2004-11-02 | 2007-05-29 | Agilent Technologies, Inc. | Methods and apparatus for non-contact testing and diagnosing of inaccessible shorted connections |
| US20070187844A1 (en) | 2006-02-10 | 2007-08-16 | Wintec Industries, Inc. | Electronic assembly with detachable components |
| US7928591B2 (en) * | 2005-02-11 | 2011-04-19 | Wintec Industries, Inc. | Apparatus and method for predetermined component placement to a target platform |
| US7630184B2 (en) * | 2006-09-25 | 2009-12-08 | Agere Systems Inc. | Method and apparatus for an over-voltage detection circuit |
| TWI320485B (en) * | 2007-03-08 | 2010-02-11 | Test Research Inc | Open-circuit testing system and method |
| US7698610B2 (en) * | 2007-07-25 | 2010-04-13 | Freescale Semiconductor, Inc. | Techniques for detecting open integrated circuit pins |
| US7737701B2 (en) * | 2007-09-26 | 2010-06-15 | Agilent Technologies, Inc. | Method and tester for verifying the electrical connection integrity of a component to a substrate |
| TWI339733B (en) * | 2007-09-28 | 2011-04-01 | Test Research Inc | Electronic device testing system and method |
| US7855567B2 (en) * | 2008-04-01 | 2010-12-21 | Test Research, Inc. | Electronic device testing system and method |
| US8179143B2 (en) * | 2008-10-15 | 2012-05-15 | Test Research, Inc. | Apparatus for testing printed circuit and method therefor |
| US8760183B2 (en) * | 2008-11-14 | 2014-06-24 | Teradyne, Inc. | Fast open circuit detection for open power and ground pins |
| JP5449996B2 (ja) * | 2009-11-18 | 2014-03-19 | 日置電機株式会社 | 回路基板検査装置および回路基板検査方法 |
| US8493053B2 (en) * | 2009-12-18 | 2013-07-23 | GRID20/20, Inc. | System and device for measuring voltage in a conductor |
| US8310256B2 (en) * | 2009-12-22 | 2012-11-13 | Teradyne, Inc. | Capacitive opens testing in low signal environments |
| US8760185B2 (en) * | 2009-12-22 | 2014-06-24 | Anthony J. Suto | Low capacitance probe for testing circuit assembly |
| TWI383160B (zh) * | 2009-12-31 | 2013-01-21 | Test Research Inc | 電性連接瑕疵偵測系統及方法 |
| CN102116817B (zh) * | 2009-12-31 | 2013-05-29 | 德律科技股份有限公司 | 电性连接瑕疵侦测装置 |
| DE102011018650B4 (de) | 2010-04-22 | 2015-05-07 | Elowerk Gmbh & Co.Kg | Verfahren zum Testen eines elektrischen Bauelementes und Verwendung |
| US10475754B2 (en) * | 2011-03-02 | 2019-11-12 | Nokomis, Inc. | System and method for physically detecting counterfeit electronics |
| US8896320B2 (en) | 2011-08-31 | 2014-11-25 | Infineon Technologies Ag | Measuring device and a method for measuring a chip-to-chip-carrier connection |
| US8933722B2 (en) | 2011-08-31 | 2015-01-13 | Infineon Technologies Ag | Measuring device and a method for measuring a chip-to-chip-carrier connection |
| US9250293B2 (en) | 2012-07-09 | 2016-02-02 | Infineon Technologies Ag | Capacitive test device and method for capacitive testing a component |
| US9121884B2 (en) | 2013-06-07 | 2015-09-01 | Infineon Technologies Ag | Capacitive test method, apparatus and system for semiconductor packages |
| JP6206276B2 (ja) | 2014-03-19 | 2017-10-04 | 株式会社デンソー | 自己診断機能を有する入力回路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4056773A (en) * | 1976-08-25 | 1977-11-01 | Sullivan Donald F | Printed circuit board open circuit tester |
| US4186338A (en) * | 1976-12-16 | 1980-01-29 | Genrad, Inc. | Phase change detection method of and apparatus for current-tracing the location of faults on printed circuit boards and similar systems |
| GB2143954A (en) * | 1983-07-22 | 1985-02-20 | Sharetree Ltd | A capacitive method and apparatus for checking connections of a printed circuit board |
| US4789829A (en) * | 1986-07-18 | 1988-12-06 | Science Application International Corporation | Method and apparatus for determining RE gasket shielding effectiveness |
| US4779041A (en) * | 1987-05-20 | 1988-10-18 | Hewlett-Packard Company | Integrated circuit transfer test device system |
| US5006808A (en) * | 1989-03-21 | 1991-04-09 | Bath Scientific Limited | Testing electrical circuits |
| US5138266A (en) * | 1989-10-20 | 1992-08-11 | Digital Equipment Corporation | Single-probe charge measurement testing method |
| US5124660A (en) * | 1990-12-20 | 1992-06-23 | Hewlett-Packard Company | Identification of pin-open faults by capacitive coupling through the integrated circuit package |
| US5696451A (en) * | 1992-03-10 | 1997-12-09 | Hewlett-Packard Co. | Identification of pin-open faults by capacitive coupling |
-
1992
- 1992-06-03 US US07/892,868 patent/US5254953A/en not_active Expired - Lifetime
-
1993
- 1993-05-13 EP EP19930303722 patent/EP0573159A3/en not_active Ceased
- 1993-06-03 JP JP15782093A patent/JP3363951B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006250608A (ja) * | 2005-03-09 | 2006-09-21 | Hioki Ee Corp | 回路基板検査方法およびその装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0573159A3 (en) | 1994-05-11 |
| US5254953A (en) | 1993-10-19 |
| JPH0634714A (ja) | 1994-02-10 |
| EP0573159A2 (en) | 1993-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3363951B2 (ja) | インサーキット・テスト装置システム | |
| US5557209A (en) | Identification of pin-open faults by capacitive coupling through the integrated circuit package | |
| US5696451A (en) | Identification of pin-open faults by capacitive coupling | |
| US5124660A (en) | Identification of pin-open faults by capacitive coupling through the integrated circuit package | |
| US7075307B1 (en) | Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements | |
| US5420500A (en) | Pacitive electrode system for detecting open solder joints in printed circuit assemblies | |
| US5517110A (en) | Contactless test method and system for testing printed circuit boards | |
| US5266901A (en) | Apparatus and method for resistive detection and waveform analysis of interconenction networks | |
| US5621327A (en) | System and method for testing and fault isolation of high density passive boards and substrates | |
| JP3816975B2 (ja) | 製造欠陥分析装置 | |
| JPH11502309A (ja) | 障害カバリッジを拡大した製造欠陥分析装置 | |
| EP0653642A1 (en) | System for measuring the integrity of an electrical contact | |
| EP0722091B1 (en) | Test for determining polarity of electrolytic capacitors within electronic assemblies | |
| US8860429B2 (en) | System and method for detecting sensor leakage | |
| US11703549B2 (en) | Systems and methods for ground fault detection | |
| JP2000232141A (ja) | 半導体パッケージ用基板の導通検査方法 | |
| KR100476740B1 (ko) | 인쇄회로기판상의 rlc 병렬 회로 검사 방법 | |
| US9476928B2 (en) | System and method for detecting sensor leakage | |
| US6801863B1 (en) | Method for detecting the connectivity of electrical conductors during automated test using longitudinal balance measurements |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |