KR20020019951A - 회로 기판의 도통 검사 장치, 도통 검사 방법, 도통검사용 지그 및 기록 매체 - Google Patents

회로 기판의 도통 검사 장치, 도통 검사 방법, 도통검사용 지그 및 기록 매체 Download PDF

Info

Publication number
KR20020019951A
KR20020019951A KR1020027000735A KR20027000735A KR20020019951A KR 20020019951 A KR20020019951 A KR 20020019951A KR 1020027000735 A KR1020027000735 A KR 1020027000735A KR 20027000735 A KR20027000735 A KR 20027000735A KR 20020019951 A KR20020019951 A KR 20020019951A
Authority
KR
South Korea
Prior art keywords
terminal
lead wire
substrate
line
inspection
Prior art date
Application number
KR1020027000735A
Other languages
English (en)
Inventor
야마오까슈지
Original Assignee
이시오까 쇼오고
오에이치티 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이시오까 쇼오고, 오에이치티 가부시끼가이샤 filed Critical 이시오까 쇼오고
Priority claimed from PCT/JP2000/003204 external-priority patent/WO2001088556A1/ja
Publication of KR20020019951A publication Critical patent/KR20020019951A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/312—Contactless testing by capacitive methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/07—Non contact-making probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805—Bare printed circuit boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G01R31/2812—Checking for open circuits or shorts, e.g. solder bridges; Testing conductivity, resistivity or impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

검사 대상의 전류로에서의 임피던스를 낮춤으로써, SN 비를 향상시킨 회로 기판 도통 검사 장치 및 방법을 제안한다. 검사 대상의 기판 형상의 패턴선의 양단자의 한쪽에 비접촉으로 결합 용량을 형성하고, 이 용량에 인덕턴스(450)와 리드선을 접속한다. 다른 쪽의 단자에는 리드선을 통해 컨택트 방식으로 교류 검사 신호를 인가한다. 용량, 인덕턴스, 패턴선으로 공진 회로가 형성되어, 임피던스를 낮춘 상태로 출력 신호를 검출할 수 있다.

Description

회로 기판의 도통 검사 장치, 도통 검사 방법, 도통 검사용 지그 및 기록 매체{METHOD AND APPARATUS FOR CIRCUIT BOARD CONTINUITY TEST, TOOL FOR CONTINUITY TEST, AND RECORDING MEDIUM}
회로 기판을 검사하는 방식으로는, 핀 컨택트 방식과 비접촉 방식이 있는 것으로 알려져 있다.
핀 컨택트 방식은 도 1에 도시한 바와 같이 검사 대상인 도체 패턴의 양단에 핀 프로브를 각각 직접 접촉시키고, 한쪽의 핀 프로브에 전류를 흘려 다른 쪽의 핀 프로브로 검출된 전압치로부터, 해당 도체 패턴의 저항치를 구함으로써, 양단 사이의 도통 검사를 행하는 것이다.
이 핀 컨택트 방식은 직접 핀 프로브를 접촉시키기 때문에, SN 비가 높다는 장점을 갖는다.
그러나, 반면, 파인피치의 기판을 검사할 경우에는 핀을 세우는 것 자체가 곤란하고, 또한 목적으로 한 패턴에 핀을 접촉시키기 위한 위치 결정도 어려워진다. 또한, 접촉시키기 위해서 핀 프로브 자체가 초기의 정밀도를 갖는 것이 곤란하게 되어, 프로브 교환에 따른 관리 비용이 발생되는 결점을 갖는다.
한편, 비접촉-접촉 병용 방식은 도 2에 도시한 바와 같이 검사 대상인 도체 패턴의 일단을 핀 프로브를 직접 접촉시켜서(또는 비접촉으로 용량 결합을 통해) 교류 성분을 포함하는 검사 신호를 인가하고, 타단에서 용량 결합을 통해 상기 검사 신호를 검출하는 것이다.
이 비접촉-접촉 병용 방식은 패턴선 중 적어도 한쪽의 단부에는 핀 프로브를 접촉시킬 필요가 없기 때문에, 위치 결정 정밀도가 높지 않아도 되며, 핀 프로브를 복수의 패턴선에 대하여 공통화할 수 있기 때문에, 핀 프로브의 개수를 삭감할 수 있고, 또한 마모의 우려가 없기 때문에, 패턴 사이가 미세한 기판에 유효하다.
그러나, 비접촉-접촉 병용 방식은 결합 용량치가 작기 때문에, 임피던스가 높고(수 MΩ내지 수 GΩ), 그 때문에, 10Ω∼100Ω 정도의 불량 개소를 검출할 수 없다고 하는 결점을 갖고 있다.
따라서, 종래에서는 비접촉-접촉 병용 방식은 수많은 이점을 갖고 있음에도 불구하고, 임피던스가 높다고 하는 성질 때문에, 실제는 아무리 해도 핀 프로브가 서지 않는 상당히 좁은 피치의 기판에만 실시되어 있는 것이 실상이고, 따라서, 핀 프로브 및 그 지그에 고정밀도의 것이 요구된다는 점이 비접촉-접촉 병용 방식의 비용 저하의 족쇄로 되어 있었다.
따라서, 본 발명의 목적은 비접촉 방식에 의해 형성되는 용량이 기판 상에 형성되는 회로의 발진을 공진시켜서, 그 회로의 임피던스를 낮춤으로써, 고저항 상태뿐만 아니라, 저저항의 도통 상태도 검사할 수 있는 도통 검사 장치를 제안하는 것이다.
〈발명의 개시〉
본 발명은 검사 대상인 패턴의 한쪽의 단부에 전극을 근접시켜서, 그 단부와 전극 사이에 용량 C를 형성시키고, 또한 그 용량 C에 유도성 소자 L을 접속한다. 상기 패턴선의 다른 쪽의 단부에는 핀 프로브를 통해 교류 성분을 포함하는 검사 신호(주파수 f)를 인가한다.
L을 적당하게 조정하여, 공진 회로의 임피던스를 낮추었을 때, 예를 들면, 하기 수학식 1이 성립하도록 L을 조정했을 때에는
가 성립하므로,
가 되고, 다시 말하면, 수학식 2의 L을 설정하면, 회로의 임피던스는 제로가 되어, 출력 전압 V는 이 때 최대치를 나타낸다. 기준이 되는 회로 기판(단선 등이 없는 것이 확인된 회로 기판)을 이용하여 공진 주파수 fR을 인가했을 때의 출력 전압 V를 VR로 하면, 실제의 검사 대상의 회로 기판을 이용했을 때의 출력 전압 VX는 회로가 공진 상태로 근접하는 것이 예상되므로, 큰 값을 나타내는 것이 예상된다.
공진시킬 수 있는 사용 주파수 fR과 유도 소자 L과의 관계는 일례로서 결합 용량 C의 값을 10fF로 한 경우에는
fR=10㎑이면 L=25.3kH, 또는
fR=10㎒이면 L=25mH, 또는
fR=50㎒이면 L=1mH, 또는
fR=100㎒이면 L=250μH
이 된다.
공진을 제어하는 요소로서, 입력의 검사 신호의 주파수 f, 결합 용량 C, 유도 소자의 인덕턴스 L이 있지만, 예를 들면, 전극의 크기를 고정으로 하고, 측정에 있어서 근접 거리를 일정하게 한 경우, 용량 C는 예를 들면 약 15fF가 되는 것이 예상된다. 이 때에는 유도 소자 L의 값을
250μH∼1mH 정도
로 하고,
50㎒∼100㎒ 정도
의 교류 신호원을 준비함으로써, 임피던스를 실질적으로 제로로 할 수 있다.
그래서, 청구항 제1항에 따른,
제1 및 제2 단자를 기판 상에 갖는 패턴선이 설치된 기판의, 상기 제1 및 제2 단자간의 도통을 검사하는 도통 검사 장치는,
상기 제1 단자와 비접촉 방식으로 결합 용량을 갖고 용량 결합하는 용량 결합 수단과,
상기 용량 결합 수단의 용량과 공진 회로를 형성하기 위해 상기 용량 결합 수단에 접속된 유도성 소자와,
상기 유도성 소자에 접속된 제1 리드선과,
제2 리드선에 접속되어 상기 제2 단자에 접촉하는 프로브 수단과,
상기 제1 리드선과 제2 리드선 중 어느 한쪽에, 교류 성분을 포함하는 검사 신호를 입력하는 신호 입력 수단과,
상기 제1 리드선과 제2 리드선 중 다른 한쪽에, 상기 검사 신호의 출력을 검출하는 신호 검출 수단을 포함하는 것을 특징으로 한다.
유도성 소자의 부착 위치는 다양하게 변경할 수 있다.
그래서, 청구항 제2항에 따른,
제1 및 제2 단자를 기판 상에 갖는 패턴선이 설치된 기판의, 상기 제1 및 제2 단자간의 도통을 검사하는 도통 검사 장치는,
상기 제1 단자에 직접 접촉하는 프로브 수단과,
상기 프로브 수단에 접속된 유도성 소자와,
상기 유도성 소자에 접속된 제1 리드선과,
제2 리드선에 접속되고, 상기 제2 단자와 비접촉 방식으로 결합 용량을 갖고 용량 결합하는 용량 결합 수단과,
상기 제1 리드선과 제2 리드선 중 어느 한쪽에, 교류 성분을 포함하는 검사신호를 입력하는 신호 입력 수단과,
상기 제1 리드선과 제2 리드선 중 다른 한쪽에, 상기 검사 신호의 출력을 검출하는 신호 검출 수단을 포함하는 것을 특징으로 한다.
제1 단자와 제2 단자의 양방에 결합 용량을 형성해도 좋다.
그래서, 청구항 제3항에 따른,
제1 및 제2 단자를 기판 상에 갖는 패턴선이 설치된 기판의, 상기 제1 및 제2 단자간의 도통을 검사하는 도통 검사 장치는,
상기 제1 단자와 비접촉 방식으로 결합 용량을 갖고 용량 결합하는 제1 용량 결합 수단과,
상기 제1 용량 결합 수단의 용량과 공진 회로를 형성하기 위해 상기 제1 용량 결합 수단에 접속된 유도성 소자와,
상기 유도성 소자에 접속된 제1 리드선과,
제2 리드선에 접속되고, 상기 제2 단자에 비접촉 방식으로 결합 용량을 갖고 용량 결합하는 제2 용량 결합 수단과,
상기 제1 리드선과 제2 리드선 중 어느 한쪽에, 교류 성분을 포함하는 검사 신호를 입력하는 신호 입력 수단과,
상기 제1 리드선과 제2 리드선 중 다른 한쪽에, 상기 검사 신호의 출력을 검출하는 신호 검출 수단을 포함하는 것을 특징으로 한다.
본 발명의 목적은 청구항 제4항과 같이, 소정 거리 이간(離間)된 제1 단자군과 제2 단자군이 설치된 도통 검사용 지그에 의해서도 달성할 수 있다. 상기 도통검사용 지그는,
상기 제1 단자군의 각각 또는 일부의 제1 단부에는 도통 검사용 검사 신호를 인가할 수 있도록 리드선이 접속되고,
상기 제1 단자군의 각각 또는 일부의 제2 단부에는 검사 대상의 기판에 컨택트하기 위한 접촉부가 각각 설치되고,
상기 제2 단자군의 각각 또는 일부에는 하나 또는 복수의 유도성 소자가 접속되고,
상기 제2 단자군의 각각 또는 일부의 제2 단부에는 상기 검사 대상의 기판의 배선 패턴과 비접촉으로 결합 용량을 형성하기 위한 전극이 각각 설치된 것을 특징으로 한다.
상기 과제는 청구항 제18항에 따른 도통 검사 방법에 의해서도 달성할 수 있다. 상기 방법은,
제1 및 제2 단자를 기판 상에 갖는 패턴선이 설치된 기판의, 상기 제1 및 제2 단자간의 도통을 검사하는 도통 검사 방법에 있어서,
상기 제1 단자에 소정의 전극을 근접시켜서 결합 용량을 형성하고, 상기 전극에 소정의 유도성 소자를 접속하고, 상기 유도성 소자에 제1 리드선을 접속하고, 상기 제2 단자에 제2 리드선을 접속함으로써, 상기 제1 리드선, 유도성 소자, 전극, 결합 용량, 제1 단자, 패턴선, 제2 단자, 제2 리드선에 의해 공진 회로를 형성하는 공정과,
상기 제1 리드선과 제2 리드선 중 어느 한쪽에 교류 성분을 포함하는 검사신호를 인가하는 인가 공정과,
상기 제1 리드선과 제2 리드선 중 다른 한쪽에서, 상기 검사 신호의 출력을 검출하는 검출 공정을 포함하는 것을 특징으로 한다.
또한, 동일 목적을 달성하기 위한 청구항 제19항의, 제1 및 제2 단자를 기판 상에 갖는 패턴선이 설치된 기판의, 상기 제1 및 제2 단자간의 도통을 검사하는 도통 검사 방법은,
상기 제1 단자에 유도성 소자를 통해 제1 리드선을 직접 접촉시키고, 제2 리드선을 상기 제2 단자와 비접촉 방식으로 결합 용량을 갖고 용량 결합시킴으로써, 상기 제1 리드선, 유도성 소자, 제1 단자, 패턴선, 제2 단자, 전극, 결합 용량, 제2 리드선에 의해 공진 회로를 형성하는 공정과,
상기 제1 리드선과 제2 리드선 중 어느 한쪽에 교류 성분을 포함하는 검사 신호를 인가하는 인가 공정과,
상기 제1 리드선과 제2 리드선 중 다른 한쪽에서, 상기 검사 신호의 출력을 검출하는 검출 공정을 포함하는 것을 특징으로 한다.
또한, 동일 목적을 달성하기 위한 청구항 제20항의, 제1 및 제2 단자를 기판 상에 갖는 패턴선이 설치된 기판의, 상기 제1 및 제2 단자간의 도통을 검사하는 도통 검사 방법은,
제1 리드선에 접속된 유도성 소자를 제1 전극을 통해 상기 제1 단자와 비접촉 방식으로 용량 결합시키고, 제2 리드선을 제2 전극을 통해 상기 제2 단자와 비접촉 방식으로 용량 결합시킴으로써, 상기 제1 리드선, 유도성 소자, 제1 전극, 결합 용량, 제1 단자, 패턴선, 제2 단자, 제2 전극, 결합 용량, 제2 리드선에 의해 공진 회로를 형성하는 공정과,
상기 제1 리드선과 제2 리드선 중 어느 한쪽에 교류 성분을 포함하는 검사 신호를 인가하는 인가 공정과,
상기 제1 리드선과 제2 리드선 중 다른 한쪽에서, 상기 검사 신호의 출력을 검출하는 검출 공정을 포함하는 것을 특징으로 한다.
결합 용량만을 갖는 종래예와 상기 구성을 비교하면, 인덕턴스 L이 설치되어 있지 않는 경우에는 결합 용량 C를 예를 들면, 10fF, 사용 주파수를 10㎑로 하면, 회로의 출력 임피던스는
1/(2fC)=1/(2×3.14×103×10-15)
=1.6 GΩ
이 되고, 패턴의 저항치 측정은 불가능에 가깝다. 주파수 f를 100㎒로 하면, 임피던스는 1/(2×3.14×106×10-15)
=159 kΩ
으로 낮출 수 있지만, 주파수를 이러한 고주파로 높이는 것은 비용적인 측면에서 보면 현실적이지 않다. 즉, 최적의 주파수를 선택하는 것이 중요하다.
그래서, 특히 도통 검사 방법에 따른 청구항 제24항에 따르면,
기준 주파수 결정 공정을 더 포함하고, 상기 기준 주파수 결정 공정은 상기 인가 공정에 앞서,
소정의 기준 기판에 대하여 상기 검사 신호의 주파수를 변경하면서 인가함으로써, 상기 기준 기판의 제1 단자와 제2 단자간의 패턴선에 대한 공진 주파수를 결정하는 결정 공정을 포함하고,
상기 인가 공정은
이 공진 주파수를 검사 신호의 주파수로서, 제1 리드선과 제2 리드선 중 어느 한쪽에 인가하는 것을 특징으로 한다.
상기 주파수의 변경 범위는 사전에 결정해 둘 필요가 있다. 특히, 청구항 제25항에 따르면, 상기 결정 공정에서는 사전에 상기 유도 소자의 상수에 기초하여 결정한 표준 주파수를 중심으로 한 소정 범위 내에서, 기준 기판용 검사 신호의 주파수를 변동시키는 것을 특징으로 한다.
기준의 기판과 실제의 검사 대상 기판에는 차이가 발생하고, 그 차이가 검출 신호에 외관상의 차이를 발생시키는 경우가 있다. 이 오차를 보상하기 위해서, 청구항 제26항에 따른 방법에서는,
상기 인가 공정에서는 상기 결정 공정에서 결정된 주파수를 중심으로 한 소정 범위 내에서, 검사 대상인 기판용 검사 신호의 주파수를 변동시킨다.
본 발명은, 예를 들면 미세한 배선 패턴을 구비하는 회로 기판을 검사하는 데 이용되는 회로 기판의 도통 검사 장치, 그 방법, 및 그 검사에 이용하는 지그에 관한 것이다.
도 1은 종래예에 따른 컨택트식 검사 장치의 원리적 구성도.
도 2는 종래예에 따른 비접촉식 검사 장치의 원리적 구성도.
도 3은 본 발명의 실시예에 따른 검사 장치의 원리적 구성도.
도 4는 본 발명의 다른 실시예에 따른 검사 장치의 원리적 구성도.
도 5는 본 발명의 또 다른 실시예에 따른 검사 장치의 원리적 구성도.
도 6은 실시예 장치에 이용되는 일례로서의 검사 대상 기판의 외관을 나타내는 상면도.
도 7은 실시예 장치에 이용되는 지그의 외관을 나타내는, 측면도 및 상면도를 포함하는 도면.
도 8은 실시예 장치의 시스템 구성도.
도 9는 실시예 장치에서의 전체적 제어 순서를 설명하는 흐름도.
도 10은 실시예 장치의 전체적 제어 순서를 설명하는 흐름도.
도 11은 실시예 장치에서의 피크 탐색 동작을 설명하는 그래프.
도 12는 변형예에 따른 검사 장치의 일부 구성을 나타내는 블록도.
도 13은 다른 실시예에 따른 유도 소자 L과 결합 용량 C와의 접속 관계를 나타내는 도면.
도 14는 검사 대상인 기판의 구체예를 나타내는 도면.
도 15는 도 14의 기판을 검사하기 위한 센서 전극판의 구성을 나타내는, 정면도 및 측단면도를 포함하는 도면.
도 3에, 본 발명의 바람직한 실시예의 동작 원리의 설명도를 도시한다.
참조 부호(100)는 검사 대상인 회로 기판으로서, 그 표면에 패턴선(101)이 포선(布線)되어 있다. 패턴선(101)은 두 개의 단부(102, 106)를 지니고, 원리적으로, 단부(102, 106) 사이의 길이 및 피치는 상관없다. 패턴(101)의 단부(102)에는핀 프로브(103)가 접촉되고(원리적으로, 프로브(103)는 단부(102)에 비접촉으로 용량 결합되어 있어도 무방함), 이 프로브(103)에 교류 성분을 포함하는 검사 신호가 인가된다.
패턴(101)의 단부(106)의 근방에는 전극(107)이 배치된다. 전극(107)과 단부(106)와의 사이에는 공간(105)이 형성되어, 이 공간이 용량 C를 형성한다. 전극(107)에 시리즈로 인덕턴스 L이 접속되고, 이 인덕턴스 L에서의 출력 전압 V를 모니터한다.
입력의 검사 신호의 주파수 f를 검사 대상 기판에서 분포 상수 회로가 성립하지 않는 값 fO으로 선택한 경우에는 회로 임피던스가 낮아지는 조건은 수학식 2와 동일하게,
가 되도록 인덕턴스 L을 선택한다.
인덕턴스 L을 도 3과 같이 전극(107)측에 설치할지, 또는 핀 프로브(103)측에 설치할지는 본질적인 것은 아니다. 따라서, 도 3에서, 인덕턴스 L을 핀 프로브 (103)와 교류 전원(104)과의 사이에 설치해도 좋다. 또한, 도 3에서, 전극(107)을 교류 전원측으로 이동시켜도 좋다. 이러한 변형의 실시예에서는 도 4와 같이 전극 (107)이 교류 전원측으로 이동되어 있다. 도 4의 예에서라도, 용량 C와 인덕턴스 L은 직렬로 되어 있기 때문에, 수학식 2 또는 수학식 3이 임피던스를 낮추는 조건이 된다.
또다른, 변형의 실시예에서는 도 5와 같이 도 3의 실시예의 핀 프로브측에 전극(108: 결합 용량 C1)을 설치하는 것이다. 전극(107)의 결합 용량을 C2로 하면, 합성 용량을 고려하여, 인덕턴스 L을
에 따라 선택한다. 합성 용량에 (C1C2)/(C1+C2)는 각각의 용량(C1, C2)에 비하여 감소하므로, 도 5의 실시예에서는 도 3 실시예에 비하여, 동일한 인덕턴스 L을 이용하는 한, 사용 주파수 f를 높여야 하지만, 전극(108) 측도 높은 위치 결정 정밀도가 불필요해지는 효과가 얻어진다.
또한, 도 4의 실시예도, 도 5의 실시예라도, 검사 신호의 입력측과 출력 신호의 모니터측을 어느 쪽으로 취하느냐는 임의이다.
이하, 상기 실시예를 보다 구현화한 실시예를 상세하게 설명한다.
본 실시예는 복수의 미세 피치의 패턴선이 포선된 회로 기판을 검사하는 검사 장치의 예이다.
도 6은 검사 대상의 회로 기판(200)의 일례를 나타낸다. 즉, 이 회로 기판 (200)은 복수의 패턴선이 포선되어 있고, 각각의 패턴선의 도통 상태를 검사하는 것이 실시예의 검사 장치의 목적이다. 기판(200)은 도면 상에서, 좌측으로부터 우측으로 패턴선이 포선되어 있으며, 기판의 좌측에서는 서로 이웃한 패턴선 사이의피치는 핀 프로브를 세울 수 있을 정도로 한다. 또한, 기판(200)의 우측에서의 서로 이웃한 패턴선 사이의 피치는, 서로 이웃한 패턴선의 두 개의 전극이 상호 접촉하지 않을 정도의 간격을 갖는 것으로 한다.
도 7은 도 6의 회로 기판(200) 전용으로 작성된 지그(300)의 예이다. 지그를 전용으로 하는 것은 검사 대상의 기판이 천차만별이기 때문이다. 즉, 패턴선의 형상이나 피치 간격은 기판마다 다르고, 그 때문에, 핀 프로브나 전극을 각각의 패턴선에 설치할 수 있을지의 여부 판단은 기판마다 다르기 때문이다. 검사 신호의 입력측에 핀 프로브를 설치할 수 없으면, 도 5의 방식을 사용하지 않을 수 없고, 전극을 각각의 패턴선에 설치할 수 없으면, 복수의 패턴선에 공통의 전극을 설치하는 방식을 채용하지 않을 수 없기 때문이다. 따라서, 핀 프로브의 개수나 배치 위치, 또한 전극의 개수나 배치 위치도 천차만별이 되고, 따라서, 작업의 효율화 관점에서 기판에 전용의 지그를 이용한다.
도 7을 참조하여, 지그(300)는, 예를 들면 아크릴판 등으로 본체가 구성되고, 검사 대상의 기판(200)의 형상에 맞춰 작성된다. 도 6의 예의 기판(200) 전용의 지그(300)의 본체에는 스프링으로 압박된 복수의 핀 프로브(310: 선단이 기판을 흠집내지 않을 정도로 첨예화되어 있음)가 지그(300)의 좌측에 설치되어 있으며, 우측에는 각각의 패턴선용으로 설치된 전극(350)이 소정의 위치에 설정되어 있다. 핀 프로브(310)나 전극(350)의 각각에는 리드선이 접속되어 있다.
도 8은 검사 시스템(400)의 구성을 블록도로 나타낸다.
검사 시스템(400)은 상술한 지그(300)를 이용하는 예이다. 컨트롤러(410)는본 시스템의 전체적인 시퀀스 및 제어 순서를 제어한다. 즉, 컨트롤러(410)는 검사 신호를 생성하는 회로(430), 1대N 멀티플렉서, M대1 멀티플렉서, 인덕턴스(450)와 저항(460)과 A/D 변환기(470)를 포함하는 어댑터(480)를 제어한다.
도 8에 도시한 시스템에서는 도 6의 회로 기판을 대상으로 하고 있기 때문에, 멀티플렉서(420)는 검사 신호를 입력하여, N개의 아날로그 스위치로 분배한다. N개의 아날로그 스위치는 기판(200)의 핀 프로브 수만큼 필요하다. 멀티플렉서 (440)는 M개(출력 핀의 수와 동일하고, 일반적으로는 M=N임)의 아날로그 스위치 출력 중 어느 하나를 선택하여, 어댑터(480)로 출력한다.
어댑터(480)는 검사 대상 기판(200)마다 고유의 인덕턴스(450)나 저항(460)을 갖기 때문에, 착탈 가능한 어댑터 구성으로 하였다.
다음으로, 도 9, 도 10을 참조하여 본 검사 시스템의 제어 순서를 설명한다. 이 제어 순서는 기준 워크(단선 등의 불량이 없는 것이 확인되어 있는 워크)를 측정함으로써, 기준 워크의 각각의 패턴선의 임피던스 등을 측정하고(도 9의 제어 순서), 검사 대상의 워크에 대한 임피던스를 계측하여, 이 피검사 워크의 임피던스와 기준 워크의 임피던스를 비교함으로써, 불량 개소(단선 및 하프 쇼트)를 검출(그 검출에 기초한 불량 기판의 제외)을 행하는(도 10) 것이다.
도 9의 단계 S2에서, 기준 워크를 세트한다. 단계 S4에서는 이 기준 워크에 대하여 지그(300)를 세트한다. 이 세트에 의해, 지그에 설치된 복수의 전극이 검사 대상 패턴의 단부에 비접촉으로 근접한다. 단계 S6에서는 카운터 N과 카운터 M을 1로 초기화한다.
단계 S8에서는 발신기(430)로부터의 검사 신호의 주파수를 기준 주파수 fO의 -10%, 즉,
(1-1/10)·fO=(9/10)·fO
으로 설정한다. 단계 S10에서는 멀티플렉서(420, 440)를 세트하여, 카운터 N, M에 의해 선택된 패턴선에 주파수 fO의 검사 신호를 인가한다. 이 때, 카운터 N에 의해 지정된 아날로그 스위치만이 ON하고, 다른 스위치는 접지측에 분로된다. 또한, 멀티플렉서(440)에서는 카운터 M에 의해 지정된 아날로그 스위치만이 ON하고, 다른 스위치는 접지측에 분로된다. 이에 따라, N번째 아날로그 스위치가 ON하여 검사 신호가 값 N, M으로 지정된 패턴선에 인가되고, 그 선의 출력 신호가 멀티플렉서 (440)의 M번째 아날로그 스위치를 통해 어댑터(480)에 입력된다.
어댑터(480)에 의해 검출된 패턴선 NM의 출력 신호 VNM은 단계 S12에서 측정되어, 컨트롤러(410)의 소정의 메모리에 기억된다.
단계 S14에서는 검사 신호의 주파수를 Δf만큼 증가한다. 이 증가한 주파수의 검사 신호에 의해, 단계 S12에서는 출력 전압을 계측한다. 이 조작을 단계 S16에서, 주파수 f가 11/10·fO를 초과할 때까지 반복한다. 단계 S12 내지 단계 S16을 반복함으로써 얻어진 복수의 측정치 VNM은 도 11에 도시한 바와 같이 피크치를 나타내는 것이 예상된다. 이 때, 출력 신호치를 VRNM(첨자 R은 기준을 나타냄)로 하고, 주파수를 fRNM로 하여, 컨트롤러의 메모리에 기억한다. 단계 S22에서는 기준력 신호치 VRNM으로부터 해당 전류 경로 NM의 임피던스 ZRNM을 구한다.
이들 단계 S8 내지 단계 S24까지의 조작을 반복함으로써, 임의의 패턴선 NM에 대한, 기준력 신호치 VRNM을 제공하는 기준 주파수 fRNM과, 그 전류 경로 NM의 임피던스 ZRNM과의 조합을 얻을 수 있었다. 이들 데이터는 쌍으로 메모리에 기억되어, 인수 NM에 의해 메모리로부터 추출 가능하다.
제1 제어 순서에 의해 검사 대상의 워크의 측정을 행한다.
즉, 단계 S30에서는 검사 대상 워크를 세트한다. 단계 S32에서는 지그를 이 워크에 대하여 세트한다. 단계 S34에서는 카운터 N, M을 초기화한다. 단계 S36에서는 상술한 메모리로부터 기준 주파수 fRNM와 기준 임피던스 ZRNM의 조합을 판독한다. 단계 S38에서는 이 기준 주파수 fRNM의 검사 신호를 대상 기판의 NM 패턴선에 대하여 인가한다. 단계 S40에서는 이 패턴선으로부터의 출력 신호 VNM을 계측함으로써, 전류 경로 NM의 ZXNM을 계산한다. 단계 S42에서는 이 워크의 임피던스 ZNM을
ZNM=｜ZXNMZRNM｜
에 기초하여 계산한다. 단계 S44에서는 단계 S42에서 계산한 임피던스 ZNM이 소정의 임계치 THNM을 초과하고 있는지의 여부를 판단한다. 임피던스가 임계치를 크게 초과하고 있을 때는 그 전류 경로 NM은 불량으로 판정하고(단계 S46), 초과하지 않을 때는 정상으로 판정한다.
단계 S36 내지 단계 S52에서는 모든 전류 경로에 대하여 상기 판정을 행한다. 기판의 정상/불량 판정은, 하나라도 불량의 전류 경로가 존재하였으면(이에 한하지 않지만), 그 기판을 불량으로 판정한다.
〈그 밖의 실시예〉
상기 실시예에서는 도 3 등에 도시한 바와 같이 유도 소자로서의 코일(L)은 전극과 회로 기판과의 사이에 형성된 결합 용량(C)에 대하여 직렬로 접속되어 있었지만, 도 13과 같이 C에 대하여 L을 병렬로 접속하고, C와 접지 사이의 전압을 측정하도록 해도 좋다. 이 접속 방법에 의해 공진 강도를 높일 수 있어, 도 8의 시스템 구성으로 도 9, 도 10의 제어 순서에 실질적으로 그대로 채용할 수 있다.
또, 이 때, 공진 강도를 높이기 위해서, 전류 검출 저항을 제거하도록 한다. 또한, 상기 실시예와 동일하게, 기준 기판을 이용하여 여러가지의 경로에 대하여 출력 전압과 저항치의 상관을 사전에 취하도록 한다.
〈센서의 구체예〉
도 5, 도 6에 도시한 센서의 형상은 개념화한 것으로, 통상, 센서 전극의 형상은 검사 대상의 경로 패턴의 형상에 맞추는 것이 바람직하다. 도 14에 검사 대상 회로 기판(500)의 일례를 나타낸다.
도 14에서, 파선으로 도시한 참조 부호(501)는 장래 검사 대상의 기판에 실장되어야 할 전자 장치(LSI 등)를 나타낸다. 이 기판(500) 상에는 전자 장치 (501)의 입출력 핀(도시되지 않음)이 장래 접속되어야 할 경로 패턴(500a, 500b, 500d, 500e)이 설치되어 있다.
도 15에, 상기 경로 패턴(500a …)의 검사를 행하기 위한 센서 어셈블리 (600)를 나타낸다. 즉, 도 15에서, 센서 전극판 그 자체는 일부가 절결된 =형 도전판(620)이다. 도전판(620)은 접지 전극판(610)에 의해 둘러싸여 있다. 또한, =형 형상의 센서 전극판(620)의 내부는 절결되고, 그 절결된 내부에 동일하게 접지 전극판(630)이 형성되어 있다. =형 형상의 센서 전극판(620)은 일부가 절결부 (640)에서 절결되어, C자형의 형상을 갖는다. 절결부(640)는 접지 전극판(610, 630)을 동일한 접지 전위로 유지하기 위한, 전극판(610)과, 전극판(630)을 접속하는 선로를 형성한다. 이렇게 하여, 센서 전극판(620)이 실드로서 기능하는 접지 전극판 (610, 630) 사이에 끼워지게 된다.
코일 L은 도 15에 도시한 바와 같이 센서 전극판(620)과 출력 단자선(650)과의 사이에 세트된다.
상기한 바와 같은 센서 어셈블리(600)는 상기 검사 대상 회로 기판(500)의 패턴 경로(500a …)가 설치된 면측에 접근된다. 도 15의 예에서는 패턴 경로 (500a …)는 기판(500)의 하면에 설치되어 있기 때문에, 센서 어셈블리(600)는 도 15의 하측에 접근된다. 도 15에서, 참조 부호(700)는 센서 어셈블리(600)의 기판의 센서 전극이 설치된 반대측(도 15의 예에서는 하측)에 설치된 실드판이다. 이 실드판(700)은 센서의 접지 전극판(610)과 실질적으로 동일한 크기를 갖지만, 도 15에 도시되어 있는 바와 같이 일부에 절결부(730)가 설치되어 있다. 이 노치 (730)는 센서 전극판(620)의 패턴에 실질적으로 일치시키고 있다. 즉, 센서 전극판(620)에 대해서는 센서와 동일한 면에서 접지 전극판(610, 630) 사이에 끼움으로써 실드 효과를 발휘시키고, 반대측 면에서는 상기 접지 전극판(610, 630)에 대응시켜서 실드판(710, 720)을 설치하고, 센서 전극판(620)에 대응시켜서 실드판을 설치하지 않음으로써 S/N 비를 향상시키고 있다.
또한, 센서 전극판(620)을 대략 =형(또는 C자형 형상)으로 한 것은 도 14에 도시한 검사 대상 기판 상에는 경로 패턴(500a …)의 복수의 단부가 =형의 변을 형성하도록 배열하고 있기 때문이다. 따라서, 검사 대상의 경로 패턴의 단부의 분포가 임의의 형상을 취하고 있는 경우에는 그 분포 형상에 맞춘 센서 전극판의 형상을 작성한다. 예를 들면, 복수의 경로 패턴(500a …)의 단부가 전체적으로, 예를 들면 삼각형의 각 변을 따라 분포하고 있는 경우에는 센서 전극판의 형상을, 결합 용량 C를 확보할 수 있는 정도의 폭을 지니고, 상기 삼각형의 각 변을 따른 띠 형상을 갖는 것으로 하면 된다.
〈검사 시스템의 설계 방법〉
상기 실시예의 설명으로부터 분명한 바와 같이 본 검사 시스템의 주안점은 공진 상태를 발생시켜서, 회로 전체의 임피던스를 낮춤으로써 출력 전압의 레벨을 높이는데 있다. 공진 상태를 발생시키기 위해서 소정의 조건이 만족될 필요가 있고, 그 조건에 영향을 주는 요소로서,
·결합 용량 C(즉, 경로 패턴의 선 폭, 센서 전극판의 면적·폭, 패턴-전극 간 거리)
·유도 상수 L
·인가 주파수 f
가 있다. 분명히, 주파수 f는 전기 전자적으로 변경이 용이하기 때문에, 상기 실시예가 채용하고 있는 바와 같이, 공진점을 탐색하는 데에는 적합하다. 그러나, 결합 용량 C의 값은 일반적으로 작기 때문에, 높은 주파수로 공진 상태가 얻어지는 경우가 있지만, 높은 공진점은 검사 시스템 전체에서 동작의 불안정이나 신호 누설을 가져오기 때문에, 과도하게 높은 주파수 f를 이용하는 것은 바람직하지 않다.
또한, 결합 용량 C에 영향을 주는 검사 대상 기판의 경로 패턴의 선 폭이나 길이는 변경하는 것이 일반적으로는 허용되지 않는 것이다. 그래서, 제안되어야 할 시스템의 설계 방법은
Ⅰ: 우선, 검사 대상 기판의 경로 패턴의 선 폭이나 길이, 나아가서는 센서 전극의 크기·면적을 고려하여, 결합 용량 C가 50fF∼1pF 정도에 들어가도록, 센서 전극을 설계한다.
Ⅱ: 다음으로, 공진 주파수가, 즉 발신기의 기본 주파수가 5㎒∼10㎒의 범위 내에 들어가도록, 유도 소자 L의 값을 결정한다. 실험에 따르면, 유도 소자는 20mH 내지 25μH의 범위가 바람직하다.
이상의 설계 방법으로 설계된 검사 시스템은 시스템 전체가 고주파적으로 안정되어 있으며, 또한 최적의 공진점도 용이하게 발견하게 된다.
〈변형예〉
M-1: 상기 실시예의 검사 시스템에 대해서, 제1 실시예 내지 제3 실시예의 검사 원리의 어느 것이나 적용 가능하다.
M-2: 상기 실시예에서는 기준 워크에 의해 기준 주파수를 구하는 경우에는표준 주파수 fO의 ±10%(±δf로 함)의 범위에서 변동시켜서, 피크를 검출했었지만, 그 변동 범위 δf는 이에 한정되는 것이 아니다.
예를 들면, 연속 측정하는 대상의 검사 기판이 다방면에 걸쳐, 기준 주파수의 변동 폭이 클 때는 피크 탐색을 위한 변동 폭 ±δf를 크게 할 필요가 있다. 따라서, 연속 측정하는 복수의 기판, 또는 1장의 기판의 복수의 패턴선에서 기준 주파수가 크게 다른 것이 예정되어 있을 때는 변동 폭 ±δf를 사전에 크게 취할 필요가 있다. 단, 변동 폭 ±δf를 크게 취하면 검사에 필요한 시간을 증가시키게 되기 때문에, 그 점을 고려하여 결정할 필요가 있다.
M-3: 상기 실시예에서는 복수의 전류 경로(패턴선)의 각각에 대하여 전극을 설치하고 있었지만, 본 발명은 이에 한정되지 않는다. 특히, 출력측의 패턴선간의 피치가 좁을 때는 복수의 패턴선에 대하여 공통의 전극을 설치할 필요가 있다. 이에 따라, 전극의 수를 적게 할 수 있기 때문에, 지그를 고정밀도로 위치 결정할 필요성이 감소한다.
도 12는 하나의 검사 기판의 모든 패턴선을 두 개의 전극(107a, 107b)에 의해 검사하는 경우의 구성을 나타낸다. 각각의 전극에 대하여 하나의 아날로그 스위치가 필요하다.
도 12의 예에서는 전극(107a)이 커버하는 패턴선의 기준 주파수와 전극 (107b)이 커버하는 패턴선의 기준 주파수가 다르기 때문에, 각각에, 인덕턴스 (450a, 450b)를 설치하였다. 기준 주파수가 크게 다르지 않다고 예상될 때에는 인덕턴스를 하나로 줄일 수 있으며, 하나로 할 수 있는 경우에는 상기 실시예와 동일하게, 그 인덕턴스를 도 12와 달리, 어댑터측으로 이동시킬 수 있다.
M-4: 인덕턴스 L의 개수는 사용 주파수 f에 의존한다. 주파수 f가 높을 때에는 인덕턴스 L의 설치 위치는 검사 대상의 기판에 충분히 가까운 것이 바람직하다. 따라서, 이러한 경우에는 동일한 값의 복수의 인덕턴스를 멀티플렉서(440)내에 있어서 아날로그 스위치의 전단에 각각 위치시킬 필요가 있다.
M-5: 상기 실시 형태 및 실시예에서는 공진 상태를 현출시키는 데, 주파수 f를 변화시키고 있었지만, 본 발명은 이에 한정되지 않고, 예를 들면, 결합 용량 C 또는 인덕턴스 L을 변경시켜도 된다.
예를 들면, 인덕턴스 L을 변경하는 경우에는 복수 탭의 인덕턴스 칩을 어댑터(480) 내 또는 멀티플렉서(330) 내에, 또는 전극의 근방에 직접 부착시킴으로써 설치한다. 결합 용량 C를 변경할 필요가 있는 경우는, 예를 들면, 전극의 크기가 제각기인 경우, 복수의 패턴선(복수의 전류 경로)에 대하여 공진 주파수를 일치시키기 위함이다.
M-6: 인덕턴스 L의 값은 이용하는 발신기의 주파수에 따라 결정해야 된다. 본 발명에서는 공진 상태에서 임피던스를 측정하는 것이 본질이고, 공진 상태가 얻어지는 한, 주파수 f를 바꾸어도, 결합 용량 C를 바꾸어도, 인덕턴스 L을 바꾸어도 달성할 수 있다. 그러나, 주파수를 높이는 것은 회로 기판 전반에 있어서 누설 전류를 늘리는 것이 되고, 측정 정밀도가 떨어지는 문제를 발생시킨다. 그래서, 공진 주파수를 높이지 않고 공진 상태를 얻기 위해서는 인덕턴스 L의 값을 크게 해야된다. 상기 실시예에서는 공진 주파수를 약 5㎒로 설정하고 있다.
또한, 공진 상태를 변경하기 위해서 결합 용량을 변경할 수도 있다. 이 경우, 전극의 크기를 바꾸어 결합 용량 C를 변경하는 것은 바람직하지 않기 때문에, 예를 들면 전극이 커서 전극에 의한 결합 용량 Co가 커져 공진이 과대하게 되는 경우에만, 별도로 공진 진폭을 피하기 위한 감쇠용 컨덴서 CX를 CO에 직렬로 설치할 필요도 있다.
M-7: 상기 실시예에서는 주파수를 단계 S12 내지 단계 S16에서, ±10%의 범위 내에서 변경하고 있는 동안에, 피크가 발견되는 것을 전제로 하고 있다. 실제로는 피크를 발견할 수 없는 경우가 있다. 그래서, 도 9의 흐름도를 다음과 같이 변형하는 것을 제안한다.
즉, 하나의 변형예는 피크를 검출하는 것은 아니고, ±10%의 구간 내의 최대치를 제공한 주파수를 공진점으로 간주하여, 그 주파수를 기준 주파수로 하는 것이다.
제2 변형예는 피크치, 즉, 극대치가 발견되지 않은 경우에는 극대치가 발견될 때까지, 변동 범위를 확대하도록, 단계 S16을 변경한다.
M-8: 상기 실시예의 검사 대상의 워크를 검사하는 순서(도 10)에서는 기준 워크를 이용하여 얻어진 기준 주파수 fRNM를 이용하고 있었다. 이는 기준 워크와 실제 검사 워크를 각각 지그에 장착할 때에 위치 차이가 발생하지 않는 것을 전제로 하고 있었기 때문이다. 그러나, 실제로는 위치 차이를 제로로 하는 것은 곤란한경우가 있다. 이러한 경우에는 위치 차이의 보정을 고려하지 않으면, 위치 차이에 의한 임피던스의 증가(외관상의 증가)를 패턴선의 불량에 의한 임피던스의 증가로 잘못 판단할 우려가 있다. 그래서, 다음과 같이 제어 순서를 변형할 것을 제안한다.
즉, 기준 워크에 대하여 적용된 피크 검출의 순서를 실제 워크 검사에 대해서도 적용하는 것이다. 구체적으로는 단계 S12 내지 단계 S16과 유사한 단계를 단계 S38(도 10)로 치환한다. 이 때, 단계 S16의 fO를 단계 S36에서 판독한 fRNM으로 치환한다. 다시 말하면, fRNM를 중심으로 하여, ±10%(±10의 값으로 한정되지 않지만)의 범위에서 변동시켜, 공진 상태를 발생시키는 피크 주파수를 탐색하는 것이다. 이러한 변경은 위치 차이에 대해서도 유효하게 대처할 수 있다.
M-9: 본 발명에서는 유도성 소자, 즉, 인덕턴스 L은 실제로는 여러가지의 형상의 것을 이용해도 좋다. 그러나, 사용 주파수가 비교적 높아지는 경우에는 인덕턴스의 부착에는 주의해야 한다.
M-10: 본 발명에서는 유도성 소자, 즉, 인덕턴스 L은 실제로는 여러가지의 형상의 것을 이용해도 좋다. 그러나, 사용 주파수가 비교적 높아지는 경우에는 인덕턴스의 부착에는 주의해야 한다. 도 13은 인덕턴스를 코일로 한 경우의, 그 코일의 부착 상태를 설명한다.
M-11: 검사 신호는 교류 성분을 갖고 있으면, 정현파에 한정되지 않고, 예를 들면 펄스 열, 또한 단발 펄스라도 무방하다.
이상 설명한 바와 같이 본 발명의 회로 기판의 도통 검사 장치 및 방법에 따르면, 낮은 주파수에서의 공진 상태를 현출시킴으로서 회로 임피던스를 낮출 수 있고, 그 결과 출력 신호의 SN 비를 향상시켜서, 정밀도가 높은 도통 검사를 행할 수 있다.
특히, 접촉 방식의 사용을 유지한 채, 비접촉 방식을 채용할 수 있기 때문에, 프로브의 개수를 줄일 수 있고, 비용 절감에의 기여가 크다.
또한, 예를 들면 10∼100Ω 정도의 낮은 저항치를 도통 상태로 하여 측정할 수 있었다.

Claims (29)

  1. 제1 및 제2 단자를 기판 상에 갖는 패턴선이 설치된 기판의, 상기 제1 및 제2 단자간의 도통을 검사하는 도통 검사 장치에 있어서,
    상기 제1 단자와, 비접촉 방식으로 결합 용량을 갖고 용량 결합하는 용량 결합 수단과,
    상기 용량 결합 수단의 용량과 공진 회로를 형성하기 위해 상기 용량 결합 수단에 접속된 유도성 소자와,
    상기 유도성 소자에 접속된 제1 리드선과,
    제2 리드선에 접속되어 상기 제2 단자에 접촉하는 프로브 수단과,
    상기 제1 리드선과 제2 리드선 중 어느 한쪽에, 교류 성분을 포함하는 검사 신호를 입력하는 신호 입력 수단과,
    상기 제1 리드선과 제2 리드선 중 다른 한쪽에, 상기 검사 신호의 출력을 검출하는 신호 검출 수단
    을 포함하는 것을 특징으로 하는 회로 기판의 도통 검사 장치.
  2. 제1 및 제2 단자를 기판 상에 갖는 패턴선이 설치된 기판의, 상기 제1 및 제2 단자간의 도통을 검사하는 도통 검사 장치에 있어서,
    상기 제1 단자에 직접 접촉하는 프로브 수단과,
    상기 프로브 수단에 접속된 유도성 소자와,
    상기 유도성 소자에 접속된 제1 리드선과,
    제2 리드선에 접속되고, 상기 제2 단자와 비접촉 방식으로 결합 용량을 갖고 용량 결합하는 용량 결합 수단과,
    상기 제1 리드선과 제2 리드선 중 어느 한쪽에, 교류 성분을 포함하는 검사 신호를 입력하는 신호 입력 수단과,
    상기 제1 리드선과 제2 리드선 중 다른 한쪽에, 상기 검사 신호의 출력을 검출하는 신호 검출 수단
    을 포함하는 것을 특징으로 하는 회로 기판의 도통 검사 장치.
  3. 제1 및 제2 단자를 기판 상에 갖는 패턴선이 설치된 기판의, 상기 제1 및 제2 단자간의 도통을 검사하는 도통 검사 장치에 있어서,
    상기 제1 단자와 비접촉 방식으로 결합 용량을 갖고 용량 결합하는 제1 용량 결합 수단과,
    상기 제1 용량 결합 수단의 용량과 공진 회로를 형성하기 위해, 상기 제1 용량 결합 수단에 접속된 유도성 소자와,
    상기 유도성 소자에 접속된 제1 리드선과,
    제2 리드선에 접속되고, 상기 제2 단자에 비접촉 방식으로 결합 용량을 갖고 용량 결합하는 제2 용량 결합 수단과,
    상기 제1 리드선과 제2 리드선 중 어느 한쪽에, 교류 성분을 포함하는 검사 신호를 입력하는 신호 입력 수단과,
    상기 제1 리드선과 제2 리드선 중 다른 한쪽에, 상기 검사 신호의 출력을 검출하는 신호 검출 수단
    을 포함하는 것을 특징으로 하는 회로 기판의 도통 검사 장치.
  4. 소정 거리 이간(離間)된 제1 단자군(端子群)과 제2 단자군이 설치된 도통 검사용 지그에 있어서,
    상기 제1 단자군의 각각 또는 일부의 제1 단부에는 도통 검사용 검사 신호를 인가할 수 있도록 리드선이 접속되고,
    상기 제1 단자군의 각각 또는 일부의 제2 단부에는 검사 대상의 기판에 컨택트하기 위한 접촉부가 각각 설치되고,
    상기 제2 단자군의 각각 또는 일부에는 하나 또는 복수의 유도성 소자가 접속되고,
    상기 제2 단자군의 각각 또는 일부의 제2 단부에는 상기 검사 대상의 기판의 배선 패턴과 비접촉으로 결합 용량을 형성하기 위한 전극이 각각 설치된
    것을 특징으로 하는 도통 검사용 지그.
  5. 제1항 또는 제2항에 있어서,
    상기 용량 결합 수단은
    상기 유도성 소자에 접속된 평판 전극에서, 상기 제1 단자와의 사이에서 용량을 형성하기 위해, 주면(主面)이 상기 제1 단자를 향해 설치된 제1 평판 전극을갖는 것을 특징으로 하는 회로 기판의 도통 검사 장치.
  6. 제3항에 있어서,
    상기 제1 용량 결합 수단은
    상기 유도성 소자에 접속된 평판 전극에서, 상기 제1 단자와의 사이에서 용량을 형성하기 위해, 주면이 상기 제1 단자를 향해 설치된 제1 평판 전극을 갖는 것을 특징으로 하는 회로 기판의 도통 검사 장치.
  7. 제3항에 있어서,
    상기 제2 용량 결합 수단은
    상기 제2 단자와의 사이에서 용량을 형성하기 위해, 주면이 상기 제2 단자를 향해 설치된 제2 평판 전극을 갖는 것을 특징으로 하는 회로 기판의 도통 검사 장치.
  8. 제1항에 있어서,
    상기 프로브 수단은
    상기 제2 리드선에 접속되고, 상기 제2 단자에 직접 저항적으로 접속됨과 함께 착탈 가능한 프로브를 포함하는 것을 특징으로 하는 회로 기판의 도통 검사 장치.
  9. 제2항에 있어서,
    상기 프로브 수단은
    상기 제1 리드선에 접속되고, 상기 제2 단자에 직접 저항적으로 접속됨과 함께 착탈 가능한 프로브를 포함하는 것을 특징으로 하는 회로 기판의 도통 검사 장치.
  10. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 검사 신호는 교류 신호인 것을 특징으로 하는 회로 기판의 도통 검사 장치.
  11. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 검사 신호는 펄스 신호인 것을 특징으로 하는 회로 기판의 도통 검사 장치.
  12. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 기판에는 복수의 패턴선이 부설되고, 각각의 패턴선은 제1 단자군과 제2 단자군을 포함하고,
    상기 제1 단자군 중에서 목적으로 한 상기 제1 단자를 선택하고, 선택된 상기 제1 단자를 상기 유도성 소자에 접속하기 위한 선택 수단을 더 포함하는 것을 특징으로 하는 회로 기판의 도통 검사 장치.
  13. 제12항에 있어서,
    상기 선택 수단은 복수의 아날로그 스위치를 포함하는 멀티플렉서 회로인 것을 특징으로 하는 회로 기판의 도통 검사 장치.
  14. 제13항에 있어서,
    상기 멀티플렉서는 선택되지 않은 단자의 출력을 접지하는 스위치를 더 포함하는 것을 특징으로 하는 회로 기판의 도통 검사 장치.
  15. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 기판에는 복수의 패턴선이 부설되고, 각각의 패턴선은 제1 단자군과 제2 단자군을 포함하고,
    상기 제2 단자군 중에서 목적으로 한 상기 제2 단자를 선택하고, 선택된 상기 제2 단자를 상기 제2 리드선에 접속하기 위한 선택 수단을 더 포함하는 것을 특징으로 하는 회로 기판의 도통 검사 장치.
  16. 제15항에 있어서,
    상기 선택 수단은 복수의 아날로그 스위치를 포함하는 멀티플렉서 회로인 것을 특징으로 하는 회로 기판의 도통 검사 장치.
  17. 제16항에 있어서,
    상기 멀티플렉서는 선택되지 않은 단자의 출력을 접지하는 스위치를 더 포함하는 것을 특징으로 하는 회로 기판의 도통 검사 장치.
  18. 제1 및 제2 단자를 기판 상에 갖는 패턴선이 설치된 기판의, 상기 제1 및 제2 단자간의 도통을 검사하는 도통 검사 방법에 있어서,
    상기 제1 단자에 소정의 전극을 근접시켜서 결합 용량을 형성하고, 상기 전극에 소정의 유도성 소자를 접속하고, 상기 유도성 소자에 제1 리드선을 접속하고, 상기 제2 단자에 제2 리드선을 접속함으로써, 상기 제1 리드선, 유도성 소자, 전극, 결합 용량, 제1 단자, 패턴선, 제2 단자, 제2 리드선에 의해 공진 회로를 형성하는 공정과,
    상기 제1 리드선과 제2 리드선 중 어느 한쪽에 교류 성분을 포함하는 검사 신호를 인가하는 인가 공정과,
    상기 제1 리드선과 제2 리드선 중 다른 한쪽에서, 상기 검사 신호의 출력을 검출하는 검출 공정
    을 포함하는 것을 특징으로 하는 회로 기판의 도통 검사 방법.
  19. 제1 및 제2 단자를 기판 상에 갖는 패턴선이 설치된 기판의, 상기 제1 및 제2 단자간의 도통을 검사하는 도통 검사 방법에 있어서,
    상기 제1 단자에 유도성 소자를 통해 제1 리드선을 직접 접촉시키고, 제2 리드선을 상기 제2 단자와 비접촉 방식으로 결합 용량을 갖고 용량 결합시킴으로써, 상기 제1 리드선, 유도성 소자, 제1 단자, 패턴선, 제2 단자, 전극, 결합 용량, 제2 리드선에 의해 공진 회로를 형성하는 공정과,
    상기 제1 리드선과 제2 리드선 중 어느 한쪽에 교류 성분을 포함하는 검사 신호를 인가하는 인가 공정과,
    상기 제1 리드선과 제2 리드선 중 다른 한쪽에서, 상기 검사 신호의 출력을 검출하는 검출 공정
    을 포함하는 것을 특징으로 하는 회로 기판의 도통 검사 방법.
  20. 제1 및 제2 단자를 기판 상에 갖는 패턴선이 설치된 기판의, 상기 제1 및 제2 단자간의 도통을 검사하는 도통 검사 방법에 있어서,
    제1 리드선에 접속된 유도성 소자를 제1 전극을 통해 상기 제1 단자와 비접촉 방식으로 용량 결합시키고, 제2 리드선을 제2 전극을 통해 상기 제2 단자와 비접촉 방식으로 용량 결합시킴으로써, 상기 제1 리드선, 유도성 소자, 제1 전극, 결합 용량, 제1 단자, 패턴선, 제2 단자, 제2 전극, 결합 용량, 제2 리드선에 의해 공진 회로를 형성하는 공정과,
    상기 제1 리드선과 제2 리드선 중 어느 한쪽에 교류 성분을 포함하는 검사 신호를 인가하는 인가 공정과,
    상기 제1 리드선과 제2 리드선 중 다른 한쪽에서, 상기 검사 신호의 출력을 검출하는 검출 공정
    을 포함하는 것을 특징으로 하는 회로 기판의 도통 검사 방법.
  21. 제18항 내지 제20항 중 어느 한 항에 있어서,
    상기 검사 신호는 교류 신호인 것을 특징으로 하는 회로 기판의 도통 검사 방법.
  22. 제18항 내지 제21항 중 어느 한 항에 있어서,
    상기 검사 신호는 펄스 신호인 것을 특징으로 하는 회로 기판의 도통 검사 방법.
  23. 제18항 내지 제21항 중 어느 한 항에 있어서,
    상기 기판에는 복수의 패턴선이 부설되고, 각각의 패턴선은 제1 단자군과 제2 단자군을 포함하고,
    상기 제1 단자군 중에서 목적으로 한 상기 제1 단자를 선택하고, 선택된 상기 제1 단자를 상기 유도성 소자에 접속하는 것을 특징으로 하는 회로 기판의 도통 검사 방법.
  24. 제18항 내지 제23항 중 어느 한 항에 있어서,
    기준 주파수 결정 공정을 더 포함하고, 상기 기준 주파수 결정 공정은 상기 인가 공정에 앞서서,
    소정의 기준 기판에 대하여 상기 검사 신호의 주파수를 변경하면서 인가함으로써, 상기 기준 기판의 제1 단자와 제2 단자간의 패턴선에 대한 공진 주파수를 결정하는 결정 공정을 포함하고,
    상기 인가 공정은
    상기 공진 주파수를 검사 신호의 주파수로서, 제1 리드선과 제2 리드선 중 어느 한쪽에 인가하는 것을 특징으로 하는 회로 기판의 도통 검사 방법.
  25. 제18항 내지 제24항 중 어느 한 항에 있어서,
    상기 결정 공정에서는 사전에 상기 유도 소자의 상수에 기초하여 결정한 표준 주파수를 중심으로 한 소정 범위 내에서, 기준 기판용 검사 신호의 주파수를 변동시키는 것을 특징으로 하는 회로 기판의 도통 검사 방법.
  26. 제25항에 있어서,
    상기 인가 공정에서는 상기 결정 공정에서 결정된 주파수를 중심으로 한 소정 범위 내에서, 검사 대상의 기판용 검사 신호의 주파수를 변동시키는 것을 특징으로 하는 회로 기판의 도통 검사 방법.
  27. 제1항 내지 제17항에 있어서,
    검사 신호의 주파수를 변경하는 수단을 더 포함하는 것을 특징으로 하는 회로 기판의 도통 검사 장치.
  28. 제18항 내지 제26항 중 어느 한 항에 기재된 도통 검사 방법을 실현하는 컴퓨터 프로그램을 기억하는 컴퓨터 판독 가능한 기록 매체.
  29. 제1 및 제2 단자를 기판 상에 갖는 패턴선이 조밀하게 설치된 기판의, 상기 제1 및 제2 단자간의 도통을 검사하는 도통 검사 장치에 있어서,
    상기 패턴선과의 사이의 결합 용량이 50fF 내지 1pF의 범위 내에 들어가는 크기를 갖는 센서 전극과,
    상기 센서 전극과 병렬 또는 직렬로 접속되고, 20mH 내지 25μH의 범위 중 어느 하나의 상수를 갖는 유도 소자와,
    5㎒∼10㎒의 범위 내에 들어가는 기준 주파수로 발진하고, 상기 기준 주파수로부터 소정의 범위 내에서 변경 가능한 발진기
    를 포함하는 도통 검사 장치.
KR1020027000735A 2000-05-19 2000-05-19 회로 기판의 도통 검사 장치, 도통 검사 방법, 도통검사용 지그 및 기록 매체 KR20020019951A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2000/003204 WO2001088556A1 (fr) 1998-11-19 2000-05-19 Procede et appareil destines a un test de continuite sur plaquette de circuit imprime, auxiliaire pour ce test et support d'enregistrement

Publications (1)

Publication Number Publication Date
KR20020019951A true KR20020019951A (ko) 2002-03-13

Family

ID=33463109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027000735A KR20020019951A (ko) 2000-05-19 2000-05-19 회로 기판의 도통 검사 장치, 도통 검사 방법, 도통검사용 지그 및 기록 매체

Country Status (3)

Country Link
US (1) US6825673B1 (ko)
KR (1) KR20020019951A (ko)
CN (1) CN1235056C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200010590A (ko) * 2017-06-20 2020-01-30 테소로 사이언티픽, 인코포레이티드 발광 다이오드(led) 테스트 장치 및 제조 방법

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1720458B (zh) * 2002-11-30 2010-06-23 Oht株式会社 电路图案检查装置及电路图案检查方法
US7019538B2 (en) * 2003-01-28 2006-03-28 Canon Kabushiki Kaisha Electrostatic capacitance sensor type measurement apparatus
JP4368704B2 (ja) * 2004-03-12 2009-11-18 三井金属鉱業株式会社 電子部品実装用プリント配線板の電気検査方法および電気検査装置ならびにコンピュータ読み取り可能な記録媒体
US7368919B2 (en) * 2004-09-02 2008-05-06 Ziota Technology Inc. Wireless portable automated harness scanner system and method therefor
US7504833B1 (en) 2005-04-01 2009-03-17 Cypress Semiconductor Corporation Automatically balanced sensing device and method for multiple capacitive sensors
JP2006292638A (ja) * 2005-04-13 2006-10-26 Denso Corp ボード上に実装された回路の検査方法
JP2007064883A (ja) * 2005-09-01 2007-03-15 Nippon Mektron Ltd プリント基板の導通検査装置および導通検査方法
CN100360944C (zh) * 2006-03-01 2008-01-09 友达光电股份有限公司 电压检测电路以及电压检测系统
US8040142B1 (en) 2006-03-31 2011-10-18 Cypress Semiconductor Corporation Touch detection techniques for capacitive touch sense systems
US8004497B2 (en) 2006-05-18 2011-08-23 Cypress Semiconductor Corporation Two-pin buttons
KR100796171B1 (ko) * 2006-07-20 2008-01-21 마이크로 인스펙션 주식회사 접촉식 싱글사이드 프로브와 이를 이용한 도선의 단선 및단락 검사장치 및 그 방법
US20100033204A1 (en) * 2006-09-26 2010-02-11 Takeshi Santo Semiconductor inspection apparatus and semiconductor integrated circuit
US8902173B2 (en) * 2006-09-29 2014-12-02 Cypress Semiconductor Corporation Pointing device using capacitance sensor
KR101269660B1 (ko) * 2006-10-09 2013-05-30 삼성디스플레이 주식회사 패널 검사 장치 및 이를 이용한 패널 검사 방법
US8547114B2 (en) 2006-11-14 2013-10-01 Cypress Semiconductor Corporation Capacitance to code converter with sigma-delta modulator
US8058937B2 (en) 2007-01-30 2011-11-15 Cypress Semiconductor Corporation Setting a discharge rate and a charge rate of a relaxation oscillator circuit
US20080246491A1 (en) * 2007-04-06 2008-10-09 Texas Instruments Incorporated Scalable method for identifying cracks and fractures under wired or ball bonded bond pads
US9500686B1 (en) 2007-06-29 2016-11-22 Cypress Semiconductor Corporation Capacitance measurement system and methods
US8169238B1 (en) 2007-07-03 2012-05-01 Cypress Semiconductor Corporation Capacitance to frequency converter
US8570053B1 (en) 2007-07-03 2013-10-29 Cypress Semiconductor Corporation Capacitive field sensor with sigma-delta modulator
US8525798B2 (en) 2008-01-28 2013-09-03 Cypress Semiconductor Corporation Touch sensing
US8358142B2 (en) 2008-02-27 2013-01-22 Cypress Semiconductor Corporation Methods and circuits for measuring mutual and self capacitance
US8319505B1 (en) 2008-10-24 2012-11-27 Cypress Semiconductor Corporation Methods and circuits for measuring mutual and self capacitance
US9104273B1 (en) 2008-02-29 2015-08-11 Cypress Semiconductor Corporation Multi-touch sensing method
US8228068B2 (en) * 2008-05-02 2012-07-24 Siemens Aktiengesellschaft Systems and methods for detecting wire breaks
US8321174B1 (en) 2008-09-26 2012-11-27 Cypress Semiconductor Corporation System and method to measure capacitance of capacitive sensor array
US8723827B2 (en) 2009-07-28 2014-05-13 Cypress Semiconductor Corporation Predictive touch surface scanning
KR101647302B1 (ko) * 2009-11-26 2016-08-10 삼성전자주식회사 프로브 카드 및 이를 포함하는 테스트 장치
US10088501B2 (en) 2010-11-24 2018-10-02 Ziota Technology Inc. Universal mate-in cable interface system
US9810732B2 (en) 2010-11-24 2017-11-07 Ziota Technology Inc. Universal mate-in cable interface system
US8547108B2 (en) 2010-11-24 2013-10-01 Ziota Technology Inc. Universal mate-in cable interface system
JP5675461B2 (ja) * 2011-03-30 2015-02-25 古河電気工業株式会社 プローブ、測定装置、および、回路基板
US8933722B2 (en) * 2011-08-31 2015-01-13 Infineon Technologies Ag Measuring device and a method for measuring a chip-to-chip-carrier connection
US8896320B2 (en) 2011-08-31 2014-11-25 Infineon Technologies Ag Measuring device and a method for measuring a chip-to-chip-carrier connection
CN103723673B (zh) * 2013-12-30 2015-12-16 杭州士兰微电子股份有限公司 微机电系统及检测电路
US10444862B2 (en) 2014-08-22 2019-10-15 Synaptics Incorporated Low-profile capacitive pointing stick
JP6611251B2 (ja) * 2016-03-22 2019-11-27 ヤマハファインテック株式会社 検査治具、検査装置及び検査方法
EP3312624A1 (de) * 2016-10-18 2018-04-25 Dyconex AG Anordnung und verfahren zur vibrationsprüfung von leiterplatten
US10600697B2 (en) * 2016-12-16 2020-03-24 Tesoro Scientific, Inc. Light emitting diode (LED) test apparatus and method of manufacture
JP2020506541A (ja) 2017-01-23 2020-02-27 テソロ・サイエンティフィック・インコーポレーテッド 発光ダイオード（ｌｅｄ）検査装置及び製造方法
JP6947072B2 (ja) * 2018-02-15 2021-10-13 日立金属株式会社 多心ケーブルの検査方法、多心ケーブルアセンブリの製造方法、及び多心ケーブルの検査装置
US11137417B2 (en) * 2019-04-30 2021-10-05 Keysight Technologies, Inc. Contactless testing of electronic circuits
AT524105A1 (de) * 2020-08-13 2022-02-15 Khu Peter Durchgangsprüfung eines Kabels

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117744A (ja) 1983-11-30 1985-06-25 Seitetsu Kagaku Co Ltd 半導体特性測定装置
JPH0636007B2 (ja) 1986-04-30 1994-05-11 富士通株式会社 プリント基板の布線検査機
US5254953A (en) * 1990-12-20 1993-10-19 Hewlett-Packard Company Identification of pin-open faults by capacitive coupling through the integrated circuit package
JPH04244976A (ja) 1991-01-31 1992-09-01 Sony Chem Corp コネクタの導通検査方法
US5402072A (en) * 1992-02-28 1995-03-28 International Business Machines Corporation System and method for testing and fault isolation of high density passive boards and substrates
US5696451A (en) * 1992-03-10 1997-12-09 Hewlett-Packard Co. Identification of pin-open faults by capacitive coupling
JPH07146323A (ja) 1993-11-22 1995-06-06 Inter Tec:Kk 液晶表示器用ガラス基板の検査方法及び検査装置
JP2994259B2 (ja) * 1996-03-28 1999-12-27 オー・エイチ・ティー株式会社 基板検査方法および基板検査装置
JP3285499B2 (ja) 1996-10-15 2002-05-27 オー・エイチ・ティー株式会社 導通検査装置及びその検査方法及びその検査プローブ
US6111414A (en) * 1997-07-31 2000-08-29 Georgia Tech Research Corporation System, circuit, and method for testing an interconnect in a multi-chip substrate
US6027500A (en) * 1998-05-05 2000-02-22 Buckles; David S. Cardiac ablation system
JP3311698B2 (ja) 1998-11-19 2002-08-05 オー・エイチ・ティー株式会社 回路基板の導通検査装置、導通検査方法、導通検査用治具および記録媒体
JP3296308B2 (ja) 1998-12-07 2002-06-24 松下電器産業株式会社 プリント配線板の抵抗測定装置およびそれを用いた抵抗測定方法
ATE226315T1 (de) * 1999-07-13 2002-11-15 Maximilian Indihar Elektrischer sensor zur messung einer kapazitätsänderung und umsetzung in ein spannungssignal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200010590A (ko) * 2017-06-20 2020-01-30 테소로 사이언티픽, 인코포레이티드 발광 다이오드(led) 테스트 장치 및 제조 방법

Also Published As

Publication number Publication date
CN1235056C (zh) 2006-01-04
US6825673B1 (en) 2004-11-30
CN1361868A (zh) 2002-07-31

Similar Documents

Publication Publication Date Title
KR20020019951A (ko) 회로 기판의 도통 검사 장치, 도통 검사 방법, 도통검사용 지그 및 기록 매체
JP3311698B2 (ja) 回路基板の導通検査装置、導通検査方法、導通検査用治具および記録媒体
JP2940815B2 (ja) 導体回路基板の検査方法およびその検査装置
CN101109782B (zh) 非接触型单面探测设备及测试开路或短路的装置和方法
JP3784412B2 (ja) 障害カバリッジを拡大した製造欠陥分析装置
KR100599499B1 (ko) 기판검사 장치 및 기판검사 방법
US6373258B2 (en) Non-contact board inspection probe
US5506510A (en) Adaptive alignment probe fixture for circuit board tester
KR101116164B1 (ko) 도전패턴 검사장치
EP0573159A2 (en) Identification of pin-open faults by capacitive coupling through the integrated circuit package
US5402072A (en) System and method for testing and fault isolation of high density passive boards and substrates
US6462556B2 (en) Circuit board testing apparatus and method
CN101107537A (zh) 检查装置和检查方法及检查装置用传感器
WO2002101398A1 (fr) Appareil d'inspection de schema de circuit, procede d'inspection de schema de circuit et support d'enregistrement
US20020011861A1 (en) Circuit board misalignment detection apparatus and method
US6947853B2 (en) Apparatus and method for inspecting electrical continuity of circuit board, jig for use therein, and recording medium thereon
WO2004057350A1 (ja) 回路パターン検査装置及びパターン検査方法
KR20080098088A (ko) 비접촉 싱글사이드 프로브와 이를 이용한 패턴전극의 단선및 단락 검사장치 및 그 방법
KR20020058005A (ko) 검사장치 및 검사방법
US7332914B2 (en) Conductor inspection apparatus and conductor inspection method
JPH11153638A (ja) 基板検査装置および基板検査方法
JP3599929B2 (ja) 回路基板のパターン静電容量測定方法
JP2006064551A (ja) 検査装置及び検査方法並びに検査装置用センサ
US6337218B1 (en) Method to test devices on high performance ULSI wafers
WO2001088556A1 (fr) Procede et appareil destines a un test de continuite sur plaquette de circuit imprime, auxiliaire pour ce test et support d'enregistrement

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application