JP2006250608A

JP2006250608A - 回路基板検査方法およびその装置

Info

Publication number: JP2006250608A
Application number: JP2005065237A
Authority: JP
Inventors: Hideaki Minami; 秀明南
Original assignee: Hioki EE Corp
Current assignee: Hioki EE Corp
Priority date: 2005-03-09
Filing date: 2005-03-09
Publication date: 2006-09-21

Abstract

【課題】ＩＣパッケージに電流検出用の電極板を取り付けることなく、パッケージ内に電源層のベタパターンが存在していても端子ピンのハンダ付け状態を正確に検出する。
【解決手段】測定用の交流電圧を出力する測定信号源３１と電流計３２のいずれか一方を被検査端子ピン１１ｃのハンダパッドに接続し、いずれか他方を被検査端子ピン１１ｃ以外の端子ピン１１に接続して、交流電圧の印加時に流れる電流を電流計３２で測定し、その電流値に基づいて、ＩＣパッケージの端子ピンのハンダ付け状態を検査する。
【選択図】図１

Description

本発明は、部品が実装されている回路基板を検査する回路基板の検査方法およびその装置に関し、さらに詳しく言えば、ＩＣパッケージの端子ピンの接続状態を検査する回路基板の検査技術に関するものである。

集積回路を内蔵するＩＣパッケージは、そのパッケージの底面側に複数の端子ピンを備え、多くの場合、回路基板に形成されているハンダパッドに対してリフローバンダ付け法によりハンダ付けされる。

ＩＣパッケージも抵抗やコンデンサなどの他の部品と同様に、実装後に回路基板との接続状態が検査されるが、ＩＣパッケージの場合、内部の回路構成がきわめて複雑でいわば未知のブラックボックスであるため機能検査が適用される。しかしながら、その機能検査には複雑なロジックや検査プログラムを必要とし、これにはコストと時間とがかかる。

この点を解決する方法の一つとして、特許文献１に記載の発明は、ＩＣパッケージの接続状態を検査する簡便な手法を開示している。これを図２の模式図により説明する。ＩＣパッケージ１０は、その底面側にバンプとも呼ばれる複数の端子ピン１１（この例では、１１ａ〜１１ｊの１０ピン）が設けられ、その各々が図示しない回路基板に形成されているハンダパッドにハンダ付けされる。

そのハンダ付けの良否を判定するため、特許文献１に記載の発明では、ＩＣパッケージ１０の上面（天面）に好ましくは電気絶縁層２１を介して配置される電流検出用の電極板２２と、測定用の交流電圧を出力する測定信号源３１と、電流計３２とを用いる。

図２において、検査すべき端子ピンである被検査端子ピンは１１ｃであるため、この被検査端子ピン１１ｃに対応する回路基板側のハンダパッドに測定信号源３１を図示しないプローブを介して接続するとともに、電流計３２を電流検出用の電極板２２に接続する。

そして、電源端子ピン１１ａのみ、もしくは被検査端子ピン１１ｃを除いたすべての端子ピン１１ａ，１１ｂ，１１ｄ〜１１ｊを、それらの回路基板側のハンダパッドを介して測定信号源３１と電流計３２の共通信号帰路（仮想接地）ＩＥに接続する。

このように結線したうえで、測定信号源３１より被検査端子ピン１１ｃに交流電圧を印加し、そのときに電流検出用の電極板２２と共通信号帰路ＩＥとの間に流れる電流を電流計３２にて測定する。

次のステップとして、測定された電流値と上記交流電圧の電圧値とから静電容量値Ｃ１を算出し、その算出された静電容量値Ｃ１とあらかじめ良品基板から求められている静電容量値ＣＳとを比較し、Ｃ１＜ＣＳであれば接続不良と判定し、Ｃ１≒ＣＳであれば良品と判定する。

特許第３３６３９５１号公報

上記特許文献１によれば、静電容量を測定するだけでよく、機能検査に比べてはるかに低コストかつ短時間にＩＣパッケージの実装状態（接続状態）の良否を判定することができるが、次のような場合には、適応することができない。

すなわち、近年のＢＧＡ（ボールグリッドアレイ）やＰＧＡ（ピングリッドアレイ）といったＩＣパッケージは、パッケージ内に電源層をなす銅箔などのベタパターン（膜パターン）を内蔵している場合があり、その電源層のベタパターンが被検査端子ピンに連なる回路パターンと電流検出用の電極板との間に存在していると、電源層のベタパターンと電流検出用の電極板との間の電位差がゼロとなる。

したがって、上記のような場合、被検査端子ピンが正常にハンダ付けされていても、されていなくても、電流計には電流が流れないため、ハンダ付け不良を検出することができない。また、個々のＩＣパッケージに電気絶縁層を介して電流検出用の電極板を取り付ける必要があるため、その分、コストがかかる。

したがって、本発明の課題は、ＩＣパッケージに電流検出用の電極板を取り付ける必要がなく、パッケージ内に電源層のベタパターンが存在する場合であっても、端子ピンのハンダ付け状態を正確に検出できるようにすることにある。

上記課題を解決するため、検査方法としての請求項１に記載の発明は、ＩＣパッケージが実装されている回路基板を検査対象とし、上記ＩＣパッケージの各端子ピンと、上記各端子ピンに対応する上記回路基板のハンダパッドとの接続状態を検査する回路基板の検査方法において、測定用の交流電圧を出力する測定信号源と電流計とを含み、上記各端子ピンの中から検査すべき端子ピンとして選択された１つの被検査端子ピンのハンダパッドに上記電流計を接続するとともに、上記被検査端子ピン以外の上記端子ピンに上記測定信号源より交流電圧を印加し、上記電流計にて測定される電流値に基づいて、上記被検査端子ピンの接続状態を判定することを特徴としている。

上記請求項１の逆の態様として、請求項２に記載のように、上記各端子ピンの中から検査すべき端子ピンとして選択された１つの被検査端子ピンのハンダパッドに上記測定信号源より交流電圧を印加するとともに、上記被検査端子ピン以外の上記端子ピンに上記電流計を接続するようにしてもよい。

請求項３に記載の発明は、上記請求項１または２において、上記被検査端子ピン以外の上記端子ピンが、２本以上，残り全部までの任意の数の端子ピン（ただし、上記被検査端子ピンとショートしているものを除く。）であることを特徴としている。

請求項４に記載の発明は、上記請求項１ないし３のいずれか１項において、上記被検査端子ピン以外の上記端子ピンとして、上記被検査端子ピンに隣接する２本の端子ピンが選択されることを特徴としている。

請求項５に記載の発明は、上記請求項１ないし４のいずれか１項において、上記被検査端子ピンの接続状態を判定するにあたって、上記電流計にて測定される電流値と上記測定信号源より印加される交流電圧の電圧値とから静電容量を算出し、上記算出された静電容量と、良品基板から得られている静電容量とを比較することを特徴としている。

また、検査装置としての請求項６に記載の発明は、ＩＣパッケージが実装されている回路基板を検査対象とし、上記ＩＣパッケージの各端子ピンと、上記各端子ピンに対応する上記回路基板のハンダパッドとの接続状態を検査する回路基板の検査装置において、上記各端子ピンの中から検査すべき端子ピンとして選択された１つの被検査端子ピンのハンダパッドに接続される電流計と、上記被検査端子ピン以外の上記端子ピンに測定用の交流電圧を印加する測定信号源と、上記電流計にて測定される電流と上記交流電圧の電圧とから静電容量を算出し、上記算出された静電容量と良品基板から得られている静電容量とを比較して上記被検査端子ピンの接続状態を判定する判定手段とを備えていることを特徴としている。

上記請求項６の逆の態様として、請求項７に記載のように、上記各端子ピンの中から検査すべき端子ピンとして選択された１つの被検査端子ピンのハンダパッドに測定用の交流電圧を印加する測定信号源と、上記被検査端子ピン以外の上記端子ピンに接続される電流計と、上記電流計にて測定される電流と上記交流電圧の電圧とから静電容量を算出し、上記算出された静電容量と良品基板から得られている静電容量とを比較して上記被検査端子ピンの接続状態を判定する判定手段とを備える構成としてもよい。

請求項１，２に記載の検査方法および請求項６，７に記載の検査装置によれば、測定用の交流電圧を出力する測定信号源と電流計のいずれか一方を被検査端子ピンのハンダパッドに接続し、いずれか他方を被検査端子ピン以外の端子ピンに接続して、交流電圧の印加時に流れる電流を電流計で測定すればよく、したがって、ＩＣパッケージに電流検出用の電極板を取り付ける必要がなく、パッケージ内に電源層のベタパターンが存在する場合であっても、端子ピンのハンダ付け状態を正確に検出することができる。

また、被検査端子ピン以外の端子ピンを２本以上，残り全部までの任意の数の端子ピン（ただし、上記被検査端子ピンとショートしているものを除く。）とする請求項３に記載の発明によれば、検査の信頼性をより高めることができる。

また、被検査端子ピン以外の端子ピンとして、被検査端子ピンに隣接する２本の端子ピンを選択する請求項４に記載の発明によっても、請求項３と同じく検査の信頼性をより高めることができる。

また、被検査端子ピンの接続状態を判定するにあたって、電流計にて測定される電流値と測定信号源より印加される交流電圧の電圧値とから静電容量を算出し、その静電容量と良品基板から得られている静電容量とを比較する請求項５に記載の発明によれば、ハンダ付け「良」と「不良」との場合で、大きな差が現れるため誤判定を防ぐことができる。

次に、図１により本発明の実施形態について説明するが、本発明はこれに限定されるものではない。図１は本発明によるＩＣパッケージの検査状態を示す模式図で、ＩＣパッケージの内部回路については図２と同じくその図示を省略している。

図１に示すように、ＩＣパッケージ１０は、バンプとも呼ばれる複数の端子ピン１１（この例では１１ａ〜１１ｊの１０ピン、１１ａは電源端子ピン，１１ｊは接地端子ピン）を有し、その各々が図示しない回路基板に形成されているハンダパッドにリフローハンダ法などによりハンダ付けされる。

そのハンダ付けの良否を判定するため、本発明においても、測定用の交流電圧を出力する測定信号源３１，電流計３２および判定手段としてのＣＰＵ（演算処理ユニット）４１を備える。ＣＰＵ４１に代えて、ＭＰＵ（マイクロプロセッサユニット）やマイクロコンピュータなどが用いられてもよい。

なお、測定信号源３１と電流計３２の端子ピン１１に対する接続は、図示しないプローブ（接触子）によって行われるが、そのプローブの接触個所は、端子ピン１１に対応するハンダパッドもしくはハンダパッドに連なる引き回し配線である。また、プローブはピンボードに植設された位置固定式もしくはＸ−Ｙ方向に移動可能な可動式のいずれであってもよく、また、位置固定式と可動式とが併用されてもよい。

検査すべき端子ピン（被検査端子ピン）が１１ｃであるとすると、その被検査端子ピン１１ｃに電流計３２を接続するとともに、被検査端子ピン１１ｃ以外の端子ピン１１に測定信号源３１を接続して交流電圧を印加し、電流計３２にて被検査端子ピン１１ｃに流れる交流電流を測定する。

その場合、検査の信頼性を高めるうえで、被検査端子ピン１１ｃ以外の端子ピン１１は２本以上，残り全部までの任意の数の端子ピン（ただし、被検査端子ピン１１ｃとショートしているものを除く。）とすることが好ましい。また、検査の信頼性をより高めるうえで、その端子ピンの中に被検査端子ピン１１ｃに隣接する２本の端子ピン１１ｂ，１１ｄを含ませるとよい。

ＣＰＵ４１は、測定信号源３１より被検査端子ピン１１ｃ以外の端子ピン１１に印加される交流電圧と、電流計３２にて測定された交流電流とから静電容量を算出し、その算出された静電容量値Ｃ１とあらかじめ良品基板から求められている静電容量値ＣＳとを比較し、Ｃ１＜ＣＳであれば接続不良と判定し、Ｃ１≒ＣＳであれば良品と判定する。また、Ｃ１＞ＣＳの場合も接続不良と判定する。

なお、測定信号源３１と電流計３２の配置を入れ替え、測定信号源３１を被検査端子ピン１１ｃに接続し、電流計３２を被検査端子ピン１１ｃ以外の端子ピン１１に接続するようにしてもよく、この態様も本発明に含まれる。

以上説明したように、本発明によれば、ＩＣパッケージに電流検出用の電極板を取り付ける必要がなく、パッケージ内に電源層のベタパターンが存在する場合であっても、端子ピンのハンダ付け状態を正確に検出することができる。

本発明によるＩＣパッケージの検査状態を示す模式図。従来の検査法によるＩＣパッケージの検査状態を示す模式図。

符号の説明

１０ＩＣパッケージ
１１（１１ａ〜１１ｊ）端子ピン
３１測定信号源
３２電流計
４１ＣＰＵ（判定手段）

Claims

ＩＣパッケージが実装されている回路基板を検査対象とし、上記ＩＣパッケージの各端子ピンと、上記各端子ピンに対応する上記回路基板のハンダパッドとの接続状態を検査する回路基板の検査方法において、
測定用の交流電圧を出力する測定信号源と電流計とを含み、上記各端子ピンの中から検査すべき端子ピンとして選択された１つの被検査端子ピンのハンダパッドに上記電流計を接続するとともに、上記被検査端子ピン以外の上記端子ピンに上記測定信号源より交流電圧を印加し、上記電流計にて測定される電流値に基づいて、上記被検査端子ピンの接続状態を判定することを特徴とする回路基板の検査方法。
ＩＣパッケージが実装されている回路基板を検査対象とし、上記ＩＣパッケージの各端子ピンと、上記各端子ピンに対応する上記回路基板のハンダパッドとの接続状態を検査する回路基板の検査方法において、
測定用の交流電圧を出力する測定信号源と電流計とを含み、上記各端子ピンの中から検査すべき端子ピンとして選択された１つの被検査端子ピンのハンダパッドに上記測定信号源より交流電圧を印加するとともに、上記被検査端子ピン以外の上記端子ピンに上記電流計を接続し、上記電流計にて測定される電流値に基づいて、上記被検査端子ピンの接続状態を判定することを特徴とする回路基板の検査方法。
上記被検査端子ピン以外の上記端子ピンが、２本以上，残り全部までの任意の数の端子ピン（ただし、上記被検査端子ピンとショートしているものを除く。）であることを特徴とする請求項１または２に記載の回路基板の検査方法。
上記被検査端子ピン以外の上記端子ピンとして、上記被検査端子ピンに隣接する２本の端子ピンが選択されることを特徴とする請求項１ないし３のいずれか１項に記載の回路基板の検査方法。
上記被検査端子ピンの接続状態を判定するにあたって、上記電流計にて測定される電流値と上記測定信号源より印加される交流電圧の電圧値とから静電容量を算出し、上記算出された静電容量と、良品基板から得られている静電容量とを比較することを特徴とする請求項１ないし４のいずれか１項に記載の回路基板の検査方法。
ＩＣパッケージが実装されている回路基板を検査対象とし、上記ＩＣパッケージの各端子ピンと、上記各端子ピンに対応する上記回路基板のハンダパッドとの接続状態を検査する回路基板の検査装置において、
上記各端子ピンの中から検査すべき端子ピンとして選択された１つの被検査端子ピンのハンダパッドに接続される電流計と、上記被検査端子ピン以外の上記端子ピンに測定用の交流電圧を印加する測定信号源と、上記電流計にて測定される電流と上記交流電圧の電圧とから静電容量を算出し、上記算出された静電容量と良品基板から得られている静電容量とを比較して上記被検査端子ピンの接続状態を判定する判定手段とを備えていることを特徴とする回路基板の検査装置。
ＩＣパッケージが実装されている回路基板を検査対象とし、上記ＩＣパッケージの各端子ピンと、上記各端子ピンに対応する上記回路基板のハンダパッドとの接続状態を検査する回路基板の検査装置において、
上記各端子ピンの中から検査すべき端子ピンとして選択された１つの被検査端子ピンのハンダパッドに測定用の交流電圧を印加する測定信号源と、上記被検査端子ピン以外の上記端子ピンに接続される電流計と、上記電流計にて測定される電流と上記交流電圧の電圧とから静電容量を算出し、上記算出された静電容量と良品基板から得られている静電容量とを比較して上記被検査端子ピンの接続状態を判定する判定手段とを備えていることを特徴とする回路基板の検査装置。