KR100352113B1 - 트랜지스터 테스트용 캘리브레이션 키트 - Google Patents

Abstract

트랜지스터칩을 실장하기 위한 몸체의 내부에, 트랜지스터칩의 크기에 따라 테스트키트와의 경로 임피던스를 보정할 수 있는 임피던스 성분이 입력단자 및 출력단자의 사이에 병렬로 연결되는 구조로 이루어지며, 트랜지스터칩이 테스트키트의 크기보다 작은 경우에 트랜지스터칩으로부터 테스트키트의 입출력단에 이르는 거리에 대한 임피던스 성분을 보정할 수 있는 임피던스성분이 연결되어 있음으로써 트랜지스터칩의 전기적 특성을 정확하게 측정할 수 있는, 트랜지스터 테스트용 캘리브레이션 키트를 제공한다.

Description

트랜지스터 테스트용 캘리브레이션 키트{calibration kit for testing a transistor}

이 발명은 트랜지스터 테스트용 캘리브레이션 키트(calibration kit)에 관한 것으로서, 더욱 상세하게 말하자면 트랜지스터칩이 테스트키트의 크기보다 작은 경우에 트랜지스터칩으로부터 테스트키트의 입출력단에 이르는 거리에 대한 임피던스 성분을 보정할 수 있는 임피던스성분이 연결되어 있음으로써 트랜지스터칩의 전기적 특성을 정확하게 측정할 수 있는, 트랜지스터 테스트용 캘리브레이션 키트에 관한 것이다.

트랜지스터는 반도체를 사용한 능동소자에 대한 일반적 명칭으로서 바이폴라(bipolar)형과 유니폴라(unipolar)형으로 대별된다. 바이폴라형은 정/부 2종류의 캐리어를 사용하여 동작하는 장치이고, 유니폴라형은 MOS 트랜지스터에 의해 대표되는 바와 같이 정/부 어느쪽이든지 1종류의 캐리어에 의해 동작하는 장치이다.

상기한 트랜지스터는, 도 1에 도시되어 있는 바와 같이 테스트키트(2)에 놓여진 뒤에 네트워크 분석기(1)에 의해 오픈(open), 쇼트(short), 로드(load), 쓰루(through) 테스트를 거침으로써 양불 판정을 받게 된다.

오픈 테스트는 도 2에 도시되어 있는 바와 같이 입력단자와 출력단자가 개방되어 있는 상태에서 전압치, 전류치, 저항치 등이 테스트되고, 쇼트 테스트는 도 3에 도시되어 있는 바와 같이 입력단자와 출력단자가 전기적으로 서로 연결되어 있는 상태에서 전압치, 전류치, 저항치 등이 테스트되고, 로드 테스트는 도 4에 도시되어 있는 바와 같이 입력단자와 출력단자가 각각 접지와의 사이에 부하저항이 연결되어 있는 상태에서 전압치, 전류치, 저항치 등이 테스트되고, 쓰루 오픈 테스트는 도 5에 도시되어 있는 바와 같이 입력단자와 출력단자가 각각 접지와 연결되어 있는 상태에서 전압치, 전류치, 저항치 등이 테스트된다.

그러나, 이와 같은 종래의 트랜지스터 테스트 과정은 도 6에 도시되어 있는 바와 같이 테스트 키트(2)의 크기보다 트랜지스터칩(3)의 크기가 작은 경우에 트랜지스터칩(3)으로부터 테스트키트(2)의 입출력단에 이르는 거리(점선 부분)에 대한 임피던스 성분 때문에 트랜지스터칩(3)의 전기적인 특성이 정확하게 측정되지 문제점이 있었다.

이 발명의 목적은 이와 같은 실정을 감안하여 상기한 종래의 문제점을 해결하기 위한 것으로서, 트랜지스터칩이 테스트키트의 크기보다 작은 경우에 트랜지스터칩으로부터 테스트키트의 입출력단에 이르는 거리에 대한 임피던스 성분을 보정할 수 있는 임피던스성분이 연결되어 있음으로써 트랜지스터칩의 전기적 특성을 정확하게 측정할 수 있는, 트랜지스터 테스트용 캘리브레이션 키트를 제공하는 데 있다.

도 1은 트랜지스터를 테스트하기 위한 네트워크 분석기의 연결 구성도이다.

도 2는 네트워크 분석기의 오픈 테스트를 위한 회로연결 구성도이다.

도 3은 네트워크 분석기의 쇼트 테스트를 위한 회로연결 구성도이다.

도 4는 네트워크 분석기의 로드 테스트를 위한 회로연결 구성도이다.

도 5는 네트워크 분석기의 쓰루 테스트를 위한 회로연결 구성도이다.

도 6은 이 발명의 실시예에 따른 트랜지스터 테스트용 캘리브레이션 키트의 구성도이다.

* 도면의 주요 부분에 대한 부호의 설명 *

1 : 네트워크 분석기 2 : 테스트 키트

3 : 트랜지스터칩 4 : 몸체

상기한 목적을 달성하기 위한 수단으로서 이 발명의 구성은, 트랜지스터칩을 실장하기 위한 몸체의 내부에, 트랜지스터칩의 크기에 따라 테스트키트와의 경로 임피던스를 보정할 수 있는 임피던스 성분이 입력단자 및 출력단자의 사이에 병렬로 연결되는 구조로 이루어진다.

이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 이 발명의 가장 바람직한 실시예를 첨부된 도면을 참조로 하여 상세히 설명하기로 한다.

참고로, 여기에서 개시되는 실시예는 여러가지 실시가능한 예중에서 당업자의 이해를 돕기 위하여 가장 바람직한 예를 선정하여 제시한 것일 뿐, 이 발명의 기술적 사상이 반드시 이 실시예에만 의해서 한정되거나 제한되는 것은 아니다.

도 7에 도시되어 있는 바와 같이, 이 발명의 실시예에 따른 트랜지스터 테스트용 캘리브레이션 키트의 구성은, 트랜지스터칩(3)을 실장하기 위한 몸체(4)의 내부에, 트랜지스터칩(3)의 크기에 따라 테스트키트와의 경로 임피던스를 보정할 수 있는 임피던스 성분(41)이 입력단자 및 출력단자의 사이에 병렬로 연결되는 구조로 이루어진다.

상기한 구성에 의한, 이 발명의 실시예에 따른 트랜지스터 테스트용 캘리브레이션 키트의 작용은 다음과 같다.

네트워크 분석기(1)와 연결되어 있는 테스트키트(2)에 캘리브레이션 키트의 몸체(4)가 장착된 뒤에, 상기한 몸체(4)에 트랜지스터칩(3)이 실장된다.

상기한 몸체(4)의 내부에는 트랜지스터칩(3)으로부터 테스트키트(2)의 입력단자 및 출력단자의 경로 임피던스(점선부분)에 해당되는 값을 보정할 수 있는 임피던스 성분(41)이 병렬로 연결되어 있어서 트랜지스터칩(3)의 전기적 특성이 정확하게 측정된다.

상기한 임피던스 성분(41)은 트랜지스터칩(41)의 크기에 따라 실험을 통해 설정된 임피던스값이 설정되어 있어서, 트랜지스터칩(3)의 크기가 변화될 때마다 상기한 트랜지스터칩(3)의 크기에 맞게 임피던스 성분(41)이 설정되어 있는 캘리브레이션 키트로 새롭게 교체해주어야 한다. 이 경우에 로드 테스트시에는 임피던스 성분(41)은 칩저항의 형태로 와이어 결선방법과 범프 본딩 방법으로 연결하여, 단선의 위험성과 재현성 등을 충분히 보증할 수 있도록 한다.

이상의 설명에서와 같이 이 발명의 실시예에서, 트랜지스터칩이 테스트키트의 크기보다 작은 경우에 트랜지스터칩으로부터 테스트키트의 입출력단에 이르는 거리에 대한 임피던스 성분을 보정할 수 있는 임피던스성분이 연결되어 있음으로써 트랜지스터칩의 전기적 특성을 정확하게 측정할 수 있는 효과를 가진 트랜지스터 테스트용 캘리브레이션 키트를 제공할 수가 있다. 이 발명의 이와 같은 효과는 트랜지스터 테스트 분야에서 이 발명의 기술적 사상의 범위를 벗어나지 않는 범위내에서 다양하게 응용되어 이용될 수가 있다.

Claims (2)

1. 트랜지스터칩을 실장하기 위한 몸체의 내부에, 트랜지스터칩의 크기에 따라 테스트키트와의 경로 임피던스를 보정할 수 있는 임피던스 성분이 입력단자 및 출력단자의 사이에 병렬로 연결되는 구조로 이루어지는 것을 특징으로 하는 트랜지스터 테스트용 캘리브레이션 키트.
2. 제 1 항에 있어서, 상기한 임피던스 성분은 트랜지스터의 크기마다 실험에 의해 측정된 임피던스값이 각각 내장되는 것을 특징으로 하는 트랜지스터 테스트용 캘리브레이션 키트.