JP2976914B2 - 可変遅延回路の測定回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は可変遅延回路の測定
回路に関し、特にＥＣＬ回路形式の可変遅延回路の測定
回路に関する。

【０００２】

【従来の技術】従来から、遅延時間を可変することがで
きる可変遅延回路は、測定器などを中心として使用され
てきている。このような従来の可変遅延回路としては、
例えば特開平６−２１７８９号公報に記載されている遅
延回路の発明に同様の回路が掲げられている。

【０００３】図４は、従来例における可変遅延回路の構
成を示すブロック図であり、上記公報に記載された遅延
回路を、本発明と比較して説明が容易となるように書き
直したものである。図４に示した遅延回路１は、ランプ
波形発生回路５と、リファレンス電圧発生回路６と、ラ
ンプ波形発生回路５およびリファレンス電圧発生回路６
から出力される波形を比較する比較器７とを有する構成
となっている。

【０００４】ランプ波形発生回路５の出力波形は、なま
った波形である。リファレンス電圧発生回路６は、外部
からの制御信号であるＳ０〜Ｓ３によって１６段階に可
変しうるリファレンス電圧を発生する。ランプ波形発生
回路５の出力とリファレンス電圧発生回路６の出力とを
比較器７に入力した場合に、比較器７は双方の電圧差に
よって出力を変化させる。

【０００５】例えば、ランプ波形発生回路５の出力電圧
がリファレンス電圧発生回路６の出力電圧よりも高い場
合には、比較器７はハイレベルを出力する。逆に、ラン
プ波形発生回路５の出力電圧がリファレンス電圧発生回
路６の出力電圧よりも低い場合には、比較器７はロウレ
ベルを出力する。このような関係において、外部からの
制御信号Ｓ０〜Ｓ３を用いてリファレンス電圧の設定電
位を変化させることによって、遅延時間を変化させるこ
とができる。

【０００６】図５は、図４に示した可変遅延回路の動作
を示す信号波形図である。図５に示したように、リファ
レンス電圧が高い電位ａに設定された場合には、ランプ
波形の出力がハイレベルからロウレベルに変化するのに
伴って、時刻ｔ１においてランプ波形がリファレンス電
圧を横切り、短い時間でリファレンス電圧を横切ること
となり、遅延時間は短くなる。一方、リファレンス電圧
が低い電位ｂに設定された場合には、ランプ波形の出力
がハイレベルからロウレベルに変化するのに伴って、時
刻ｔ２においてランプ波形がリファレンス電圧を横切
り、長い時間でリファレンス電圧を横切ることとなり、
リファレンス電圧がａの場合と比較して遅延時間はΔｔ
pdだけ長くなる。

【０００７】このように、リファレンス電圧を変化させ
ることによって、遅延時間を変化させることが可能とな
る。リファレンス電圧を細かく変化させることができれ
ば最小可変遅延幅も小さくなるが、大体数十ｍＶでほぼ
等間隔に変化させることが一般的である。

【０００８】近年では最小可変遅延幅が１０ｐｓ程度の
回路が構成され、ゲートアレイのようなマスタスライス
集積回路にも搭載されている。特に最近では、ゲートア
レイの規模が大きくなるにつれて１つのゲートアレイの
中に搭載される回路の規模も大きくなり、１つのゲート
アレイに多くの可変遅延回路が搭載される場合も多い
が、このような場合における可変遅延回路のテストは、
可変遅延幅が小さいので非常に困難となる。

【０００９】その理由としては、通常ＬＳＩテスタを用
いて製品の測定を行って動作の確認を行うが、現状のＬ
ＳＩテスタにおける遅延時間の測定精度は１００ｐｓ程
度であり、最小可変遅延幅の１０ｐｓに対して１桁大き
い状態であるので、このような可変遅延回路の動作確認
は行えないこととなる。可変遅延回路の専用品であるな
らば、専用の治工具を作成し、オシロスコープなどを用
いることで時間をかけて測定することも可能であるが、
ゲートアレイの場合には各品種毎に治工具を作成する必
要があり、また可変遅延回路を含む内部の論理回路を動
作させて測定する必要があるので、測定も複雑になり、
測定に関するコストが非常に増大化してしまう。

【００１０】図６は、従来例におけるリファレンス電圧
を測定する可変遅延回路の構成を示すブロック図であ
り、上述したように遅延時間を測定する代わりにリファ
レンス電圧を測定するものである。

【００１１】図６に示した可変遅延回路は、図５に示し
た遅延回路と同様であるが、リファレンス電圧発生回路
６の出力電圧をＴＥＳＴ端子にも引き出すことによっ
て、リファレンス電圧の測定を可能とする。この回路で
は、リファレンス電圧が外部からの制御信号に伴って確
実に変化することをＬＳＩテスタ上で確かめる。通常の
ＬＳＩテスタにおいては、電圧測定の精度はμＶのオー
ダーであるので、精度的には問題はなくなる。

【００１２】しかしながら、この方式においてもいくつ
かの欠点が存在する。まず、通常はごく近傍の比較器に
のみ配線されるリファレンス信号を、周辺部のパッドま
で引き出す必要があるということである。実際の使用状
態において、この引き出し配線に周囲の信号からのノイ
ズがのる恐れがあり、リファレンス電位に影響を与え
て、遅延時間が変動してしまう可能性がある。特に周辺
部のパッドがボンディングされてパッケージに引き出さ
れている場合には、パッケージの隣接配線に発生するク
ロストークによって、より大きなノイズがのる可能性が
ある。

【００１３】したがって、まずパッドの近くに可変遅延
回路を配置する必要があり、かつボンディングされない
パッドにリファレンス信号を引き出す必要がある。ボン
ディングされないパッドがない場合には、例えばその品
種のみを特殊な回路としてボンディングしないようにす
る必要がある。しかも顧客によっては搭載回路の数や位
置が異なるので、最悪の場合には、各品種毎に組立を変
更する必要が生じ、ゲートアレイとしてはコスト的にも
増大するという問題が発生する。

【００１４】また、可変遅延回路の数だけリファレンス
電圧発生回路が存在するので、テストを行おうとすると
その数だけパッドが必要となる。したがって、その分だ
け入出力回路の数を減らしてパッドとして使用しなけれ
ばならない。例えば可変遅延回路を８個使用している場
合には８個のパッドを必要とし、１６個使用している場
合には１６個のパッドが必要となり、貴重な入出力回路
を使用してしまうこととなる。

【００１５】

【発明が解決しようとする課題】第１の問題点は、従来
の可変遅延回路では動作の確認が困難であるということ
である。その理由は、可変遅延回路の遅延幅がＬＳＩテ
スタの分解能よりも小さいからである。

【００１６】第２の問題点は、可変遅延回路の動作確認
を行う代わりにリファレンス電圧発生回路の電圧を測定
する方法では、テスト用に可変遅延回路と同数のパッド
が必要となり、パッド数と同数すなわち可変遅延回路と
同数の入出力回路を減らさなくてはならないということ
である。その理由は、各リファレンス電圧発生回路の電
圧をパッドまで各々引き出す必要があるからである。

【００１７】本発明の目的は、従来困難であった可変遅
延回路の動作確認を行う際に、入出力回路の減少数を測
定する可変遅延回路の数よりも少なくすることにある。

【００１８】

【課題を解決するための手段】上記目的を達成するため
に本発明の可変遅延回路の測定回路は、ランプ波形発生
回路とリファレンス電圧発生回路とをそれぞれが備える
複数の可変遅延回路と、比較回路とを有する可変遅延回
路の測定回路であって、前記比較回路が、前記可変遅延
回路と同数の選択機能付き比較器と、論理和回路とを備
え、該選択機能付き比較器のそれぞれが、前記リファレ
ンス電圧発生回路のそれぞれの出力である内部リファレ
ンス電圧と当該比較回路に外部から入力される外部リフ
ァレンス電圧との値を比較して、比較した結果を該論理
和回路に出力し、該論理和回路が、該選択機能付き比較
器の出力結果を論理和して外部端子に出力する。

【００１９】上記本発明の可変遅延回路の測定回路は、
前記選択機能付き比較器が、前記内部リファレンス電圧
値が前記外部リファレンス電圧値よりも高いときには、
前記外部端子に第１の論理レベルを出力し、該内部リフ
ァレンス電圧値が該外部リファレンス電圧値よりも低い
ときには、該外部端子に第２の論理レベルを出力し、該
内部リファレンス電圧値と該外部リファレンス電圧値と
が同電位であるときには、該外部端子に該第１の論理レ
ベルと該第２の論理レベルとの間の第３の論理レベルを
出力する。

【００２０】また、上記本発明の可変遅延回路の測定回
路は、前記選択機能付き比較器のうちの１つが、他の該
選択機能付き比較器とは異なる論理レベルの選択信号を
入力して選択されたときに、前記内部リファレンス電圧
値および前記外部リファレンス電圧値とを比較して、比
較した結果を前記論理和回路に出力し、該選択信号によ
って選択されない該選択機能付き比較器が、該内部リフ
ァレンス電圧値および該外部リファレンス電圧値にかか
わらず、該論理和回路に前記第１の論理レベルを出力す
ることができる。

【００２１】このように、複数ある可変遅延回路の動作
確認を、可変遅延回路と同数の選択機能付き比較器およ
び１つの論理和回路を用いて行うことによって、テスト
用外部端子の数を従来よりも少なくすることが可能とな
る。

【００２２】

【発明の実施の形態】次に発明の実施の形態について図
面を参照して説明する。

【００２３】図１は、本発明の一実施の形態における可
変遅延回路の測定回路の概略構成を示す図である。図１
に示した測定回路は、複数の可変遅延回路１から引き出
された内部リファレンス電圧ＴＥＳＴ０を比較回路２に
入力する。比較回路２は、選択信号ＳＥＬによって選択
された可変遅延回路１のリファレンス電圧ＴＥＳＴ０と
外部から与えられる共通の外部リファレンス電圧ｒｅｆ
とを比較し、その結果を外部のＴＥＳＴ端子に出力す
る。この結果をＬＳＩテスタを用いて測定することによ
って、選択した可変遅延回路１の動作を確認する。

【００２４】

【実施例】図２は、本発明の一実施例における可変遅延
回路の測定回路の構成を示すブロック図である。図２に
示した測定回路は、図１に示した可変遅延回路の測定回
路を示している。可変遅延回路１は、図６に示した従来
例における可変遅延回路と同様に、ランプ波形発生回路
５と、リファレンス電圧発生回路６と、比較器７とを有
する構成となっている。比較回路２は、可変遅延回路１
と同数の選択機能付き比較器３と、ＯＲ回路４とを有す
る構成となっている。

【００２５】このような構成において、可変遅延回路１
は、リファレンス電圧をＴＥＳＴ０信号として出力す
る。選択機能付き比較器３はリファレンス電圧ＴＥＳＴ
０と外部から入力される外部リファレンス電圧ｒｅｆと
を入力し、選択信号ＳＥＬのレベルによって選択された
ときに、リファレンス電圧ＴＥＳＴ０と外部リファレン
ス電圧ｒｅｆとを比較して出力信号ＯＵＴ２として出力
する。ＯＲ回路４は、全ての選択機能付き比較器３の出
力ＯＵＴ２を入力して、それらの論理和を外部出力端子
ＴＥＳＴに出力する。そして、ＴＥＳＴ端子の電位を外
部から測定することによって、可変遅延回路の動作を確
認する。

【００２６】ＯＲ回路４の入力数については通常８入力
程度までは問題なく動作するので、１個のＯＲ回路４で
８個の可変遅延回路の動作確認を行うことができる。８
個の可変遅延回路の動作確認を行うためには、選択機能
付き比較器３も８個必要となる。８個の選択機能付き比
較器３を制御するためには８本の選択信号ＳＥＬが必要
となるが、図示しない選択信号生成回路を用いれば、外
部端子から３ビットの入力で８本の選択信号ＳＥＬを生
成することができる。

【００２７】図３は、図２に示した選択機能付き比較器
の構成を示す回路図である。図３に示した選択機能付き
比較器は、ＮＰＮバイポーラトランジスタ（以下、単に
トランジスタと記述する）８〜１１と、定電流源１２
と、抵抗１３，１４とを有する構成となっている。トラ
ンジスタ８のベースはリファレンス電圧ＴＥＳＴ０に接
続され、エミッタはトランジスタ９，１１のエミッタに
接続され、コレクタはトランジスタ１１のコレクタおよ
びトランジスタ１０のベースに接続されている。トラン
ジスタ９のベースは外部リファレンス電圧ｒｅｆに接続
され、エミッタはトランジスタ８，１１のエミッタに接
続され、コレクタは高位側電源ＧＮＤに接続されてい
る。トランジスタ１０のベースはトランジスタ８，１１
のコレクタに接続され、エミッタは出力端子ＯＵＴ２に
接続され、コレクタは高位側電源ＧＮＤに接続されてい
る。トランジスタ１１のベースは選択信号ＳＥＬに接続
され、エミッタはトランジスタ８，９のエミッタに接続
され、コレクタはトランジスタ８のコレクタおよびトラ
ンジスタ１０のベースに接続されている。定電流源１２
の一方の端子はトランジスタ８，９，１１のエミッタに
接続され、他方の端子は低位側電源ＶEEに接続されてい
る。抵抗１３の一方の端子はトランジスタ８，１１のコ
レクタおよびトランジスタ１０のベースに接続され、他
方の端子は高位側電源ＧＮＤに接続されている。抵抗１
４の一方の端子はトランジスタ１０のエミッタおよび出
力端子ＯＵＴ２に接続され、他方の端子は低位側電源Ｖ
EEに接続されている。

【００２８】図３に示した選択機能付き比較器の動作を
説明する。選択信号ＳＥＬがハイレベルである場合に
は、選択機能付き比較器３は選択されていない状態とな
る。このため、リファレンス電圧ＴＥＳＴ０および外部
リファレンス電圧ｒｅｆの値に関わりなく、定電流源１
２の電流は高位側電源ＧＮＤから抵抗１３およびトラン
ジスタ１１を流れる。したがって、抵抗１３の電位降下
によって、出力端子ＯＵＴ２にロウレベルが出力され
る。

【００２９】一方、選択信号ＳＥＬがロウレベルである
場合には、選択機能付き比較器３は選択されている状態
となる。このため、リファレンス電圧ＴＥＳＴ０と外部
リファレンス電圧ｒｅｆとのうちの電圧値が高い方にベ
ースが接続されているトランジスタに定電流源１２の電
流が流れる。

【００３０】例えば、リファレンス電圧ＴＥＳＴ０の方
が高ければ、定電流源１２の電流は高位側電源ＧＮＤか
ら抵抗１３およびトランジスタ８を流れ、抵抗１３の電
位降下によって、出力端子ＯＵＴ２にロウレベルが出力
される。また、外部リファレンス電圧ｒｅｆの方が高け
れば、定電流源１２の電流は高位側電源ＧＮＤからトラ
ンジスタ９を流れる。このため、抵抗１３には電流がほ
とんど流れないので電位降下がなく、トランジスタ１０
のベース電位は高位側電源ＧＮＤの値に近くなる。した
がって、出力端子ＯＵＴ２にハイレベルが出力される。
さらに、リファレンス電圧ＴＥＳＴ０と外部リファレン
ス電圧ｒｅｆとがほぼ同電位である場合には、定電流源
１２の電流はトランジスタ８およびトランジスタ９の両
方にほぼ半分づつ流れることとなる。したがって、この
場合には出力端子ＯＵＴ２にはハイレベルとロウレベル
の中間電位が出力される。

【００３１】実際のテストにおいては、複数の選択機能
付き比較器３のうちの１つのみに入力する選択信号ＳＥ
Ｌをロウレベルにし、残りの選択機能付き比較器３に入
力する選択信号ＳＥＬを全てハイレベルにする。続い
て、可変遅延回路１の制御端子Ｓ０〜Ｓ３を所望の状態
に設定する。

【００３２】この時点において、可変遅延回路１が正常
な状態にあれば、リファレンス電圧ＴＥＳＴ０は制御端
子Ｓ０〜Ｓ３によって決定される電位を出力する。この
電位は計算することができる値であるので、ＴＥＳＴ０
と同電位の外部リファレンス電圧ｒｅｆを印加すること
によって、選択された選択機能付き比較器３の出力ＯＵ
Ｔ２は中間レベルとなる。選択されていない選択機能付
き比較器３の出力ＯＵＴ２はロウレベルであるので、Ｏ
Ｒ回路４のＴＥＳＴ端子も中間レベルを出力する。した
がって、リファレンス電圧ＴＥＳＴ０と同電位の外部リ
ファレンス電圧ｒｅｆを入力したときにＴＥＳＴ端子が
中間レベルを出力すれば、この可変遅延回路１が正常な
動作をしていることを確認することができる。

【００３３】従来、通常のデジタル回路では、ハイレベ
ルかロウレベルかのいずれかの値しか使用せず、中間レ
ベルを出力し続けることは、あり得ないことまたは故障
であると判断されてしまっている。このため、ロウかハ
イかの２値しか使用しないデジタル回路においては中間
レベルは利用されていないが、測定に用いること、特に
ＥＣＬ回路において中間レベルを利用することは、回路
上全く問題がない。

【００３４】一方、可変遅延回路１が正常に動作せず、
内部のリファレンス電位ＴＥＳＴ０に異常な値が出力さ
れる場合には、外部リファレンス電圧ｒｅｆに対して選
択機能付き比較器３の出力ＯＵＴ２はハイレベルまたは
ロウレベルとなるので、ＯＲ回路４の出力であるＴＥＳ
Ｔ端子もハイレベルまたはロウレベルとなり、ＴＥＳＴ
端子の電圧を測定することによって確認することができ
る。もちろんプロセスばらつきなどの理由によって可変
遅延回路１のリファレンス電圧ＴＥＳＴ０が変動するの
で、外部リファレンス電圧ｒｅｆもスイープさせる必要
がある。

【００３５】また、中間レベルの測定がうまくできない
場合には、考えられる外部リファレンス電圧ｒｅｆの最
小値と最大値を印加する。最小値を印加した場合にＴＥ
ＳＴ端子にロウレベルが観測され、最大値を印加した場
合にＴＥＳＴ端子にハイレベルが観測されれば、可変遅
延回路１のリファレンス電圧ＴＥＳＴ０の値は外部リフ
ァレンス電圧ｒｅｆの最小値と最大値との間にあるとい
うことが確認できるので、可変遅延回路１の動作確認を
行うことができる。同様に、外部リファレンス電圧を高
位側電源ＧＮＤから低位側電源ＶEEに変化させた場合に
は、可変遅延回路１のリファレンス電圧ＴＥＳＴ０付近
では選択機能付き比較器３の出力が中間レベルになるの
で、その値を測定しても同じ結果が得られる。

【００３６】本発明を採用することによって、例えば８
個の可変遅延回路を搭載している場合には、従来では８
個のパッドを必要とするのに対して、本発明では外部リ
ファレンス電圧ｒｅｆ入力に１個、８入力ＯＲ回路４の
出力ＴＥＳＴ端子に１個、選択機能付き比較器３の選択
信号ＳＥＬは３ビットで８個の可変遅延回路を制御する
ことができるので、合計５個のパッドでまかなうことが
できる。さらに、１６個の可変遅延回路を搭載している
場合には、従来では１６個のパッドを必要とするのに対
して、本発明では６個（リファレンス電圧ｒｅｆ入力に
１個、８入力ＯＲ回路４の出力ＴＥＳＴ端子に２個、選
択信号ＳＥＬが３ビットで３個）でまかなうことができ
る。

【００３７】

【発明の効果】以上説明したように本発明は、デジタル
回路では通常使用されない中間レベルを使用することに
よって、ＬＳＩテスタの分解能よりも小さい遅延幅を持
つ可変遅延回路の動作確認を行う際に、搭載する可変遅
延回路の数よりも少ないパッド数を用いて測定すること
ができ、従来と比較して、入出力回路の減少数を可変遅
延回路の数よりも少なくすることができるという効果を
有する。

【図面の簡単な説明】

【図１】本発明の一実施の形態における可変遅延回路の
測定回路の概略構成を示す図

【図２】本発明の一実施例における可変遅延回路の測定
回路の構成を示すブロック図

【図３】図２に示した選択機能付き比較器の構成を示す
回路図

【図４】従来例における可変遅延回路の構成を示すブロ
ック図

【図５】図４に示した可変遅延回路の動作を示す信号波
形図

【図６】従来例におけるリファレンス電圧を測定する可
変遅延回路の構成を示すブロック図

【符号の説明】

１ 可変遅延回路 ２ 比較回路 ３ 選択機能付き比較器 ４ ＯＲ回路 ５ ランプ波形発生回路 ６ リファレンス電圧発生回路 ７ 比較器 ８〜１１ ＮＰＮバイポーラトランジスタ １２ 定電流源 １３、１４ 抵抗

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 ランプ波形発生回路とリファレンス電圧
   発生回路とをそれぞれが備える複数の可変遅延回路と、
   比較回路とを有する可変遅延回路の測定回路において、 前記比較回路が、前記可変遅延回路と同数の選択機能付
   き比較器と、論理和回路とを備え、 該選択機能付き比較器のそれぞれが、前記リファレンス
   電圧発生回路のそれぞれの出力である内部リファレンス
   電圧と当該比較回路に外部から入力される外部リファレ
   ンス電圧との値を比較して、比較した結果を該論理和回
   路に出力し、 該論理和回路が、該選択機能付き比較器の出力結果を論
   理和して外部端子に出力することを特徴とする、可変遅
   延回路の測定回路。
2. 【請求項２】 前記選択機能付き比較器が、 前記内部リファレンス電圧値が前記外部リファレンス電
   圧値よりも高いときには、前記外部端子に第１の論理レ
   ベルを出力し、 該内部リファレンス電圧値が該外部リファレンス電圧値
   よりも低いときには、該外部端子に第２の論理レベルを
   出力し、 該内部リファレンス電圧値と該外部リファレンス電圧値
   とが同電位であるときには、該外部端子に該第１の論理
   レベルと該第２の論理レベルとの間の第３の論理レベル
   を出力する、請求項１に記載の可変遅延回路の測定回
   路。
3. 【請求項３】 前記選択機能付き比較器のうちの１つ
   が、他の該選択機能付き比較器とは異なる論理レベルの
   選択信号を入力して選択されたときに、前記内部リファ
   レンス電圧値と前記外部リファレンス電圧値とを比較し
   て、比較した結果を前記論理和回路に出力し、 該選択信号によって選択されない該選択機能付き比較器
   が、該内部リファレンス電圧値および該外部リファレン
   ス電圧値にかかわらず、該論理和回路に前記第１の論理
   レベルを出力する、請求項２に記載の可変遅延回路の測
   定回路。