JPH0784008A - 評価用半導体集積回路及びこれを用いた試験方法 - Google Patents
評価用半導体集積回路及びこれを用いた試験方法Info
- Publication number
- JPH0784008A JPH0784008A JP5233892A JP23389293A JPH0784008A JP H0784008 A JPH0784008 A JP H0784008A JP 5233892 A JP5233892 A JP 5233892A JP 23389293 A JP23389293 A JP 23389293A JP H0784008 A JPH0784008 A JP H0784008A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- evaluation
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】１つの機能別回路ブロックに対し独立に電源電
圧を供給して消費電流を検出し、その評価を行う。 【構成】互いに機能が異なる複数の回路ブロック２０、
４０が半導体チップ１０Ａ上に形成され、回路ブロック
２０、４０の電源電圧入力端が、各回路ブロックに共通
の内部電源配線ＶＣＣ、ＶＳＳに接続されずに半導体チ
ップ１０Ａ上のパッド２３、２４及び４３、４４に接続
され、パッド２３、２４及び４３、４４を介して回路ブ
ロック２０、４０に独立に電源電圧を供給自在にしてい
る。
圧を供給して消費電流を検出し、その評価を行う。 【構成】互いに機能が異なる複数の回路ブロック２０、
４０が半導体チップ１０Ａ上に形成され、回路ブロック
２０、４０の電源電圧入力端が、各回路ブロックに共通
の内部電源配線ＶＣＣ、ＶＳＳに接続されずに半導体チ
ップ１０Ａ上のパッド２３、２４及び４３、４４に接続
され、パッド２３、２４及び４３、４４を介して回路ブ
ロック２０、４０に独立に電源電圧を供給自在にしてい
る。
Description
【０００１】
【産業上の利用分野】本発明は、開発品である評価用半
導体集積回路及びこれを用いた試験方法に関する。
導体集積回路及びこれを用いた試験方法に関する。
【０００２】
【従来の技術】半導体集積回路の多種化及び短納期化に
伴い、その開発品を評価するための試験をより短期間で
行う必要がある。図７は、従来の評価用半導体集積回路
の概略構成を簡単化して示す。半導体チップ１０上に
は、互いに機能が異なる回路ブロック２０及び４０が形
成され、また、回路ブロック２０及び４０を囲むループ
状の、各回路ブロック２０及び４０に共通の電源配線Ｖ
ＣＣ及びＶＳＳが形成されている。
伴い、その開発品を評価するための試験をより短期間で
行う必要がある。図７は、従来の評価用半導体集積回路
の概略構成を簡単化して示す。半導体チップ１０上に
は、互いに機能が異なる回路ブロック２０及び４０が形
成され、また、回路ブロック２０及び４０を囲むループ
状の、各回路ブロック２０及び４０に共通の電源配線Ｖ
ＣＣ及びＶＳＳが形成されている。
【０００３】回路ブロック２０の一対の電源電圧入力端
は、配線２１及び２２を介してそれぞれ、電源配線ＶＣ
Ｃ及びＶＳＳに接続され、かつ、周辺部のパッド２３及
び２４に接続されている。パッド２３及び２４はそれぞ
れ、ボンディングワイヤ２５及び２６を介して、パッケ
ージに取り付けられた外部端子２７及び２８に接続され
ている。また、回路ブロック２０の信号入出力端は、配
線２９を介して周知の静電保護回路３０の一端に接続さ
れ、静電保護回路３０の他端が配線３１を介してパッド
３２に接続されている。パッド３２は、ボンディングワ
イヤ３３を介して外部端子３４に接続されている。
は、配線２１及び２２を介してそれぞれ、電源配線ＶＣ
Ｃ及びＶＳＳに接続され、かつ、周辺部のパッド２３及
び２４に接続されている。パッド２３及び２４はそれぞ
れ、ボンディングワイヤ２５及び２６を介して、パッケ
ージに取り付けられた外部端子２７及び２８に接続され
ている。また、回路ブロック２０の信号入出力端は、配
線２９を介して周知の静電保護回路３０の一端に接続さ
れ、静電保護回路３０の他端が配線３１を介してパッド
３２に接続されている。パッド３２は、ボンディングワ
イヤ３３を介して外部端子３４に接続されている。
【０００４】静電保護回路３０は、不図示のダイオード
の一端が電源配線ＶＣＣ又は電源配線ＶＳＳに、ダイオ
ードに逆電圧が印加されるように接続され、このダイオ
ードの他端が配線２９及び３１に接続されている。同様
に、回路ブロック４０の一対の電源電圧入力端は、配線
４１及び４２を介してそれぞれ電源配線ＶＣＣ及びＶＳ
Ｓに接続されている。また、回路ブロック４０の信号入
出力端は、配線４９を介して静電保護回路５０の一端に
接続され、静電保護回路５０の他端が配線５１を介して
パッド５２に接続されている。パッド５２は、ボンディ
ングワイヤ５３を介して外部端子５４に接続されてい
る。
の一端が電源配線ＶＣＣ又は電源配線ＶＳＳに、ダイオ
ードに逆電圧が印加されるように接続され、このダイオ
ードの他端が配線２９及び３１に接続されている。同様
に、回路ブロック４０の一対の電源電圧入力端は、配線
４１及び４２を介してそれぞれ電源配線ＶＣＣ及びＶＳ
Ｓに接続されている。また、回路ブロック４０の信号入
出力端は、配線４９を介して静電保護回路５０の一端に
接続され、静電保護回路５０の他端が配線５１を介して
パッド５２に接続されている。パッド５２は、ボンディ
ングワイヤ５３を介して外部端子５４に接続されてい
る。
【０００５】半導体チップ１０を評価するために、外部
端子２７及び２８に不図示の電圧源の出力端を接続し、
外部端子３４及び５４に各種信号を与え又は与えない状
態で、外部端子２７から半導体チップ１０内へ流れて外
部端子２８へ戻る電流を測定する。
端子２７及び２８に不図示の電圧源の出力端を接続し、
外部端子３４及び５４に各種信号を与え又は与えない状
態で、外部端子２７から半導体チップ１０内へ流れて外
部端子２８へ戻る電流を測定する。
【０００６】
【発明が解決しようとする課題】しかし、回路ブロック
２０及び４０に対しそれぞれ独立に電源電圧を供給する
ことができないので、回路ブロック２０及び４０の各々
の動作電流及び非動作電流を測定することができない。
このため、動作電流又は非動作電流が異常であった場合
に、回路ブロック２０と回路ブロック４０とを独立に評
価することができなかった。また、回路ブロック２０と
回路ブロック４０の一方に大きな異常電流が流れた場合
には、他方の正常な回路ブロックにも悪影響を与えるた
め、正確な評価をより困難にする原因となっていた。こ
のような事態は、開発品の試験期間を長くすることにな
り、短納期化の要請に反する。
２０及び４０に対しそれぞれ独立に電源電圧を供給する
ことができないので、回路ブロック２０及び４０の各々
の動作電流及び非動作電流を測定することができない。
このため、動作電流又は非動作電流が異常であった場合
に、回路ブロック２０と回路ブロック４０とを独立に評
価することができなかった。また、回路ブロック２０と
回路ブロック４０の一方に大きな異常電流が流れた場合
には、他方の正常な回路ブロックにも悪影響を与えるた
め、正確な評価をより困難にする原因となっていた。こ
のような事態は、開発品の試験期間を長くすることにな
り、短納期化の要請に反する。
【０００７】本発明の目的は、上記問題点に鑑み、１つ
の回路ブロックに対し独立に電源電圧を供給して消費電
流を検出し、その評価を行うことができる、評価用半導
体集積回路及びこれを用いた試験方法を提供することに
ある。
の回路ブロックに対し独立に電源電圧を供給して消費電
流を検出し、その評価を行うことができる、評価用半導
体集積回路及びこれを用いた試験方法を提供することに
ある。
【０００８】
【課題を解決するための手段及びその作用】本発明に係
る評価用半導体集積回路及びこれを用いた試験方法を、
実施例図中の対応する構成要素の符号を引用して説明す
る。第１発明の評価用半導体集積回路では、例えば図１
に示す如く、互いに機能が異なる複数の回路ブロック２
０、４０が半導体チップ１０Ａ上に形成され、少なくと
も１つの回路ブロック２０の電源電圧入力端が、各回路
ブロック２０、４０に共通の内部電源配線ＶＣＣ、ＶＳ
Ｓに接続されずに半導体チップ１０Ａ上のパッド２３、
２４に接続され、パッド２３、２４を介して回路ブロッ
ク２０に独立に電源電圧を供給自在にしている。
る評価用半導体集積回路及びこれを用いた試験方法を、
実施例図中の対応する構成要素の符号を引用して説明す
る。第１発明の評価用半導体集積回路では、例えば図１
に示す如く、互いに機能が異なる複数の回路ブロック２
０、４０が半導体チップ１０Ａ上に形成され、少なくと
も１つの回路ブロック２０の電源電圧入力端が、各回路
ブロック２０、４０に共通の内部電源配線ＶＣＣ、ＶＳ
Ｓに接続されずに半導体チップ１０Ａ上のパッド２３、
２４に接続され、パッド２３、２４を介して回路ブロッ
ク２０に独立に電源電圧を供給自在にしている。
【０００９】第２発明に係る試験方法では、例えば図２
に示す如く、評価用半導体集積回路に対し、１つの回路
ブロック２０のみに、電流検出器６３を介して電源電圧
を供給することにより、回路ブロック２０のみで消費さ
れる電流を測定する。本発明によれば、１つの回路ブロ
ックに対し独立に動作電流及び非動作電流を測定するこ
とができるので、この回路ブロックを他の回路ブロック
と独立に評価することができ、また、回路ブロックの一
つに大きな異常電流が流れ、他の正常な回路ブロックに
悪影響を与える虞があっても、この回路ブロックに電源
電圧を供給しないことにより、他の回路ブロックに悪影
響を与えることなく該他の回路ブロックの評価を行うこ
とができる。このため、開発品の試験を詳細かつ容易に
行うことができ、試験期間を短縮することができる。
に示す如く、評価用半導体集積回路に対し、１つの回路
ブロック２０のみに、電流検出器６３を介して電源電圧
を供給することにより、回路ブロック２０のみで消費さ
れる電流を測定する。本発明によれば、１つの回路ブロ
ックに対し独立に動作電流及び非動作電流を測定するこ
とができるので、この回路ブロックを他の回路ブロック
と独立に評価することができ、また、回路ブロックの一
つに大きな異常電流が流れ、他の正常な回路ブロックに
悪影響を与える虞があっても、この回路ブロックに電源
電圧を供給しないことにより、他の回路ブロックに悪影
響を与えることなく該他の回路ブロックの評価を行うこ
とができる。このため、開発品の試験を詳細かつ容易に
行うことができ、試験期間を短縮することができる。
【００１０】第１発明の第１態様では、例えば図１に示
す如く、共通電源配線ＶＣＣ、ＶＳＳに静電保護回路３
０のダイオードの一端が、該ダイオードに逆電圧が印加
されるように接続され、該ダイオードの他端が回路ブロ
ック２０の信号入出力端及び半導体チップ１０Ａ上のパ
ッド３２に接続され、共通電源配線ＶＣＣ、ＶＳＳが半
導体チップ１０Ａ上のパッド１３、１４に接続されてい
る、。
す如く、共通電源配線ＶＣＣ、ＶＳＳに静電保護回路３
０のダイオードの一端が、該ダイオードに逆電圧が印加
されるように接続され、該ダイオードの他端が回路ブロ
ック２０の信号入出力端及び半導体チップ１０Ａ上のパ
ッド３２に接続され、共通電源配線ＶＣＣ、ＶＳＳが半
導体チップ１０Ａ上のパッド１３、１４に接続されてい
る、。
【００１１】第１発明の第２態様では、例えば図４に示
す如く、回路ブロック２０の一対の電源電圧入力端の一
方が半導体チップ１０Ｃの基板に接続され、一対の共通
電源配線ＶＣＣ、ＶＳＳの一方が該基板に接続されてい
る。第１発明の第３態様では、例えば図１に示す如く、
半導体チップ１０Ａがパッケージに装着され、パッド２
３、２４が該パッケージに取り付けられた外部端子２
７、２８にボンディングワイヤ２５、２６で接続されて
いる。
す如く、回路ブロック２０の一対の電源電圧入力端の一
方が半導体チップ１０Ｃの基板に接続され、一対の共通
電源配線ＶＣＣ、ＶＳＳの一方が該基板に接続されてい
る。第１発明の第３態様では、例えば図１に示す如く、
半導体チップ１０Ａがパッケージに装着され、パッド２
３、２４が該パッケージに取り付けられた外部端子２
７、２８にボンディングワイヤ２５、２６で接続されて
いる。
【００１２】
【実施例】以下、図面に基づいて本発明の実施例を説明
する。 ［第１実施例］図１は、第１実施例の評価用半導体集積
回路の概略構成を簡単化して示す。図７と同一構成要素
には、同一符号を付してその説明を省略する。
する。 ［第１実施例］図１は、第１実施例の評価用半導体集積
回路の概略構成を簡単化して示す。図７と同一構成要素
には、同一符号を付してその説明を省略する。
【００１３】半導体チップ１０Ａ上に形成された回路ブ
ロック２０及び４０は、デジタル回路又はアナログ回路
のいずれであってもよい。この半導体チップ１０Ａは、
開発段階でのみ用いられるものであり、評価の結果が良
ければ、評価のための特別な配線のレイアウトを変更し
て、量産に移行する。
ロック２０及び４０は、デジタル回路又はアナログ回路
のいずれであってもよい。この半導体チップ１０Ａは、
開発段階でのみ用いられるものであり、評価の結果が良
ければ、評価のための特別な配線のレイアウトを変更し
て、量産に移行する。
【００１４】回路ブロック２０の一対の電源電圧入力端
は、配線２１及び２２を介してそれぞれパッド２３及び
２４に接続され、配線２１及び２２と交差する電源配線
ＶＣＣ及びＶＳＳには接続されていない。電源配線ＶＣ
Ｃ及びＶＳＳはそれぞれ、配線１１及び１２を介してパ
ッド１３及び１４に接続され、パッド１３及び１４はそ
れぞれ、ボンディングワイヤ１５及び１６を介して、パ
ッケージに取り付けられた外部端子１７及び１８に接続
されている。
は、配線２１及び２２を介してそれぞれパッド２３及び
２４に接続され、配線２１及び２２と交差する電源配線
ＶＣＣ及びＶＳＳには接続されていない。電源配線ＶＣ
Ｃ及びＶＳＳはそれぞれ、配線１１及び１２を介してパ
ッド１３及び１４に接続され、パッド１３及び１４はそ
れぞれ、ボンディングワイヤ１５及び１６を介して、パ
ッケージに取り付けられた外部端子１７及び１８に接続
されている。
【００１５】同様に、回路ブロック４０の一対の電源電
圧入力端は、配線４１及び４２を介してそれぞれパッド
４３及び４４に接続され、配線４１及び４２と交差する
電源配線ＶＣＣ及びＶＳＳには接続されていない。他の
点は、図７に示す評価用半導体集積回路と同一構成であ
る。次に、上記の如く構成された半導体集積回路を評価
するための試験を、図２に基づいて説明する。
圧入力端は、配線４１及び４２を介してそれぞれパッド
４３及び４４に接続され、配線４１及び４２と交差する
電源配線ＶＣＣ及びＶＳＳには接続されていない。他の
点は、図７に示す評価用半導体集積回路と同一構成であ
る。次に、上記の如く構成された半導体集積回路を評価
するための試験を、図２に基づいて説明する。
【００１６】電圧源６０の正側出力端を、電流検出器６
１を介して外部端子２７に接続し、電圧源６０の負側出
力端を外部端子１８に接続する。また、電圧源６２の正
側出力端を、一方では電流検出器６３及びスイッチＳＷ
１を介して外部端子２７に接続し、他方では電流検出器
６４及びスイッチＳＷ２を介して外部端子４７に接続
し、電圧源６２の負側出力端を、外部端子２８及び４８
に接続する。
１を介して外部端子２７に接続し、電圧源６０の負側出
力端を外部端子１８に接続する。また、電圧源６２の正
側出力端を、一方では電流検出器６３及びスイッチＳＷ
１を介して外部端子２７に接続し、他方では電流検出器
６４及びスイッチＳＷ２を介して外部端子４７に接続
し、電圧源６２の負側出力端を、外部端子２８及び４８
に接続する。
【００１７】次に、スイッチＳＷ１をオンにし、スイッ
チＳＷ２をオフにする。そして、予め定められた一定の
電圧を外部端子３４に印加して回路ブロック２０を非動
作状態にし、この状態で電流検出器６３の出力を読み取
ることにより、回路ブロック２０のみの非動作電流を測
定する。次に、外部端子３４に各種信号を与えたときの
電流検出器６３の出力を読み取ることにより、回路ブロ
ック２０のみの動作電流を測定する。
チＳＷ２をオフにする。そして、予め定められた一定の
電圧を外部端子３４に印加して回路ブロック２０を非動
作状態にし、この状態で電流検出器６３の出力を読み取
ることにより、回路ブロック２０のみの非動作電流を測
定する。次に、外部端子３４に各種信号を与えたときの
電流検出器６３の出力を読み取ることにより、回路ブロ
ック２０のみの動作電流を測定する。
【００１８】次に、スイッチＳＷ１をオフにし、スイッ
チＳＷ２をオンにする。そして、予め定められた一定の
電圧を外部端子５４に印加して回路ブロック４０を非動
作状態にし、この状態で電流検出器６４の出力を読み取
ることにより、回路ブロック４０のみの非動作電流を測
定する。次に、外部端子５４に各種信号を与えたときの
電流検出器６４の出力を読み取ることにより、回路ブロ
ック４０のみの動作電流を測定する。
チＳＷ２をオンにする。そして、予め定められた一定の
電圧を外部端子５４に印加して回路ブロック４０を非動
作状態にし、この状態で電流検出器６４の出力を読み取
ることにより、回路ブロック４０のみの非動作電流を測
定する。次に、外部端子５４に各種信号を与えたときの
電流検出器６４の出力を読み取ることにより、回路ブロ
ック４０のみの動作電流を測定する。
【００１９】次に、スイッチＳＷ１及びＳＷ２を共にオ
ンにする。そして、予め定められた一定の電圧を外部端
子３４及び５４に印加して回路ブロック２０及び４０を
非動作状態にし、この状態で電流検出器６３及び６４の
出力を読み取ることにより、回路ブロック２０と回路ブ
ロック４０の全体の非動作電流を測定する。次に、外部
端子３４及び５４に各種信号を与えたときの電流検出器
６３及び６４の出力を読み取ることにより、回路ブロッ
ク２０と回路ブロック４０の全体の動作電流を測定す
る。
ンにする。そして、予め定められた一定の電圧を外部端
子３４及び５４に印加して回路ブロック２０及び４０を
非動作状態にし、この状態で電流検出器６３及び６４の
出力を読み取ることにより、回路ブロック２０と回路ブ
ロック４０の全体の非動作電流を測定する。次に、外部
端子３４及び５４に各種信号を与えたときの電流検出器
６３及び６４の出力を読み取ることにより、回路ブロッ
ク２０と回路ブロック４０の全体の動作電流を測定す
る。
【００２０】本第１実施例によれば、回路ブロック２０
及び４０の各々、及び、回路ブロック２０と回路ブロッ
ク４０の全体について、動作電流及び非動作電流を測定
することができるので、評価用半導体集積回路の評価
を、従来よりも詳細かつ容易に行うことができ、これに
より、試験期間を短縮することができる。 ［第２実施例］図３は、第２実施例の評価用半導体集積
回路の概略構成を示す。図１と同一構成要素には、同一
符号を付してその説明を省略する。
及び４０の各々、及び、回路ブロック２０と回路ブロッ
ク４０の全体について、動作電流及び非動作電流を測定
することができるので、評価用半導体集積回路の評価
を、従来よりも詳細かつ容易に行うことができ、これに
より、試験期間を短縮することができる。 ［第２実施例］図３は、第２実施例の評価用半導体集積
回路の概略構成を示す。図１と同一構成要素には、同一
符号を付してその説明を省略する。
【００２１】この評価用半導体集積回路では、半導体チ
ップ１０Ｂ上に形成された回路ブロック４０の電源電圧
入力端を、外部端子に接続せずに、配線４１及び４２を
介してそれぞれ電源配線ＶＣＣ及びＶＳＳに接続するこ
とにより、外部端子数を図１の場合よりも２つ少なくし
ている。他の点は、図１の評価用半導体集積回路と同一
構成である。
ップ１０Ｂ上に形成された回路ブロック４０の電源電圧
入力端を、外部端子に接続せずに、配線４１及び４２を
介してそれぞれ電源配線ＶＣＣ及びＶＳＳに接続するこ
とにより、外部端子数を図１の場合よりも２つ少なくし
ている。他の点は、図１の評価用半導体集積回路と同一
構成である。
【００２２】回路ブロック２０のみの試験は、外部端子
２７及び２８に電源電圧を供給し、外部端子１７及び１
８に電源電圧を供給しないことにより行うことができ、
また、回路ブロック４０のみの試験は、外部端子２７及
び２８に電源電圧を供給せず、外部端子１７及び１８に
電源電圧を供給することにより行うことができる。 ［第３実施例］図４は、第３実施例の評価用半導体集積
回路の概略構成を示す。図１と同一構成要素には、同一
符号を付してその説明を省略する。
２７及び２８に電源電圧を供給し、外部端子１７及び１
８に電源電圧を供給しないことにより行うことができ、
また、回路ブロック４０のみの試験は、外部端子２７及
び２８に電源電圧を供給せず、外部端子１７及び１８に
電源電圧を供給することにより行うことができる。 ［第３実施例］図４は、第３実施例の評価用半導体集積
回路の概略構成を示す。図１と同一構成要素には、同一
符号を付してその説明を省略する。
【００２３】この評価用半導体集積回路では、回路ブロ
ック２０及び４０の負側電源電圧入力端をそれぞれ、配
線２２Ａ及び４２Ａを介して半導体チップ１０Ｃの基板
に接続し、外部端子には直接接続していない。この基板
には、電源配線ＶＳＳが接続されてバイアス電圧が印加
されている。他の点は、図１の評価用半導体集積回路と
同一構成である。
ック２０及び４０の負側電源電圧入力端をそれぞれ、配
線２２Ａ及び４２Ａを介して半導体チップ１０Ｃの基板
に接続し、外部端子には直接接続していない。この基板
には、電源配線ＶＳＳが接続されてバイアス電圧が印加
されている。他の点は、図１の評価用半導体集積回路と
同一構成である。
【００２４】評価のための試験を行う場合には、図１に
示す外部端子２８及び４８の代わりに、外部端子１８を
用いる。これにより、図２と同一の試験を行うことがで
きる。 ［第４実施例］図５は、第４実施例の評価用半導体集積
回路の概略構成を示す。図４と同一構成要素には、同一
符号を付してその説明を省略する。
示す外部端子２８及び４８の代わりに、外部端子１８を
用いる。これにより、図２と同一の試験を行うことがで
きる。 ［第４実施例］図５は、第４実施例の評価用半導体集積
回路の概略構成を示す。図４と同一構成要素には、同一
符号を付してその説明を省略する。
【００２５】この評価用半導体集積回路では、半導体チ
ップ１０Ｄ上に形成された回路ブロック４０の正側電源
電圧入力端を、配線４１を介して電源配線ＶＣＣに接続
し、外部端子には接続していない。他の点は図４の評価
用半導体集積回路と同一構成である。この評価用半導体
集積回路によれば、図３の評価用半導体集積回路と同一
の評価用試験を行うことができる。
ップ１０Ｄ上に形成された回路ブロック４０の正側電源
電圧入力端を、配線４１を介して電源配線ＶＣＣに接続
し、外部端子には接続していない。他の点は図４の評価
用半導体集積回路と同一構成である。この評価用半導体
集積回路によれば、図３の評価用半導体集積回路と同一
の評価用試験を行うことができる。
【００２６】［第５実施例］図６は、第５実施例の評価
用半導体集積回路の概略構成を示す。図１と同一構成要
素には、同一符号を付してその説明を省略する。この半
導体チップ１０Ｅは、回路ブロック２０がデジタル回路
であり、回路ブロック４０がアナログ回路である場合を
示している。デジタル回路は、信号のエッジが急傾斜し
ていることからアナログ回路に対しノイズ発生源とな
り、かつ、アナログ回路はデジタル回路よりもノイズの
影響が大きいので、回路ブロック２０及び４０の回りに
は、デジタル回路用の電源配線ＶＣＣ１及びＶＳＳ１
と、アナログ回路用の電源配線ＶＣＣ２及びＶＳＳ２と
を備えている。これに対応して、電源配線ＶＣＣ１及び
ＶＳＳ１をそれぞれ外部端子１７１及び１８１に接続
し、電源配線ＶＣＣ２及びＶＳＳ２をそれぞれ外部端子
１７２及び１８２に接続している。
用半導体集積回路の概略構成を示す。図１と同一構成要
素には、同一符号を付してその説明を省略する。この半
導体チップ１０Ｅは、回路ブロック２０がデジタル回路
であり、回路ブロック４０がアナログ回路である場合を
示している。デジタル回路は、信号のエッジが急傾斜し
ていることからアナログ回路に対しノイズ発生源とな
り、かつ、アナログ回路はデジタル回路よりもノイズの
影響が大きいので、回路ブロック２０及び４０の回りに
は、デジタル回路用の電源配線ＶＣＣ１及びＶＳＳ１
と、アナログ回路用の電源配線ＶＣＣ２及びＶＳＳ２と
を備えている。これに対応して、電源配線ＶＣＣ１及び
ＶＳＳ１をそれぞれ外部端子１７１及び１８１に接続
し、電源配線ＶＣＣ２及びＶＳＳ２をそれぞれ外部端子
１７２及び１８２に接続している。
【００２７】静電保護回路３０内のダイオードは電源配
線ＶＣＣ１及びＶＳＳ１に接続され、静電保護回路５０
内のダイオードは電源配線ＶＣＣ２及びＶＳＳ２に接続
されている。他の点は、図１の評価用半導体集積回路と
同一構成である。この評価用半導体集積回路によれば、
回路ブロック２０で発生したノイズの回路ブロック４０
への影響を少なくして、上記第１実施例と同じ試験を行
うことができ、逆に、外部端子１７１と外部端子１７２
との間を接続し、かつ、外部端子１８１と外部端子１８
２との間を接続することにより、回路ブロック２０で発
生したノイズの回路ブロック４０への影響を知ることが
できる。
線ＶＣＣ１及びＶＳＳ１に接続され、静電保護回路５０
内のダイオードは電源配線ＶＣＣ２及びＶＳＳ２に接続
されている。他の点は、図１の評価用半導体集積回路と
同一構成である。この評価用半導体集積回路によれば、
回路ブロック２０で発生したノイズの回路ブロック４０
への影響を少なくして、上記第１実施例と同じ試験を行
うことができ、逆に、外部端子１７１と外部端子１７２
との間を接続し、かつ、外部端子１８１と外部端子１８
２との間を接続することにより、回路ブロック２０で発
生したノイズの回路ブロック４０への影響を知ることが
できる。
【００２８】
【発明の効果】以上説明した如く、本発明に係る評価用
半導体集積回路及びこれを用いた試験方法によれば、１
つの回路ブロックに対し独立に動作電流及び非動作電流
を測定することができるので、この回路ブロックを他の
回路ブロックと独立に評価することができ、また、回路
ブロックの一つに大きな異常電流が流れ、他の正常な回
路ブロックに悪影響を与える虞があっても、この回路ブ
ロックに電源電圧を供給しないことにより、他の回路ブ
ロックに悪影響を与えることなく該他の回路ブロックの
評価を行うことができ、このため、開発品の試験を詳細
かつ容易に行うことができるという効果を奏し、試験期
間の短縮に寄与するところが大きい。
半導体集積回路及びこれを用いた試験方法によれば、１
つの回路ブロックに対し独立に動作電流及び非動作電流
を測定することができるので、この回路ブロックを他の
回路ブロックと独立に評価することができ、また、回路
ブロックの一つに大きな異常電流が流れ、他の正常な回
路ブロックに悪影響を与える虞があっても、この回路ブ
ロックに電源電圧を供給しないことにより、他の回路ブ
ロックに悪影響を与えることなく該他の回路ブロックの
評価を行うことができ、このため、開発品の試験を詳細
かつ容易に行うことができるという効果を奏し、試験期
間の短縮に寄与するところが大きい。
【図１】本発明の第１実施例の評価用半導体集積回路を
示す概略ブロック図である。
示す概略ブロック図である。
【図２】図１の回路を評価するための試験の原理説明図
である。
である。
【図３】本発明の第２実施例の評価用半導体集積回路を
示す概略ブロック図である。
示す概略ブロック図である。
【図４】本発明の第３実施例の評価用半導体集積回路を
示す概略ブロック図である。
示す概略ブロック図である。
【図５】本発明の第４実施例の評価用半導体集積回路を
示す概略ブロック図である。
示す概略ブロック図である。
【図６】本発明の第５実施例の評価用半導体集積回路を
示す概略ブロック図である。
示す概略ブロック図である。
【図７】従来の評価用半導体集積回路を示す概略ブロッ
ク図である。
ク図である。
１０、１０Ａ〜１０Ｅ 半導体チップ ２０、４０ 回路ブロック ３０、５０ 静電保護回路 ＶＣＣ、ＶＳＳ、ＶＣＣ１、ＶＳＳ１、ＶＣＣ２、ＶＳ
Ｓ２ 電源配線 １３、１４、２３、２４、３２、４３、４４、５２ パ
ッド １５、１６、２５、２６、３３、４５、４６、５３ ボ
ンディングワイヤ １７、１８、１７１、１７２、１８１、１８２、２７、
２８、３４、４７、４８、５４ 外部端子 ６０、６２ 電圧源 ６１、６３、６４ 電流検出器
Ｓ２ 電源配線 １３、１４、２３、２４、３２、４３、４４、５２ パ
ッド １５、１６、２５、２６、３３、４５、４６、５３ ボ
ンディングワイヤ １７、１８、１７１、１７２、１８１、１８２、２７、
２８、３４、４７、４８、５４ 外部端子 ６０、６２ 電圧源 ６１、６３、６４ 電流検出器
Claims (5)
- 【請求項１】 互いに機能が異なる複数の回路ブロック
（２０、４０）が半導体チップ（１０Ａ）上に形成さ
れ、少なくとも１つの該回路ブロックの電源電圧入力端
が、各該回路ブロックに共通の内部電源配線（ＶＣＣ、
ＶＳＳ）に接続されずに半導体チップ上のパッド（２
３、２４）に接続され、該パッドを介して該回路ブロッ
クに独立に電源電圧を供給自在にしている、 ことを特徴とする評価用半導体集積回路。 - 【請求項２】 前記共通電源配線（ＶＣＣ、ＶＳＳ）に
静電保護回路（３０）のダイオードの一端が、該ダイオ
ードに逆電圧が印加されるように接続され、該ダイオー
ドの他端が前記回路ブロック（２０）の信号入出力端及
び前記半導体チップ（１０Ａ）上のパッド（３２）に接
続され、該共通電源配線が該半導体チップ上のパッド
（１３、１４）に接続されている、 ことを特徴とする請求項１記載の評価用半導体集積回
路。 - 【請求項３】 前記回路ブロック（２０）の一対の前記
電源電圧入力端の一方が前記半導体チップ（１０Ｃ）の
基板に接続され、一対の前記共通電源配線（ＶＣＣ、Ｖ
ＳＳ）の一方が該基板に接続されている、 ことを特徴とする請求項２記載の評価用半導体集積回
路。 - 【請求項４】 前記半導体チップ（１０Ａ）がパッケー
ジに装着され、前記パッド（２３、２４）が該パッケー
ジに取り付けられた外部端子（２７、２８）にボンディ
ングワイヤ（２５、２６）で接続されている、 ことを特徴とする請求項１乃至３のいずれか１つに記載
の評価用半導体集積回路。 - 【請求項５】 請求項１乃至４のいずれか１つに記載の
評価用半導体集積回路に対し、１つの前記回路ブロック
（２０）のみに、電流検出器（６３）を介して電源電圧
を供給することにより、該回路ブロックのみで消費され
る電流を測定することを特徴とする試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5233892A JPH0784008A (ja) | 1993-09-20 | 1993-09-20 | 評価用半導体集積回路及びこれを用いた試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5233892A JPH0784008A (ja) | 1993-09-20 | 1993-09-20 | 評価用半導体集積回路及びこれを用いた試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0784008A true JPH0784008A (ja) | 1995-03-31 |
Family
ID=16962206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5233892A Pending JPH0784008A (ja) | 1993-09-20 | 1993-09-20 | 評価用半導体集積回路及びこれを用いた試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0784008A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11183548A (ja) * | 1997-12-17 | 1999-07-09 | Nec Eng Ltd | Ｉｃ接続試験方法 |
| JP2007132755A (ja) * | 2005-11-09 | 2007-05-31 | Sharp Corp | 回路検査方法及び回路検査システム |
-
1993
- 1993-09-20 JP JP5233892A patent/JPH0784008A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11183548A (ja) * | 1997-12-17 | 1999-07-09 | Nec Eng Ltd | Ｉｃ接続試験方法 |
| JP2007132755A (ja) * | 2005-11-09 | 2007-05-31 | Sharp Corp | 回路検査方法及び回路検査システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4894605A (en) | Method and on-chip apparatus for continuity testing | |
| US5313158A (en) | Test system integrated on a substrate and a method for using such a test system | |
| JP2991440B2 (ja) | 集積回路の電源線試験方法 | |
| US4716323A (en) | Power voltage drop detecting circuit | |
| EP0084260B1 (en) | Semiconductor integrated-circuit device with test circuit | |
| EP0747930B1 (en) | Electronic device with multiple bonding wires, method of fabrication and method of testing bonding wire integrity | |
| JPH08507868A (ja) | Ｉｃにおける信号経路およびバイアス経路の分離ｉ▲下ｄｄｑ▼試験 | |
| JPH0784008A (ja) | 評価用半導体集積回路及びこれを用いた試験方法 | |
| US5402018A (en) | Semiconductor integrated circuit | |
| US5815001A (en) | Integrated circuit board with built-in terminal connection testing circuitry | |
| US20020063251A1 (en) | Semiconductor device and testing method therefor | |
| JP7179165B2 (ja) | 半導体集積回路装置および半導体集積回路装置の検査方法 | |
| KR100370932B1 (ko) | 반도체 장치 | |
| JP3130769B2 (ja) | 半導体装置 | |
| US20010054904A1 (en) | Monitoring resistor element and measuring method of relative preciseness of resistor elements | |
| JPH07225258A (ja) | 半導体装置 | |
| JPH11183548A (ja) | Ｉｃ接続試験方法 | |
| JP2710486B2 (ja) | 集積回路 | |
| JP2545815B2 (ja) | 半導体集積回路の良品・不良品判別方法 | |
| JP3437867B2 (ja) | 半導体メモリ | |
| JP3207639B2 (ja) | 半導体集積回路 | |
| JPH0567683A (ja) | 識別回路 | |
| JP3132635B2 (ja) | 半導体集積回路の試験方法 | |
| JPH0660930B2 (ja) | 集積回路の特性試験方法 | |
| JP2919312B2 (ja) | 半導体装置の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020924 |