CN114325150B - 用于测试设备的分区强制感测系统 - Google Patents
用于测试设备的分区强制感测系统 Download PDFInfo
- Publication number
- CN114325150B CN114325150B CN202111155621.3A CN202111155621A CN114325150B CN 114325150 B CN114325150 B CN 114325150B CN 202111155621 A CN202111155621 A CN 202111155621A CN 114325150 B CN114325150 B CN 114325150B
- Authority
- CN
- China
- Prior art keywords
- dut
- forced
- signal
- sense
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 139
- 238000005192 partition Methods 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 152
- 238000005259 measurement Methods 0.000 claims abstract description 62
- 230000008878 coupling Effects 0.000 claims abstract description 7
- 238000010168 coupling process Methods 0.000 claims abstract description 7
- 238000005859 coupling reaction Methods 0.000 claims abstract description 7
- 239000000872 buffer Substances 0.000 claims description 78
- 239000000463 material Substances 0.000 claims description 27
- 230000004044 response Effects 0.000 claims description 24
- 230000009977 dual effect Effects 0.000 claims description 22
- 230000006854 communication Effects 0.000 claims description 21
- 238000004891 communication Methods 0.000 claims description 21
- 239000000758 substrate Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 description 24
- 230000008569 process Effects 0.000 description 8
- 239000000243 solution Substances 0.000 description 7
- 230000009471 action Effects 0.000 description 6
- 230000005284 excitation Effects 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000002457 bidirectional effect Effects 0.000 description 3
- 230000003993 interaction Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 230000007175 bidirectional communication Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000012085 test solution Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2607—Circuits therefor
- G01R31/2632—Circuits therefor for testing diodes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31926—Routing signals to or from the device under test [DUT], e.g. switch matrix, pin multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本公开涉及用于测试设备的分区强制感测系统。一种用于向在第一DUT节点处的被测设备(DUT)提供信号或从其接收信号的强制感测系统。系统可包括耦合第一强制感测测量装置的第一部分和第二部分的接口,例如参数测量单元。第一强制感测测量装置的第一和第二部分可以使用各自不同的集成电路来提供,例如可以包括不同管芯类型的不同半导体管芯。在第一测试模式下,接口可被配置为从第一强制感测测量装置的第一部分向第二部分通信第一DUT强制信号,而在第二测试模式下,接口可以被配置为将在第一DUT节点处从DUT接收到的DUT感测信息从第一强制感测测量装置的第二部分通信到第一部分。
Description
技术领域
本公开涉及用于测试设备的强制感测系统
背景技术
用于电子器件测试的测试系统可以包括向被测器件(DUT)提供电压测试脉冲的引脚驱动器电路。作为响应,测试系统可以被配置为测量来自DUT的响应,例如以确定DUT是否满足一个或多个指定的操作参数。测试系统可以可选地包括多种不同类别的驱动器电路,以提供具有不同幅度或时序特性的电路测试信号。在示例中,测试系统被配置为使用有源负载和比较器电路来测量来自DUT的响应,以感测DUT引脚处的转换。
用于测试数字集成电路(IC)的系统可以包括每个引脚的参数测量单元(PPMU或PMU)。PMU可以配置为在不同模式下运行,以提供或强制提供电流或电压信号,并接收或测量来自DUT的相应响应。操作模式可以包括例如强制电压测量电流(FVMI)模式、强制电流测量电压(FIMV)模式、强制电流测量电流(FIMI)模式、强制电压测量电压(FVMV)模式、或无强制测量电压(FNMV)模式。PMU可以具有各种强制和感测工作范围,可以使用例如外部放大器或电阻器来修改这些范围。
在示例中,测试系统可以包括被配置为向DUT提供多个电压电平(例如Vhigh、Vlow和Vterm)的驱动器电路。DUT可以表现出双向(I/O)能力,因为它可以提供和接收激励。驱动电路的高电平和低电平用于在其“输入”状态时刺激DUT,而Vterm充当处于“输出”状态的DUT的终端。Vhigh、Vlow和Vterm之间的切换过程可以概念化为三个开关的集合,每个开关的一端连接到Vhigh、Vlow或Vterm,另一端连接到50欧姆的电阻器,即然后连接到DUT节点。三个级别之间的转换可以通过打开和关闭适当的开关来实现,例如在任何给定时间只关闭一个开关。测试系统可以包括其他功能,例如有源负载和高速比较器。有源负载可为DUT提供双向电流源负载,比较器可用作DUT波形数字化仪。
发明内容
本发明人已经认识到,要解决的问题包括提供一种封装的自动化测试系统,该系统被配置为提供驱动器、比较器、有源负载和每引脚参数测量功能。发明人已经认识到该问题包括使用占据最小管芯面积的集成器件结构来适应例如驱动器、比较器和有源负载电路的速度和精度要求,同时最小化与被测器件(DUT)的接口处的负载效应),同时最大化系统的功能测试范围。问题可能包括提供相对较小、生产成本低、比传统系统消耗更少功率或提供相对于传统系统更高保真性能的系统。
在示例中,这些和其他问题的解决方案可以包括或使用分区强制感测系统。该解决方案可以包括例如使用第一集成电路实现的强制感测测系统的第一部分、使用不同的第二集成电路实现的相同强制感测系统的第二部分以及耦合强制感测系统的第一和第二部分的第一接口。下在示例中,第一接口包括耦合强制感测系统的第一部分和第二部分的导电的、两用的信号路径。强制感测系统的第二部分可以耦合到DUT接口。在强制感测系统的第一测试模式下,例如对应于DC或相对低带宽的电流强制信号,第一接口可以被配置为将DUT强制信号从强制感测系统的第一部分通信到第二部分。在第二测试模式下,例如对应于相对较大的当前强制信号,第一接口可以被配置为将诸如使用强制感测系统的第二部分从DUT接收到的DUT感测信息通信到强制感测系统的第一部分感系统。
在示例中,解决方案可以包括使用不同的半导体设备或不同的制造工艺来实施或构建强制感测系统的不同的第一和第二部分。例如,该解决方案可以包括为强制感测系统的第一和第二部分使用不同的第一和第二半导体材料。第一半导体材料可用于构建具有特定最小特征尺寸的集成器件,而第二半导体材料可用于构建具有小于(即小于)使用第一半导体材料构建的特定最小特征尺寸的最小特征尺寸的集成器件。使用第一半导体材料制成的器件通常可以包括比使用第二半导体材料制成的器件带宽更低的器件。在示例中,强制感测系统的第一部分可以包括互补金属氧化物半导体(CMOS)晶片,而强制感测系统的第二部分可以包括不同类型的晶片,例如基于双极器件的晶片。在示例中,该解决方案可以包括使用CMOS和双极工艺构建的PMU电路,以及使用不同工艺(例如双极工艺)构建的更高电流驱动器和有源负载电路。在示例中,PMU电路的部分可以分布在使用不同工艺构建的管芯上,并且在管芯之间提供接口。
该概要旨在提供对本专利申请的主题的概述。无意提供对本发明的排他性或详尽的解释。包括详细描述以提供关于本专利申请的进一步信息。
附图说明
为了轻松识别任何特定元素或行为的讨论,参考编号中的一个或多个最高有效数字是指首次引入该元素的图编号。
图1大体上图示了包括多个驱动器电路的强制感测测试系统拓扑的示例。
图2大体图示了包括参数测量单元部分和驱动器、比较器和有源负载(DCL)部分的测试系统的示意性示例。
图3大体示出了第一多管芯强制感测测试系统的示例。
图4大体示出了第二多管芯强制感测测试系统的示例。
图5大体图示了可以包括在半导体器件之间使用双用途接口的方法的示例。
具体实施方式
测试系统,例如与自动测试设备(ATE)一起使用的强制感测测试系统,可以配置为在指定时间向被测设备(DUT)提供电压或电流激励,并且可以选择测量来自DUT的响应。测试系统可以配置为在相对较大的输出信号幅度范围内提供高保真输出信号脉冲,以适应不同的测试和不同类型的被测设备。
在一个示例中,强制感测系统或强制感测测量装置可以包括引脚驱动器架构,该架构可以提供具有最小过冲或高频电流信号尖峰的高保真激励信号,并且在高功率或低功率工作电平下提高脉冲边缘定位精度和信号带宽。测试系统可以包括单封装ATE解决方案,其中可以包括驱动器电路、比较器电路和有源负载电路,以及每引脚参数测量单元(PPMU或PMU),这里有时称为PMU电路。驱动器、比较器和有源负载电路在本文中统称为DCL或DCL电路。在一个示例中,PMU电路可以配置用于高精度、相对较低的频率、较低带宽和较高幅度的激励测试,而DCL电路可以配置用于相对较高频率和较高带宽的激励测试。可以提供控制电路以根据测试的参数或要求选择特定的强制刺激,例如从PMU电路或DCL电路中选择用于特定测试的强制刺激。在一些示例中,PMU电路和DCL电路的操作可以是互斥的,使得在任何给定时间只有一个电路与DUT接口。可以提供各种其他控制电路,例如包括具有片上校准寄存器的数模转换器(DAC),以支持在不同的DC操作电平下使用。
强制感测系统的各个部分可以包括或可以使用不同的工艺和/或不同的材料构建。例如,PMU电路的部分可以分布在不同半导体类型的多个不同半导体器件上,并且可以提供接口以促进不同半导体器件之间的信号通信。接口可以包括最少数量的信号路径或电线,以降低成本大小和复杂性。
在一个示例中,该接口可以包括特定的信号路径,该信号路径被配置为根据强制感测系统的操作模式传递不同的信息。例如,在第一测试模式中,特定信号路径可以被配置为将第一DUT强制信号从第一半导体器件传送到第二半导体器件。在第二测试模式中,特定信号路径可以被配置为将诸如从DUT接收的DUT感测信息从第二半导体器件传送到第一半导体器件。在一个示例中,第一半导体器件可以包括用于实现PMU电路前端部分的基于CMOS的器件,并且第二半导体器件可以包括用于实现DCL电路的基于双极的器件和PMU电路的其他部分。基于双极的器件可以使用双极结晶体管器件与DUT连接,这些器件有助于最大限度地减少DUT引脚上的负载。
图1大体上图示了包括PMU电路和DCL电路的强制感测测试系统拓扑的第一示例100。在第一示例100中,PMU电路包括耦合到DUT引脚132的PMU强制电路110和PMU感测电路112,并且DUT引脚132可以耦合到DUT 130。在第一示例100中,DCL电路包括可以包括AB类驱动器电路的第一DriverAB 102和可以包括A类驱动器电路的第一DriverA104。DCL电路可以包括比较器电路106和第一负载电路114,例如可以包括有源负载或其他负载设备。第一示例100还可以包括输出元件,例如第一电阻器108,其可以被配置为提供指定的输出或负载阻抗。在一个示例中,测试系统被配置为在耦合到DUT 130的DUT引脚132处提供或接收第一电流信号122,i_test。强制感测测试系统可以被配置为同时对从DUT 130接收或提供给DUT130的信号执行电压和电流测量,例如同时对DUT 130施加电压或电流激励激励。
在示例中,PMU强制电路110可以被配置为使用可数字配置的放大器电路和一个或多个输出缓冲器来提供激励。PMU强制电路110可以接收数字控制信号,例如PMU控制信号136Vctrl,并且作为响应,PMU强制电路110可以在DUT引脚132处提供驱动信号。PMU感测电路112可以被配置为接收来自DUT 130的电压或电流信息,例如使用电阻网络。PMU电路可以包括反馈网络以接收测试控制信号以及来自DUT 130的电压或电流信息,从而控制PMU强制电路110的操作。在示例中,PMU感测电路112可以被配置为提供PMU输出信号134OP_PMU,例如到外部系统控制器。
在示例中,第一驱动器AB 102可以被配置为通过在并联连接的二极管桥之间进行选择来产生电压激励信号,其中每个桥由唯一的、专用的DC电压电平驱动。在图1的100的第一个例子中,DC电压Vih 116和Vil 118驱动第一驱动器AB 102中的二极管电桥。开关级之后可以是可以提供功率增益的电压缓冲级,例如可以用于产生大电流以服务于50欧姆的DUT环境。
与第一驱动器AB 102相比,第一驱动器A 104可以被配置为使用可以直接耦合到DUT 130的相对大的电流开关级在DUT 130处产生转变。第一驱动器A 104中的电流开关级可以响应控制信号Swing 120(例如可以是电压控制信号)交替地将电流切换进和出DUT130,将电流切换进和出DUT 130。例如,第一驱动器A 104可以提供高速操作,因为它可以不受AB类电压缓冲级及其伴随的带宽限制和其他性能限制的负担。
在示例中,第一驱动器A104可以被配置为在DUT 130处提供相对低幅度的信号。例如,第一驱动器A104可以提供具有大约2伏摆幅的信号。第一驱动器AB 102可以被配置为在DUT 130处提供相对高幅度的信号,例如-1.5到+7伏。第一驱动器A104通常以比第一驱动器AB 102更高的开关速度或带宽操作。在示例中,第一驱动器AB 102可以被配置为吸收来自第一驱动器A104的开关电流。也就是说,第一驱动器AB 102可以用作缓冲器,第一驱动器A104可以例如通过第一电阻器108向其中提供电流。
PMU强制电路110、第一驱动器AB 102和第一驱动器A104中的一个或多个可以被选择来满足不同的DUT测试要求,否则单个驱动器可能无法满足这些要求。例如,虽然每个驱动器电路可以提供DUT信号或波形,但第一驱动器AB 102可以被配置为提供大振幅、低带宽激励信号,并且第一驱动器A104可以被配置为提供低振幅、高带宽激励信号。例如,PMU强制电路110可以被配置为提供高振幅电流和电压信号,例如在DC或低带宽水平。
在示例中,PMU电路和DCL电路包括各自独立的使能控制引脚。独立的使能控制有助于促进不同电路的独立操作。例如,第一驱动器AB 102可用作低速、高电压激励源,或可用作静态、非过渡缓冲器以吸收来自第一驱动器A104的开关电流,例如取决于第一DriverAB 102的使能控制引脚处的控制信号的状态。在示例中,当PMU电路处于活动状态时,可以禁用第一DriverAB 102和第一DriverA104,并且当第一DriverAB 102和第一DriverA104中的一个处于活动状态时,可以禁用PMU电路。
图1包括比较器电路106。比较器电路106可以包括多级比较器,其被配置为从DUT130接收信号,例如通过DUT引脚132。比较器电路106可以将接收到的信号与比较器参考信号124进行比较,并且作为响应,提供差分比较器输出信号126。例如,比较器电路106可以从DUT 130接收电压响应信号并将电压响应信号的幅度与比较器参考信号124的幅度进行比较。比较器电路106可以使用差分比较器输出信号126提供关于幅度关系的信息,例如可以包括数字信号或逻辑输出信号。
图2大体示出了测试系统的示意性示例,该测试系统包括具有参数测量单元的第一部分和具有驱动器、比较器和有源负载的第二部分。例如,图2包括第一强制感测测试系统200,其包括强制感测装置202、DUT 130和校准网络254。强制感测装置202包括包含每引脚参数测量单元或PMU电路的的组件,以及包括DCL电路244的组件,包括其他驱动器、比较器和有源负载电路。
图2的示例可包括或使用来自图1的示例的各种电路、组件或功能块。例如,强制强制感测器件202可包括耦合到与DCL电路244相同的DUT引脚132的PMU电路,例如上面在图1的示例中类似地描述的。PMU电路可以被配置为支持与DUT 130的高精度、低带宽或DC强制感测交互,并且DCL电路244可以被配置为支持与DUT 130的相对高速的强制感测交互。
在图2的示例中,DCL电路244和PMU电路耦合在DUT引脚132处,并且DUT引脚132耦合到DUT 130。DCL电路244可以包括第一DriverAB 102、第一DriverA104,比较器电路106、第一负载电路114、第一电阻器108或被配置为支持与DUT 130的相对高速的强制感测交互的其他电路或组件。
强制强制感测器件202中的电路和组件,例如除了包含DCL电路244的那些电路和组件之外,可以包括强制强制感测器件202中的PMU的PMU强制感测电路110和PMU感测电路112。例如,PMU电路可包括具有数模转换器电路或第一DAC 204、第一强制放大器208和强制控制反馈网络260的前端部分。第一强制放大器208可被配置为向PMU电路的输出信号驱动器部分提供驱动信号,并且驱动器部分可以包括耦合到DUT引脚132的输出缓冲电路网络252。PMU电路还可以包括被配置为通过DUT引脚132接收或测量从DUT 130接收的信号的DUT感测部分,例如通过DUT感测电阻器242。
在示例中,第一DAC 204可以包括DAC控制输入206以从外部测试控制器接收控制信号。DAC控制输入206处的信号可由用户或程序指定,例如定义一个或多个测试参数。响应于DAC控制输入206处的信号,第一DAC 204可以向第一强制放大器208提供测试控制信号256。第一强制放大器208可以接收测试控制信号256和DUT信息信号258,并且,作为响应,提供用于与DUT 130通信的DUT驱动信号之一,或提供缓冲器控制信号以控制输出缓冲器电路网络252中的一个或多个缓冲器电路。
在示例中,输出缓冲电路网络252可以被配置为在第一强制放大器208的输出和DUT引脚132之间提供多个不同的信号路径。例如,第一强制放大器208可以提供第一DUT驱动信号并且输出缓冲电路网络252可以包括第一信号路径,用于第一DUT驱动信号,其包括前馈开关222、前馈电容器224和前馈电阻器226。当第一信号路径用于向DUT引脚132提供激励信号时,输出缓冲器电路网络252中的其他缓冲器可以被禁用或关闭。
在示例中,第一强制放大器208可以向输出缓冲电路网络252提供缓冲控制信号。缓冲控制信号可以不同于第一DUT驱动信号。响应于缓冲器控制信号,可以启用第一缓冲器实例230、第二缓冲器实例232和第n缓冲器实例234中的至少一个以向DUT引脚132提供对应的激励信号。在示例中,不同的缓冲器实例可以被配置为相互排他地操作,使得只有一个缓冲器电路实例在特定时间操作。在其他示例中,可以一起使用多个缓冲区实例。尽管图2的示例将输出缓冲器电路网络252图示为包括三个缓冲器实例,但是可以类似地使用更少或额外的缓冲器电路实例,并且缓冲器控制信号可以被配置为独立地寻址不同的缓冲器电路实例。
输出缓冲电路网络252中的不同缓冲电路实例可被配置为提供不同电流信号范围内的输出信号。也就是说,不同的缓冲器实例可以提供具有不同电流幅度的信号。例如,第一缓冲器实例230可以被配置为经由第一强制感测电阻器236向DUT引脚132提供诸如具有第一电流幅度的第一缓冲输出信号。第二缓冲器实例232可以被配置为经由第二强制感测测电阻器238和第一强制感测测电阻器236的串联组合向DUT引脚132提供第二缓冲输出信号,例如具有第二电流幅度。第n个缓冲器实例234可以被配置为经由第n强制感测电阻器240、第二强制感测电阻器238和第一强制感测电阻器236的串联组合向DUT引脚132提供第三缓冲输出信号,例如具有第三电流幅度。在该示例中,第二电流幅度可以大于第三电流幅度,并且第一电流幅度可以大于第二电流幅度。在一个示例中,诸如第一强制感测电阻器236、第二强制感测电阻器238和第n强制感测电阻器240的强制感测电阻器可以具有相似或不同的电阻值。
在示例中,PMU电路包括PMU感测电路112,例如包括被配置为接收或测量经由DUT引脚132从DUT 130接收的信号的DUT感测部分。DUT感测部分可以被配置为感测DUT引脚132处的电流和电压信息,例如通过DUT感测电阻器242。当DUT感测电阻器242的值已知时,可以基于DUT感测电阻器242两端的电压来确定关于来自DUT 130的电流信号的信息。在示例中,可以使用仪表放大器电路216测量电流信号信息。仪表放大器电路216可以包括差分放大器电路,其被配置为将来自DUT 130的电流信号信息(例如经由DUT感测电阻器242接收到的)与PMU电路的输出缓冲电路网络252中的特定感测节点处的电流信息进行比较。
例如,仪表放大器电路216的输入可以耦合到第一多路复用器电路220。第一多路复用器电路220可以包括多个多路复用器输入节点228,这些多路复用器输入节点228耦合到输出缓冲器电路网络252中的各个感测节点。感测节点可以布置在各种串联耦合的强制感测电阻器之间。例如,多路复用器输入节点228可以包括耦合到在第一缓冲器实例230的输出和第一强制感测测电阻器236之间的senseA节点的输入,耦合到在第二缓冲器实例232的输出和第二强制感测电阻器238之间的senseB节点的输入,等等。第一多路复用器电路220可以被配置为选择特定的一个感测节点以用于PMU电路的强制控制反馈网络260或控制回路。
用于PMU电路的强制控制反馈网络260可以包括开关,这些开关被配置为控制来自DUT 130的信息,该信息被提供给第一强制放大器208的差分输入。例如,强制控制反馈网络260可以包括第一开关212,其被配置为选择性地将感测放大器电路218的输出耦合到第一强制放大器208,第二开关214,其被配置为将仪表放大器电路216的输出选择性地耦合到第一强制放大器208,以及反馈开关210,其被配置为选择性地将第一强制放大器208的输出耦合到第一强制放大器208的输入。
在图2的示例中,可以使用校准网络254来校准强制感测装置202,并且可以在强制感测装置202的外部提供校准网络254。校准网络254可以包括校准输入250以从外部源接收用户指定的校准信号Vin。校准网络254可以包括校准放大器248,其被配置为从开关阵列246接收校准输入250和反馈信息。开关阵列246可以耦合到强制感测设备202并且被配置为将已知信号(例如,基于Vin)驱动到DUT 130和强制感测测设备202的一个或多个其他部分中。可以响应于已知驱动信号来监测或测量DUT或强制感测测设备202的响应信息或其他行为,从而实现第一强制感测测试系统200的用户校准。
图3大体示出了第一多管芯强制感测测试系统300的示例。第一多管芯强制感测测试系统300的示例可以包括来自图2的示例的强制感测设备202的部分。可以使用不同半导体器件类型的不同半导体器件来构建强制感测器件202的不同部分。例如,第一多管芯强制感测测试系统300可以包括第一半导体器件302和第二半导体器件304。
第一半导体装置302可包括强制强制感测器件202的PMU电路的第一部分308,而第二半导体装置304可包括强制强制感测器件202的相同PMU电路的第二部分310。第二半导体器件304还可以包括其他电路,例如DCL电路312,例如可以包括或包括来自图2的示例的DCL电路244。在图3的示例中,第二半导体器件304可以进一步包括用于与DUT 130接口的DUT引脚132。
在示例中,第一多管芯强制感测测试系统300包括耦合第一半导体器件302和第二半导体器件304的器件接口306。器件接口306可以包括一个或多个信号路径,其被配置为在不同的半导体器件之间传送信息。一个或多个电导体可以被配置用于单向或双向通信。
在示例中,器件接口306中的许多信号路径或导体可以被最小化以简化不同半导体器件之间的互连。然而,设备接口306中的信号路径的数量足以使第一多管芯强制感测测试系统300成为集成测试解决方案,使得终端用户为第一多管芯强制感测测试系统300的每个通道连接一个DUT引脚。
在示例中,第一半导体器件302,例如包括PMU电路的第一部分308,可以是成本较低、速度较低的半导体器件,集成器件可以构建在其上或与其一起构建。例如,第一半导体器件302可以包括可以构建CMOS型开关器件的CMOS型管芯。第二半导体器件304,例如包括PMU电路的第二部分310、DCL电路312或其他电路,可以是成本更高、速度更快的半导体器件,可以在其上构建集成器件。例如,第二半导体器件304可以包括可以构建双极型开关器件的双极型管芯。与第二半导体器件304相比,第一半导体器件302及其伴随的制造工艺可以包括或使用更少的掩模、更大的光刻、更大的公差,并且可以具有更高的总产量。
在图3的例子中,PMU电路的第一部分308因此可以使用相对低成本的CMOS型器件来提供。PMU电路的第二部分310,例如可以包括更高电流范围的缓冲器,可以使用第二半导体器件304来实现,例如包括双极型器件。使用第二半导体器件304构建的器件可以提供更大的电流范围或摆动,以及更少的DUT引脚负载,例如使用可以反向偏置的基极-集电极二极管。第二半导体器件304可以进一步包括强制电阻器,例如可以物理地设置在DUT引脚132附近,以帮助屏蔽DUT 130免受与PMU电路的组件相关联的电容寄生。
图4大体说明第二多管芯强制感测测试系统400的实例。图4的实例说明强制感测装置202的各个方面可如何分布于或构建于多个不同的半导体装置上,以及使用接口连接。例如,第二多管芯强制感测测试系统400可以包括使用器件接口306耦合到第二半导体器件304的第一半导体器件302。第二半导体器件304可以耦合到DUT 130。
在图4的示例中,第一半导体器件302包括用于与第二半导体器件304交换信号的各种器件接口节点,并且第二半导体器件304包括用于与第一半导体器件302交换信号的各种器件接口节点,例如使用器件接口306。例如,第一半导体器件302包括第一器件输出节点424、第一器件反馈节点426和第一器件双用途节点428。第二半导体器件304包括第二器件输入节点430、第二设备反馈节点434和第二器件双用途节点432。在设备接口节点之间延伸的各种信号路径可以包括设备接口306。例如,设备接口306可以包括第一信号路径412、第二信号路径414和双向信号路径416。通常,第一信号路径412是用于将信号从第一半导体器件302传送到第二半导体器件304的单向信号路径,并且第二信号路径414是用于将信号从第二半导体器件304传送到第一半导体器件302的单向信号路径。
在示例中,第一信号路径412可以将强制控制信号418从第一半导体器件302传输到第二半导体器件304。在一个示例中,PMU电路的第一部分308包括各种PMU前端电路,例如第一DAC 204和第一强制放大器208,如上面在图2的讨论中类似地描述的。在图4的示例中,第一强制放大器208可以被配置为在第一设备输出节点424处提供强制控制信号418。强制控制信号418可以使用器件接口306中的第一信号路径412传输到第二半导体器件304处的第二器件输入节点430。在一个示例中,第二器件输入节点430耦合到第二半导体器件304中的缓冲电路网络,缓冲电路网络包括各种缓冲电路实例,它们可以独立地或选择性地配置为响应于强制控制信号418向DUT 130提供输出信号。即,通过强制控制信号418,可以选择或启用缓冲电路网络中的任何一个或多个缓冲电路,或者取消选择或禁用。
在图4的例子中,缓冲电路网络包括第一缓冲电路402、第二缓冲电路404和第三缓冲电路406。每个缓冲电路可以被配置为提供不同电流幅度范围内的电流信号。例如,第三缓冲电路406可以被配置为提供幅度至少为约x uA的电流信号,第二缓冲电路404可以被配置为提供幅度至少为约10x mA的电流信号,并且第一缓冲器电路402可以被配置为提供具有至少大约100x mA的幅度的电流信号。
不同缓冲器电路的各个输出可以耦合到各自的感测节点,而感测节点又可以耦合到电阻输出网络的各个部分。在图4的例子中,第一缓冲电路402的输出可以通过第一输出电阻器R1耦合到DUT 130。第二缓冲电路404的输出可以通过第二输出电阻器R2的串联组合耦合第一输出电阻R1至待测设备130,第三缓冲电路406的输出可以通过第三输出电阻R3、第二输出电阻R2和第一输出电阻R1的串联组合耦合到DUT 130。可以基于电阻输出网络的已知电阻特性和从电阻输出网络中的一个或多个感测节点测量的电压信息来计算关于提供给DUT 130的信号的电流幅度信息。电阻网络的相同感测节点可用于读取关于从DUT 130接收的电流信号的幅度信息。
第二信号路径414可将第一DUT感测信号422从第二半导体装置304传输至第一半导体装置302。第一DUT感测信号422可以包括例如经由DUT感测电阻器242从DUT 130接收的电流或电压信号。第二半导体装置304可以在第二装置反馈节点434处提供第一DUT感测信号422,并且第一半导体装置302可以在第一装置反馈节点426处接收第一DUT感测信号422。正如在图2的讨论中类似的解释,第一DUT感测信号422可包括可提供给仪表放大器电路216或感测放大器电路218的信息,例如用于生成可提供给PMU电路前端部分的反馈信号。
双向信号路径416可以被配置为在第一半导体器件302处的第一器件双用途节点428和第二半导体器件304处的第二器件双用途节点432之间传输强制感测信号420。强制感测信号420可以取决于第二多管芯强制感测测试系统400的操作模式。例如,在第一测试模式或第二多管芯强制感测测试系统400的操作模式中,强制-感测信号420可以包括通过第二半导体器件304从第一半导体器件302传送到DUT 130的未缓冲的、小幅度的DUT强制信号。在第二多管芯强制感测测试系统400的第二测试模式或操作模式中,强制感测信号420可以包括由第二半导体器件304接收并且从第二半导体器件304传送到第一半导体器件302的第二DUT感测信号。
在示例中,可以使用第一半导体器件302上的信号源生成小幅度DUT强制信号。在图4中,可以使用第一开关408和第二开关410中的至少一个来提供小幅度DUT强制信号。第一开关408和第二开关410中的至少一个可以被配置为将来自第一强制放大器208的输出信号传递到第一设备双用途节点428,并且第一开关408和第二开关410可独立控制。
第一开关408和第二开关410的相应输出可以耦合到第一半导体器件302上的相应感测节点,并且感测节点可以耦合到第二半导体器件304上的电阻输出网络的相应部分。在图4的示例中,第一开关408的输出可以通过第五输出电阻器R5在节点senseD耦合到第一设备双用途节点428,并且第二开关410的输出可以通过第六个R6和第五个输出电阻R5的输出电阻串联在一个节点senseE耦合到第一器件双用途节点428。在第二多管芯强制感测测试系统400的第一工作模式下,第一开关的输出408或第二开关410包括使用双向信号路径416传送到第二半导体器件304处的第二器件双用途节点432的小幅度DUT强制信号。第二器件双用途节点432可以通过第四电阻R4、第三电阻R3、第二电阻R2和第一电阻R1的串联组合连接到待测器件130。
在示例中,经由第一开关408和第二开关410提供的信号可以具有不同的幅度特性。例如,通过第二开关410在第二半导体器件304处接收的电流信号可以具有至少大约xuA的幅度,并且经由第一开关408在第二半导体器件304处接收的不同电流信号可以具有至少大约10x uA的幅度。
在第二多管芯强制感测测试系统400的第二操作模式下,双向信号路径416可以被配置为将第二DUT感测信号从第二半导体器件304传输到第一半导体器件302。即,第二半导体器件304可以从DUT 130接收DUT信息并且在第二器件双用途节点432处向第一半导体器件302的第一器件双用途节点428提供第二DUT感测信号。在一个例子中,第二DUT感测信号可被报告给控制系统或可由第一多路复用器电路220接收并由强制控制反馈网络260使用。在一个例子中,第二器件双用途节点432可以提供第二DUT感测信号,第二装置反馈节点434可以同时提供第一DUT感测信号422。
第二多管芯强制感测测试系统400的示例包括各种开关、源、信号路径和其他可以独立或联合配置以提供小幅度DUT电流强制信号的设备。然而,可以类似地使用更少或更多的开关、源、信号路径和/或其他设备。第二多管芯强制感测测试系统400的例子包括三个缓冲电路,包括第一缓冲电路402、第二缓冲电路404和第三缓冲电路406。然而,可以类似地使用更少或额外的缓冲电路.
图4的示例以及本文讨论的其他示例大体上示出了用于测试系统的强制感测通道或引脚驱动器的特定实例。在实践中,可以使用多个强制感测通道实例来提供强大的多通道ATE系统。用于特定测试的多个实例可以取决于或对应于多个不同的DUT或DUT节点,例如,同时进行测试。
图5大体图示了第一方法500的示例,其可以包括使用半导体器件之间的双用途接口。例如,第一方法500可以包括或使用来自图3的示例的第一多管芯强制感测测试系统300,或者可以包括或使用来自图4的示例的第二多管芯强制感测测试系统400。在示例中,双用途接口可以包括信号路径,例如单线电通信路径,其在不同半导体类型的多个半导体器件之间延伸并耦合。例如,双用途接口可以包括耦合第一半导体器件302和第二半导体器件304的导电线。
在框502,第一方法500可以包括接收测试控制信号。框502可以包括使用第一DAC204在DAC控制输入206处接收测试控制信号Vctrl。在示例中,测试控制信号可以指示要对特定DUT或特定DUT的特定引脚执行的测试的各种参数。这些参数可以包括生成和提供DUT的测试信号的幅度或频率等。
在判定框504,第一方法500可以包括确定操作测试系统的模式。例如,测试系统可以至少在较低幅度测试模式和较大幅度测试模式下操作。在较低幅度测试模式下,测试系统可以配置为使用电路向DUT提供相对较低幅度的电流激励信号。在更大幅度的测试模式下,测试系统可以配置为使用其他电路来向DUT提供相对更高幅度的电流激励信号。
如果在判定框504选择较低幅度测试模式,则第一方法500可以进行到框506。在框506,第一方法500可以包括使用第一半导体器件上的双用途节点提供DUT强制信号。DUT强制信号可以由不同的第二半导体器件接收,然后提供给DUT。例如,框506可以包括使用设备接口306的双向信号路径416将来自第一半导体设备302的第一设备双用途节点428的DUT强制信号提供给第二半导体设备304的第二设备双用途节点432。
如果在判定框504选择较高幅度测试模式,则第一方法500可以进行到框508。在框508,第一方法500可以包括使用第二半导体器件上的双用途节点提供DUT感测信号。DUT感测信号可以由不同的第一半导体器件接收,然后报告给控制系统,或者可以在测试系统的反馈控制回路中以其他方式使用。例如,框508可以包括使用设备接口306的双向信号路径416将来自第二半导体设备304的第二设备双用途节点432的DUT感测信号提供给第一半导体设备302的第一设备双用途节点428。
本公开的各个方面可以帮助提供对这里确定的测试系统相关问题的解决方案。在示例中,方面1可以包括或使用主题(例如装置、系统、设备、方法、用于执行动作的构件或包括指令的设备可读介质(当由设备执行时,这些指令可以使设备执行动作)、或制品),例如可以包括或使用一种用于向在第一DUT节点处的被测设备(DUT)提供信号或从其接收信号的强制感测系统。在方面1,系统可包括耦合第一强制感测测量装置的第一部分和第二部分的接口,其中使用各自不同的集成电路提供所述第一强制感测测量装置的第一部分和第二部分,例如可以使用不同类型的不同半导体来提供。在示例中,方面1的强制感测系统可以在多种不同模式下的一种模式下运行。在第一测试模式下,所述接口可以被配置为将第一DUT强制信号从所述第一强制感测测量装置的第一部分通信到第二部分,并且在第二测试模式下,所述接口可以被配置为将在第一DUT节点处从DUT接收的DUT感测信息从所述第一强制感测测量装置的第二部分传送到第一部分。
方面2可以包括或使用,或者可以可选地与方面1的主题组合,以可选地包括作为单个导电信号路径的接口。
方面3可以包括或使用,或者可以可选地与方面1的主题组合,以可选地将接口包含为多个不同的信号路径,包括:第一信号路径被配置为将强制控制信号从所述第一强制感测测量装置的第一部分通信到第二部分,第二信号路径被配置为将第一电压感测信号从所述第一强制感测测量装置的第二部分通信到第一部分,和双向信号路径,被配置为在所述第一测试模式下通信第一DUT强制信号,并被配置为在所述第二测试模式下通信DUT感测信息。
方面4可以包括或使用、或者可以可选地与方面1到3的一个或任何组合的主题组合以可选地包括:所述第一强制感测测量装置的第二部分包括多个缓冲电路,和在第二测试模式下,一个或多个缓冲电路可以被配置为从所述第一强制感测测量装置的第一部分接收强制控制信号,并且作为响应,向DUT提供第二DUT强制信号。
方面5可以包括或使用、或者可以可选地与方面1到4的一个或任何组合的主题组合以可选地包括:所述第一强制感测测量装置的第二部分包括串联耦合在DUT节点和所述接口之间的多个感测电阻器。
方面6可以包括或使用、或者可以可选地与方面5的主题组合以可选地包括:所述第一强制感测测量装置的第一部分包括可调电流驱动器,被配置为经由所述接口向感测电阻器提供第一DUT强制信号。
方面7可以包括或使用、或者可以可选地与方面1到6的一个或任何组合的主题组合以可选地包括或使用接口的多个实例,其中接口的每个实例对应于各自不同的DUT节点。
方面8可以包括或使用、或者可以可选地与方面7的主题组合,以可选地包括或使用可在不同测试模式中同时操作的接口的第一和第二实例。
方面9可以包括或使用、或者可以可选地与方面1到8的一个或任何组合的主题组合以可选地包括:所述第一强制感测测量装置的第一部分包括第一半导体材料类型的第一半导体管芯的一部分,并且所述第一强制感测测量装置的第二部分包括与所述第一半导体材料类型不同的第二半导体材料类型的第二半导体管芯的一部分。
方面10可以包括或使用、或者可以可选地与方面9的主题组合以可选地包括:第二半导体管芯包括DUT节点。
方面11可以包括或使用、或者可以可选地与方面10的主题组合以可选地包括或使用:第二强制感测测量装置包括信号驱动器、比较器和耦合到所述DUT节点的有源负载。第二强制感测测量装置可独立于所述第一强制感测测量装置,并且所述第二强制感测测量装置可以包括所述第二半导体材料类型的第二半导体管芯的一部分。
方面12可以包括或使用、或者可以可选地与方面9到11的一个或任何组合的主题组合以可选地包括:所述第一半导体材料类型的第一半导体管芯包括相对较低带宽的集成器件,而所述第二半导体材料类型的第二半导体管芯包括比第一半导体管芯上的较低带宽的集成相对较高带宽的集成器件。
方面13可以包括或使用、或者可以可选地与方面1到12的一个或任何组合的主题组合以可选地包括:所述第一强制感测测量装置的第一部分被配置为接收强制控制信号,例如来自DAC电路;并且所述第一强制感测测量装置的第二部分可以被配置为提供第二DUT强制信号,所述第二DUT强制信号基于所述强制控制信号。
方面14可以包括或使用、或者可以可选地与方面13的主题组合以可选地包括:所述第一和第二DUT强制信号包括分别具有较小的第一和较大的第二幅度特性的电流信号。
方面15可以包括或使用、或者可以可选地与方面14的主题组合以可选地包括:第一DUT强制信号包括具有第一电流幅度上限的第一电流幅度范围内的电流信号,并且第二DUT强制信号包括第二电流幅度范围内的电流信号,第二电流幅度上限超过第一电流幅度上限。
方面16可以包括或使用、或者可以可选地与方面1到15的一个或任何组合的主题组合以可选地包括:所述强制感测测量装置的第一部分包括具有放大器的反馈网络,被配置为接收测试控制信号和DUT感测信息,并作为响应,将缓冲控制信号提供给所述第一强制感测测量装置的第二部分中的缓冲电路,并且在第二测试模式下,所述缓冲电路可以被配置为向所述DUT节点提供第二DUT强制信号。
在示例中,方面17可以包括或使用主题(例如装置、系统、设备、方法、用于执行动作的构件或包括指令的设备可读介质(当由设备执行时,这些指令可以使设备执行动作)、或制品),例如可以包括或使用一种用于与被测设备(DUT)接口的测试系统。在方面17,测试系统可包括具有放大器的反馈网络,被配置为从DUT接收测试控制信号和信息,并作为响应在输出节点提供第一强制控制信号。测试系统还可包括:反馈节点,被配置为从DUT接收第一DUT感测信息;和双用途节点。在第一测试模式下(例如较低电流刺激测试模式),所述双用途节点可以被配置为通过所述通信电路向DUT提供无缓冲的DUT强制信号,所述无缓冲的DUT强制信号具有第一幅度特性,并且在第二测试模式下(例如更高电流刺激测试模式),双用途节点可以被配置为从DUT接收第二DUT感测信息。方面17还可包括通信电路,被配置为在所述输出节点、所述反馈节点、所述双用途节点和DUT之间交换信息。通信电路可以包括例如PMU电路的一部分。在示例中,通信电路可以包括与包括反馈网络、输出节点、反馈节点或双用途节点的半导体器件不同的半导体器件的一部分。
在方面17的示例中,例如在第一测试模式中,双用途节点可以被配置为通过通信电路向DUT提供未缓冲的DUT受强制信号(例如对应于第一DUT受强制信号),并且未缓冲的DUT强制信号可以具有第一幅度特性。在第二测试模式下,通信电路可以被配置为响应于来自反馈网络的第一强制控制信号和双用途,向DUT提供缓冲的DUT强制信号(例如对应于第二DUT强制信号)节点可以被配置为从通信电路接收来自DUT的第二DUT感测信息。
方面18可以包括或使用、或者可以可选地与方面17的主题组合以可选地包括:所述反馈节点和所述双用途节点被配置为通过所述通信电路同时接收来自DUT的第一和第二DUT感测信息。
方面19可以包括或使用、或者可以可选地与方面17或18的一个或任何组合的主题组合以可选地包括:所述通信电路包括:缓冲电路,被配置为从输出节点接收第一强制控制信号。在方面19,缓冲电路可以被配置为提供具有第二幅值特性的第二DUT强制信号,并且第二幅值特性大于第一DUT强制信号的第一幅值特性。
方面20可以包括或使用、或者可以可选地与方面19的主题组合以可选地包括:通信电路包括耦合到缓冲电路的输出、DUT节点和双用途节点的电阻网络。
方面21可以包括或使用、或者可以可选地与方面20的主题组合以可选地包括:所述反馈网络包括第一半导体材料类型的第一半导体的一部分,并且所述电阻网络和所述缓冲电路包括第二半导体材料类型的第二半导体的一部分。在方面21,双用途节点可以耦合到第一和第二半导体之间的单线接口,例如将双用途节点耦合到通信电路。
在示例中,方面22可以包括或使用主题(例如装置、系统、设备、方法、用于执行动作的构件或包括指令的设备可读介质(当由设备执行时,这些指令可以使设备执行动作)、或制品),例如可以包括或使用一种用于向被测设备(DUT)提供信号或从其接收信号的系统。方面22可包括参数测量单元(PMU),包括设置在不同半导体类型的第一和不同的第二半导体基板上的电路,并且第二半导体基板上的PMU电路可以被配置为向DUT提供DUT信号。方面22可包括所述第一和第二半导体基板上的PMU电路之间的接口,并且该接口可以包括各种信号路径,包括:第一信号路径,被配置为通信第一强制控制信号;第二信号路径,被配置为通信关于来自DUT的信号的第一DUT感测信息;第三信号路径,被配置为通信关于来自DUT的信号的第一强制信号和第二DUT感测信息。在方面22,所述第一DUT强制信号包括DUT信号。
方面23可以包括或使用、或者可以可选地与方面22的主题组合以可选地包括:所述第一半导体基板包括第一半导体材料类型的第一半导体管芯,该第一半导体管芯包括较低带宽的集成器件,并且所述第二半导体基板包括第二半导体材料类型的不同第二半导体管芯,该第二半导体管芯包括比所述较低带宽的集成器件更高带宽的集成器件。
方面24可以包括或使用、或者可以可选地与方面22和方面23中的一个或任意组合的主题组合以可选地包括或使用:驱动器-比较器-负载(DCL)单元,包括设置在所述第二半导体基板上并被配置为在DUT节点向DUT提供DCL DUT信号的电路。在方面24,PMU被配置为在DUT节点提供DUT信号。
方面25可以包括或使用、或者可以可选地与方面22至24的一个或任何组合的主题组合以可选地包括:所述第三信号路径被配置为在第一系统测试模式下通信第一DUT强制信号,并且所述DUT信号包括具有第一电流幅度上限的电流信号;并且所述第三信号路径被配置为在第二系统测试模式下通信第二DUT感测信息并且所述DUT信号包括具有大于所述第一电流幅度上限的第二电流幅度上限的电流信号。在方面25,所述第一和第二系统测试模式是互斥的操作模式。
这些非限制性方面中的每一者可独立存在,或可与本文别处讨论的其他方面、示例或特征中的一个或多个以各种排列或组合组合。
该详细描述包括对构成详细描述的一部分的附图的参考。附图通过说明的方式示出了可以实践本发明的特定实施例。这些实施例在本文中也称为“示例”。此类示例可以包括除所示或描述的那些之外的元素。然而,本发明人还考虑仅提供所示或描述的那些元件的示例。本发明人考虑使用所示或描述的那些元素的任何组合或排列的示例(或其一个或多个方面),或者关于特定示例(或其一个或多个方面),或者关于本文所示或描述的其他示例(或其一个或多个方面)。
在本文件中,术语“一个”或“一些”在专利文件中很常见,用于包括一个或多个,独立于“至少一个”或“一个或多个”的任何其他实例或用法。在本文档中,除非另有说明,否则术语“或”用于指代非排他性的或,例如“A或B”包括“A但不是B”、“B但不是A”和“A和B”。在本文件中,术语“包括”和“其中”用作相应术语“包括”和“其中”的等效词。
在以下权利要求中,术语“包括”和“包含”是开放式的,即系统、装置、物品、组合物、配方或过程,包括除在权利要求中的此类术语之后列出的元素之外的元素仍被视为属于该权利要求的范围。此外,在所附权利要求中,“第一”、“第二”、“第三”等术语仅作为标签使用,并非对其对象强加数值要求。
在此描述的方法示例可以至少部分地是机器或计算机实现的。一些示例可以包括用指令编码的计算机可读介质或机器可读介质,所述指令可操作以配置电子设备以执行如以上示例中所述的方法或电路操作或电路配置指令。这种方法的实现可以包括代码,例如微代码、汇编语言代码、高级语言代码等。这种代码可以包括用于执行各种方法的计算机可读指令。代码可以形成计算机程序产品的部分。此外,代码可以有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上,例如在执行期间或在其他时间。这些有形计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如,光盘和数字视频磁盘)、磁带、存储卡或记忆棒、随机存取存储器(RAM)、只读存储器(ROM)等。
以上描述旨在说明性而非限制性。例如,上述示例(或其一个或多个方面)可以彼此组合使用。可以使用其他实施例,例如本领域的普通技术人员在阅读以上描述后。提供摘要以允许读者快速确定技术公开的性质。提交的理解是它不会用于解释或限制权利要求的范围或含义。此外,在上述详细描述中,各种特征可以组合在一起以简化本公开。这不应被解释为意在未要求保护的公开特征对于任何权利要求是必不可少的。相反,本发明的主题可能在于少于特定公开实施例的所有特征。因此,以下权利要求特此作为示例或实施例并入详细说明中,每个权利要求独立作为单独的实施例,并且预期这些实施例可以以各种组合或排列彼此组合。本发明的范围应参考所附权利要求以及这些权利要求所赋予的等效物的全部范围来确定。
Claims (20)
1.一种用于在第一DUT节点处向被测设备DUT提供信号或从其接收信号的强制感测系统,该系统包括:
耦合第一强制感测测量装置的第一部分和第二部分的接口,其中使用各自不同的集成电路提供所述第一强制感测测量装置的第一部分和第二部分,其中:
在第一测试模式下,所述接口被配置为将第一DUT强制信号从所述第一强制感测测量装置的第一部分通信到第二部分,和
在第二测试模式下,所述接口被配置为将在第一DUT节点处从DUT接收的DUT感测信息从所述第一强制感测测量装置的第二部分通信到第一部分,以及
其中,所述接口包括双向信号路径,所述双向信号路径被配置为在所述第一测试模式下通信第一DUT强制信号,并被配置为在所述第二测试模式下通信DUT感测信息。
2.根据权利要求1所述的强制感测系统,其中所述接口还包括:
第一信号路径,被配置为将强制控制信号从所述第一强制感测测量装置的第一部分通信到第二部分;以及
第二信号路径,被配置为将第一电压感测信号从所述第一强制感测测量装置的第二部分通信到第一部分。
3.根据权利要求1所述的强制感测系统,其中所述第一强制感测测量装置的第二部分包括多个缓冲电路,和
其中在第二测试模式下,一个或多个缓冲电路被配置为从所述第一强制感测测量装置的第一部分接收强制控制信号,并且作为响应,向DUT提供第二DUT强制信号。
4.根据权利要求1所述的强制感测系统,其中所述第一强制感测测量装置的第二部分包括串联耦合在DUT节点和所述接口之间的多个感测电阻器。
5.根据权利要求4所述的强制感测系统,其中所述第一强制感测测量装置的第一部分包括可调电流驱动器,该可调电流驱动器被配置为经由所述接口向感测电阻器提供第一DUT强制信号。
6.根据权利要求1所述的强制感测系统,其中所述第一强制感测测量装置的第一部分包括第一半导体材料类型的第一半导体管芯的一部分,并且其中所述第一强制感测测量装置的第二部分包括与所述第一半导体材料类型不同的第二半导体材料类型的第二半导体管芯的一部分。
7.根据权利要求6所述的强制感测系统,其中所述第二半导体管芯包括DUT节点。
8.根据权利要求7所述的强制感测系统,还包括:
第二强制感测测量装置,包括信号驱动器、比较器和耦合到所述DUT节点的有源负载,其中所述第二强制感测测量装置独立于所述第一强制感测测量装置,并且所述第二强制感测测量装置包括所述第二半导体材料类型的第二半导体管芯的一部分。
9.根据权利要求6所述的强制感测系统,其中所述第一半导体材料类型的第一半导体管芯包括具有第一带宽的集成器件,而所述第二半导体材料类型的第二半导体管芯包括具有第二带宽的集成器件,其中所述第一带宽低于所述第二带宽。
10.根据权利要求1所述的强制感测系统,其中所述第一强制感测测量装置的第一部分被配置为接收强制控制信号;和
其中所述第一强制感测测量装置的第二部分被配置为提供第二DUT强制信号,并且所述第二DUT强制信号基于所述强制控制信号。
11.根据权利要求10所述的强制感测系统,其中,所述第一DUT强制信号包括具有第一幅度特性的电流信号,并且所述第二DUT强制信号包括具有第二幅度特性的电流信号,其中所述第二幅度特性大于所述第一幅度特性。
12.根据权利要求1所述的强制感测系统,其中所述第一强制感测测量装置的第一部分包括具有放大器的反馈网络,其被配置为接收测试控制信号和DUT感测信息,并作为响应,将缓冲控制信号提供给所述第一强制感测测量装置的第二部分中的缓冲电路,并且其中在第二测试模式下,所述缓冲电路被配置为向所述DUT节点提供第二DUT强制信号。
13.一种用于与被测设备DUT接口的测试系统,该测试系统包括:
具有放大器的反馈网络,被配置为接收测试控制信号和来自DUT的感测信息,并作为响应在输出节点提供第一强制控制信号;
反馈节点,被配置为从DUT接收第一DUT感测信息;
双用途节点;和
通信电路,被配置为在所述输出节点、所述反馈节点、所述双用途节点和DUT之间交换信息;
其中在第一测试模式下:所述双用途节点被配置为通过所述通信电路向DUT提供无缓冲的DUT强制信号,所述无缓冲的DUT强制信号具有第一幅度特性,和
其中在第二测试模式下:所述通信电路被配置为响应于来自所述反馈网络的第一强制控制信号向DUT提供缓冲的DUT强制信号,并且所述双用途节点被配置为从所述通信电路接收来自DUT的第二DUT感测信息。
14.根据权利要求13所述的测试系统,其中所述反馈节点被配置为通过所述通信电路接收来自DUT的第一DUT感测信息,以及所述双用途节点被配置为通过所述通信电路同时接收来自DUT的第二DUT感测信息。
15.根据权利要求14所述的测试系统,其中所述通信电路包括:
缓冲电路,被配置为从输出节点接收第一强制控制信号;和
电阻网络,耦合到所述缓冲电路的输出、DUT节点和双用途节点;
其中所述缓冲电路被配置为提供具有第二幅度特性的缓冲的DUT强制信号,并且其中所述第二幅度特性大于无缓冲的DUT强制信号的第一幅度特性。
16.根据权利要求15所述的测试系统,其中:
所述反馈网络包括第一半导体材料类型的第一半导体的一部分;和
所述电阻网络和所述缓冲电路包括第二半导体材料类型的第二半导体的一部分;和
其中所述双用途节点耦合到所述第一半导体和第二半导体之间的单线接口。
17.一种用于向被测设备DUT提供信号或从其接收信号的系统,该系统包括:
参数测量单元电路,包括设置在不同半导体类型的第一半导体基板和不同的第二半导体基板上的电路,其中所述第二半导体基板上的参数测量单元电路被配置为向DUT提供DUT信号;和
所述第一半导体基板和第二半导体基板上的参数测量单元电路之间的接口,该接口包括:
第一信号路径,被配置为通信第一强制控制信号;
第二信号路径,被配置为通信关于来自DUT的信号的第一DUT感测信息;和
第三信号路径,被配置为通信关于来自DUT的信号的第一DUT强制信号和第二DUT感测信息,其中所述第一DUT强制信号包括DUT信号。
18.根据权利要求17所述的系统,其中所述第一半导体基板包括第一半导体材料类型的第一半导体管芯,该第一半导体管芯包括具有第一带宽的集成器件,并且其中所述第二半导体基板包括第二半导体材料类型的不同的第二半导体管芯,该第二半导体管芯包括具有比所述第一带宽高的第二带宽的集成器件。
19.根据权利要求17所述的系统,还包括:
驱动器-比较器-负载单元,包括设置在所述第二半导体基板上并被配置为在DUT节点向DUT提供驱动器-比较器-负载DUT信号的电路;
其中参数测量单元电路被配置为在DUT节点提供DUT信号。
20.根据权利要求17所述的系统,其中所述第三信号路径被配置为在第一系统测试模式下通信第一DUT强制信号,并且所述DUT信号包括具有第一电流幅度上限的电流信号;
其中所述第三信号路径被配置为在第二系统测试模式下通信第二DUT感测信息并且所述DUT信号包括具有大于所述第一电流幅度上限的第二电流幅度上限的电流信号;和
其中所述第一和第二系统测试模式是互斥的操作模式。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US17/038,598 | 2020-09-30 | ||
US17/038,598 US11340295B2 (en) | 2020-09-30 | 2020-09-30 | Partitioned force-sense system for test equipment |
US17/071,609 US11313903B2 (en) | 2020-09-30 | 2020-10-15 | Pin driver and test equipment calibration |
US17/071,609 | 2020-10-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114325150A CN114325150A (zh) | 2022-04-12 |
CN114325150B true CN114325150B (zh) | 2024-08-13 |
Family
ID=80624205
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111139994.1A Active CN114325532B (zh) | 2020-09-30 | 2021-09-28 | 引脚驱动器和测试设备校准 |
CN202111155621.3A Active CN114325150B (zh) | 2020-09-30 | 2021-09-30 | 用于测试设备的分区强制感测系统 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111139994.1A Active CN114325532B (zh) | 2020-09-30 | 2021-09-28 | 引脚驱动器和测试设备校准 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11313903B2 (zh) |
CN (2) | CN114325532B (zh) |
DE (2) | DE102021124919A1 (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101084446A (zh) * | 2004-12-21 | 2007-12-05 | 泰拉丁公司 | 用于生成测试半导体器件的信号的方法和系统 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IL86780A0 (en) * | 1987-06-25 | 1988-11-30 | Sangamo Weston | Integrated poly-phase power meter |
US5467024A (en) * | 1993-11-01 | 1995-11-14 | Motorola, Inc. | Integrated circuit test with programmable source for both AC and DC modes of operation |
US6374379B1 (en) * | 1999-02-05 | 2002-04-16 | Teradyne, Inc. | Low-cost configuration for monitoring and controlling parametric measurement units in automatic test equipment |
JP2001155487A (ja) * | 1999-11-30 | 2001-06-08 | Mitsubishi Electric Corp | 半導体集積回路および半導体集積回路システム |
US6940271B2 (en) * | 2001-08-17 | 2005-09-06 | Nptest, Inc. | Pin electronics interface circuit |
JP4173726B2 (ja) * | 2002-12-17 | 2008-10-29 | 株式会社ルネサステクノロジ | インターフェイス回路 |
US6804620B1 (en) * | 2003-03-21 | 2004-10-12 | Advantest Corporation | Calibration method for system performance validation of automatic test equipment |
DE10355116B4 (de) * | 2003-11-24 | 2016-07-14 | Infineon Technologies Ag | Ein- und Ausgangsschaltung eines integrierten Schaltkreises, Verfahren zum Testen eines integrierten Schaltkreises sowie integrierter Schaltkreis mit einer solchen Ein- und Ausgangsschaltung |
US7453258B2 (en) * | 2004-09-09 | 2008-11-18 | Formfactor, Inc. | Method and apparatus for remotely buffering test channels |
US7508228B2 (en) * | 2004-12-21 | 2009-03-24 | Teradyne, Inc. | Method and system for monitoring test signals for semiconductor devices |
US7262624B2 (en) * | 2004-12-21 | 2007-08-28 | Formfactor, Inc. | Bi-directional buffer for interfacing test system channel |
US7560947B2 (en) * | 2005-09-28 | 2009-07-14 | Teradyne, Inc. | Pin electronics driver |
WO2008005362A2 (en) * | 2006-06-30 | 2008-01-10 | Teradyne, Inc | Calibration device |
US7480583B2 (en) * | 2007-03-09 | 2009-01-20 | Verigy (Singapore) Pte. Ltd | Methods and apparatus for testing a circuit |
US8384410B1 (en) * | 2007-08-24 | 2013-02-26 | Advantest (Singapore) Pte Ltd | Parallel test circuit with active devices |
JP4891892B2 (ja) * | 2007-12-27 | 2012-03-07 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置とそのテスト方法 |
US7928755B2 (en) * | 2008-02-21 | 2011-04-19 | Verigy (Singapore) Pte. Ltd. | Methods and apparatus that selectively use or bypass a remote pin electronics block to test at least one device under test |
US8094766B2 (en) * | 2008-07-02 | 2012-01-10 | Teradyne, Inc. | Tracker circuit and method for automated test equipment systems |
US10222272B2 (en) * | 2012-07-24 | 2019-03-05 | Renesas Electronics Corporation | Semiconductor device and electronic apparatus |
CN102998494B (zh) * | 2012-12-14 | 2015-10-28 | 山东电力集团公司电力科学研究院 | 一种用于智能变电站测试系统的测试信号发生装置 |
US10180453B2 (en) * | 2015-09-04 | 2019-01-15 | Analog Test Engines | Increased power efficiency in driver circuits |
US9823306B2 (en) * | 2016-02-11 | 2017-11-21 | Texas Instruments Incorporated | Measuring internal signals of an integrated circuit |
US9813050B1 (en) * | 2016-04-13 | 2017-11-07 | Analog Devices, Inc. | Comparator circuit with input attenuator |
US10288674B2 (en) * | 2017-05-04 | 2019-05-14 | Analog Devices Global | Impedance characteristic circuit for electrochemical sensor |
CN209963757U (zh) * | 2019-04-25 | 2020-01-17 | 康普技术有限责任公司 | 均流控制电路和电源系统 |
-
2020
- 2020-10-15 US US17/071,609 patent/US11313903B2/en active Active
-
2021
- 2021-09-27 DE DE102021124919.8A patent/DE102021124919A1/de active Pending
- 2021-09-27 DE DE102021124924.4A patent/DE102021124924A1/de active Pending
- 2021-09-28 CN CN202111139994.1A patent/CN114325532B/zh active Active
- 2021-09-30 CN CN202111155621.3A patent/CN114325150B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101084446A (zh) * | 2004-12-21 | 2007-12-05 | 泰拉丁公司 | 用于生成测试半导体器件的信号的方法和系统 |
Also Published As
Publication number | Publication date |
---|---|
US20220099738A1 (en) | 2022-03-31 |
US11313903B2 (en) | 2022-04-26 |
DE102021124924A1 (de) | 2022-03-31 |
CN114325150A (zh) | 2022-04-12 |
CN114325532A (zh) | 2022-04-12 |
DE102021124919A1 (de) | 2022-03-31 |
CN114325532B (zh) | 2024-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6940271B2 (en) | Pin electronics interface circuit | |
US7489123B2 (en) | Calibration control for pin electronics of automatic testing equipment | |
TW200411199A (en) | Interface circuit | |
US9813050B1 (en) | Comparator circuit with input attenuator | |
US20070146183A1 (en) | High-speed digital multiplexer | |
CN110873836A (zh) | 涉及校准比较器电路的模拟测试总线设备和其方法 | |
CN111175645B (zh) | 一种测试电路及其构成的集成电路和测试设定方法 | |
CN114325150B (zh) | 用于测试设备的分区强制感测系统 | |
KR960011256B1 (ko) | 반도체 집적회로장치 및 그 기능시험방법 | |
CN115004044A (zh) | 具有嵌入式测试电路系统的集成电路 | |
US5796260A (en) | Parametric test circuit | |
US11340295B2 (en) | Partitioned force-sense system for test equipment | |
US11637551B2 (en) | Comparator with configurable operating modes | |
EP1977261B1 (en) | Device for evaluating a delay of an input/output circuit | |
US10848157B2 (en) | Level converter and a method for converting level values in vehicle control devices | |
US7480583B2 (en) | Methods and apparatus for testing a circuit | |
JP2765508B2 (ja) | 半導体集積回路およびその試験方法 | |
JP3053012B2 (ja) | 半導体装置の試験回路および試験方法 | |
US20100231227A1 (en) | Reliability evaluation circuit and reliability evaluation system | |
KR100668250B1 (ko) | 출력 신호 레벨을 스위칭하는 트리스테이트 회로 및 방법 | |
JPH0998088A (ja) | 半導体集積回路 | |
JP2006337387A (ja) | 半導体試験装置 | |
JP2000315773A (ja) | 半導体回路のテスト装置およびテスト方法 | |
JPH10253713A (ja) | 可変遅延回路の測定回路 | |
JPH03269280A (ja) | デジタル集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |