KR20000043490A - 반도체 칩의 테스트 시스템 및 테스터 - Google Patents

반도체 칩의 테스트 시스템 및 테스터 Download PDF

Info

Publication number
KR20000043490A
KR20000043490A KR1019980059883A KR19980059883A KR20000043490A KR 20000043490 A KR20000043490 A KR 20000043490A KR 1019980059883 A KR1019980059883 A KR 1019980059883A KR 19980059883 A KR19980059883 A KR 19980059883A KR 20000043490 A KR20000043490 A KR 20000043490A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
tester
driver
ground
pin
Prior art date
Application number
KR1019980059883A
Other languages
English (en)
Inventor
전찬웅
황삼진
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980059883A priority Critical patent/KR20000043490A/ko
Priority to US09/458,461 priority patent/US6429676B1/en
Publication of KR20000043490A publication Critical patent/KR20000043490A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits
    • G01R31/3161—Marginal testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 반도체 칩의 테스트 시스템 및 테스터를 공개한다. 그 시스템은 소정수의 핀 드라이버들을 구비한 테스터, 및 테스터의 핀 드라이버와 테스트되는 반도체 칩의 접지전압 인가단자사이에 연결된 구동수단을 구비하여, 테스터의 테스트 프로그램에 의해서 핀 드라이버로 제어신호를 인가하여 반도체 칩의 접지전압 인가단자에 그라운드 노이즈를 발생하면서 반도체 칩의 테스트를 수행한다. 그리고, 테스터는 전류 구동 능력이 큰 소정수의 핀 드라이버들, 및 전류 구동 능력이 작은 소정수의 핀 드라이버들을 구비하고, 테스트 프로그램에 의해서 전류 구동 능력이 큰 핀 드라이버로 제어신호를 인가하여 테스트되는 반도체 칩의 접지전압 인가단자로 그라운드 노이즈를 인가하면서 테스트 프로그램에 의해 반도체 칩을 테스트한다. 따라서, 실장 환경에서 발생될 수 있는 여러 종류의 그라운드 노이즈를 유입시켜 테스트를 수행함으로써 반도체 칩의 그라운드 노이즈에 대한 면역성을 측정하여 테스트시에 적정 범위의 그라운드에 견디지 못하는 반도체 칩은 불량인 것으로 판단하게 됨으로써 반도체 칩의 신뢰성을 향상시킬 수 있다.

Description

반도체 칩의 테스트 시스템 및 테스터
본 발명은 반도체 칩의 테스터에 관한 것으로, 특히 반도체 칩의 그라운드 노이즈에 대한 면역성을 테스트할 수 있는 반도체 칩의 테스트 시스템 및 테스터에 관한 것이다.
그라운드 노이즈란 반도체 칩의 고속화, 고집적화에 따라 칩 내부에서 고속스위칭시 신호 라인의 인덕턴스 성분과 스위칭시의 전류 변화로 인하여 발생되는 그라운드 바운스(Ground Bounce)현상과 신호 라인간의 상호 인덕턴스 및 상호 캐패시턴스에 의해 발생되는 크로스토크(crosstalk)에 의해 발생되는 그라운드 레벨의 왜곡을 말한다.
그리고, 노이즈 면역성이란 칩 내부 또는 외부 실장 환경에서 노이즈가 발생되더라도 제품이 정상 동작할 수 있는 능력으로 노이즈 환경에 대한 저항력을 말한다.
종래의 반도체 칩의 테스터는 테스트시에 칩의 접지전압 인가단자를 테스터의 그라운드에 연결하여 테스트를 수행하였기 때문에 칩의 접지전압 인가단자로 노이즈가 유입될 가능성은 거의 없다. 그러나, 반도체 칩이 실제 시스템에 적용되는 경우에는 시스템 내부에서 발생되는 노이즈가 칩의 접지전압 인가단자로 유입될 가능성이 있다. 따라서, 테스트시에 정상인 것으로 판단된 반도체 칩이 실제 시스템에 적용되었을 때 그라운드 노이즈로 인하여 오동작하는 경우가 발생하게 된다.
이는 종래의 반도체 칩의 테스터가 그라운드 노이즈를 고려하지 않고 테스트를 수행하였기 때문이다.
그러면, 종래의 테스터를 사용하여 반도체 칩의 접지전압 인가단자로 그라운드 노이즈를 유입하면서 테스트를 수행하는 방법을 생각해볼 수 있다.
그런데, 종래의 테스터를 이용하여 반도체 칩의 그라운드 단자로 노이즈를 인가하기 위해서는 반도체 칩의 동작시에 소모하는 전류를 충분히 공급할 수 있는 큰 용량의 드라이버가 필요하나, 종래의 테스터의 핀 드라이버의 전류 용량은 25mA정도로 반도체 칩의 테스트시에 충분한 전류를 공급할 수가 없다는 문제점이 있다.
본 발명의 목적은 반도체 칩의 테스트시에 그라운드 노이즈 면역성에 대한 테스트를 수행함으로써 반도체 칩의 신뢰성을 증가할 수 있는 반도체 칩의 테스트 시스템을 제공하는데 있다.
본 발명의 다른 목적은 그라운드 노이즈 면역성 테스트 기능을 구비한 반도체 칩의 테스터를 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 칩의 테스트 시스템은 소정수의 핀 드라이버들을 구비한 테스터, 및 상기 테스터의 핀 드라이버와 테스트되는 반도체 칩의 접지전압 인가단자사이에 연결된 구동수단을 구비하여, 상기 테스터의 테스트 프로그램에 의해서 상기 핀 드라이버로 제어신호를 인가하여 상기 반도체 칩의 접지전압 인가단자에 그라운드 노이즈를 발생하면서 상기 반도체 칩의 테스트를 수행하는 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 반도체 칩의 테스터는 전류 구동 능력이 큰 소정수의 핀 드라이버들, 및 전류 구동 능력이 작은 소정수의 핀 드라이버들을 구비하고, 테스트 프로그램에 의해서 상기 전류 구동 능력이 큰 핀 드라이버로 제어신호를 인가하여 테스트되는 반도체 칩의 접지전압 인가단자로 그라운드 노이즈를 인가하면서 상기 테스트 프로그램에 의해 상기 반도체 칩을 테스트하기 위한 테스터를 구비하는 것을 특징으로 한다.
도1은 본 발명의 일실시예의 반도체 칩의 테스터를 위한 그라운드 노이즈 면역성 테스트 회로의 블록도이다.
도2는 본 발명의 다른 실시예의 반도체 칩의 테스터를 위한 그라운드 노이즈 면역성 테스트 회로의 블록도이다.
도3은 본 발명의 그라운드 노이즈 면역성 테스트 기능을 가진 테스터의 블록도이다.
도4는 실장 환경에서 발생되는 그라운드 노이즈의 측정 파형을 나타내는 것이다.
이하, 첨부된 도면을 참고로 하여 본 발명의 반도체 칩의 테스트 시스템 및 테스터를 설명하면 다음과 같다.
도1은 본 발명의 반도체 칩의 테스트 시스템의 블록도로서, 테스터(100), 반도체 칩(200), 및 드라이버 IC(300)로 구성되어 있다.
핀 드라이버(10)는 테스터(100)내의 핀 드라이버를 대표적으로 나타낸 것이다. 접지전압 인가단자(20)는 반도체 칩(200)의 핀을 나타내는 것이다. 드라이버 IC(300)는 버퍼의 입력단자들(30-1, 30-2, ..., 30-n), 버퍼 출력단자들(32-1, 32-2, ..., 32-n), 전원전압(VCC) 인가단자(34), 및 접지전압(VSS) 인가단자(36)를 구비한다. 그리고, 드라이버 IC(300)의 입력단자들(30-1, 30-2, ..., 30-n)을 공통 연결하고, 출력단자들(32-1, 32-2, ..., 32-n)을 공통 연결하여 구성되어 있다.
상술한 바와 같이 구성된 시스템의 반도체 칩의 그라운드 노이즈 면역성 테스트 방법을 설명하면 다음과 같다.
드라이버 IC(300)는 테스터(100)의 핀 드라이버(10)의 전류 용량을 크게하기 위한 것이다. 테스터(100)의 핀 드라이버(10)로 "하이"레벨 또는 "로우"레벨의 신호를 규칙적 또는 불규칙적인 시간 간격으로 인가한다. 이때, 인가되는 신호의 레벨 및 간격은 테스터(100)의 테스트 프로그램에 의해서 조절할 수 있다. 그러면, 핀 드라이버(10)는 입력된 신호를 드라이버 IC(300)의 입력단자들(30-1, 30-2, ..., 30-n)로 출력한다. 드라이버 IC(300)는 핀 드라이버(10)의 출력신호에 응답하여 충분한 전류를 출력단자들(32-1, 32-2, ..., 32-n)로 출력한다. 이때, 발생되는 출력신호의 "하이"레벨은 드라이버 IC(300)의 전원전압(VCC) 인가단자로 인가되는 전압 레벨이 되고, "로우"레벨은 드라이버 IC(300)의 접지전압(VSS) 인가단자로 인가되는 전압 레벨이 된다. 그리고, 드라이버 IC(300)의 출력단자들(32-1, 32-2, ..., 32-n)은 공통 연결되어 있으므로 반도체 칩(200)의 접지전압 인가단자(20)로 인가되는 신호의 전류는 충분하다. 이때, 접지전압 인가단자(20)로 인가되는 전류의 크기는 반도체 칩(200)의 동작 전류보다 큰 전류가 인가되도록 드라이버 IC(300) 내부의 버퍼의 수를 조절하면 된다. 예를 들어, 드라이버 IC(300) 내부의 각각의 버퍼의 전류 구동 능력이 25mA인데 반도체 칩(200)의 동작 전류가 500mA라면 드라이버 IC(300) 내부의 20개의 버퍼를 병렬 연결함으로써 500mA의 전류를 반도체 칩(200)의 접지전압 인가단자(20)로 인가할 수 있다.
즉, 도1에 나타낸 바와 같이 테스터(100)의 핀 드라이버(10)에 드라이버 IC를 연결하여 구성함으로써 핀 드라이버(10)의 전류 구동 능력을 크게하고 테스터(100)의 테스트 프로그램을 이용하여 반도체 칩을 실제 시스템에 적용하였을 경우에 발생할 수 있는 그라운드 노이즈를 반도체 칩(200)의 접지전압 인가단자(20)로 인가할 수 있다.
예를 들면, 반도체 메모리 장치를 테스트한다고 하면 테스터(100)로부터 반도체 메모리 장치로 리드, 라이트 명령, 로우 어드레스 스트로우브 신호 및 컬럼 어드레스 스트로우브 등의 제어신호들이 인가된다. 이때, 테스터(100)에 의해서 반도체 메모리 장치로 제어신호들이 인가될 때마다 핀 드라이버(10)로 인가되는 신호(IN)를 "하이"레벨로 하는 방법으로 그라운드 노이즈를 발생할 수 있다.
도2는 도1에 나타낸 드라이버 IC를 n개 병렬 연결하여 구성한 것을 나타내는 것으로, 버퍼의 전류 구동 능력이 작으므로 그 능력을 크게하기 위하여 n개의 드라이버 IC들(38-1, 38-2, ..., 38-n)을 병렬 연결하여 구성한 것을 나타내는 것이다. 도2에서는 드라이버 IC를 버퍼로 나타내었다.
즉, 도2의 구성은 한 개의 드라이버 IC로서 충분한 전류를 흐르게 하지 못할 경우에 n개의 드라이버 IC들을 병렬 연결하여 구성함으로써 충분한 전류를 흐르게 하기 위한 것이다.
그라운드 노이즈는 테스터(100)의 테스트 프로그램에 의해서 규칙적 또는 불규칙적으로 신호를 발생하는 것이 가능하다.
도3은 본 발명의 그라운드 노이즈 면역성 테스트 기능을 구비한 반도체 칩의 테스터를 나타내는 것으로, 테스터(400)내부의 전류 구동 능력이 큰 핀 드라이버(40)를 구비하여 도1 또는 도2에 나타낸 바와 같이 외부에 별도의 드라이버 IC를 구비하지 않더라도 그라운드 노이즈를 발생할 수 있음을 나타내는 것이다.
즉, 테스터(400)의 내부에는 복수개의 핀 드라이버들이 있는데, 이들 핀 드라이버들중의 소정수의 핀 드라이버들을 그라운드 노이즈 면역성 테스트를 위한 핀으로 사용하기 위하여 전류 구동 능력을 크게하여 구성한 것이다.
도4는 반도체 칩을 시스템에 적용하였을 경우의 실장 환경에서 측정된 그라운드 노이즈 측정 결과를 나타내는 것으로, 약 5ns동안 0.384V의 그라운드 노이즈가 발생함을 볼 수 있다.
상술한 바와 같이 그라운드 노이즈를 측정한 결과 보드별로 차이는 있으나, 대략 0.4V의 그라운드 노이즈가 발생함을 알 수 있었다.
그래서, 본 발명에서는 반도체 칩의 테스트시에 반도체 칩의 그라운드 단자로 0.4V의 그라운드 노이즈를 규칙적 또는 불규칙적인 간격으로 인가하면서 테스트를 수행함으로써 그라운드 노이즈 면역성을 측정할 수 있다.
즉, 본 발명에서는 도1 및 도2에 나타낸 바와 같이 반도체 칩의 그라운드 노이즈 면역성을 측정하기 위하여 큰 전류 구동 능력을 가진 드라이버를 테스터의 핀 드라이버와 반도체 칩의 접지전압 인가단자사이에 연결하여 구성하거나, 도3에 나타낸 바와 같이 테스터의 핀 드라이버들중의 몇 개를 그라운드 노이즈 면역성을 테스트하기 위한 핀 드라이버로 할당하여 이들 드라이버들의 전류 구동 능력을 증가시켜 구성할 수도 있다.
따라서, 본 발명의 반도체 칩의 그라운드 노이즈 면역성 측정 방법은 테스트되는 반도체 칩의 접지전압 인가단자로 실장 환경에서 발생될 수 있는 것과 동일한 그라운드 노이즈를 유입하여 반도체 칩의 그라운드 노이즈 면역성을 측정할 수 있다.
따라서, 본 발명의 반도체 칩의 테스트 시스템은 테스트되는 반도체 칩의 테스터의 핀 드라이버의 전류 구동 능력을 크게하여 반도체 칩으로 실장 환경에서 발생될 수 있는 그라운드 노이즈를 유입시켜 반도체 칩의 그라운드 노이즈에 대한 면역성을 테스트할 수 있다.
또한, 본 발명의 반도체 칩의 테스터는 외부에 큰 전류 구동 능력을 가진 테스트 회로를 추가하지 않고 내부의 핀 드라이버의 전류 구동 능력을 크게하여 반도체 칩으로 그라운드 노이즈를 유입할 수 있다.
따라서, 본 발명의 그라운드 노이즈 면역성 테스트 시스템 및 테스터는 실장 환경에서 발생될 수 있는 그라운드 노이즈를 유입시켜 반도체 칩의 테스트를 수행함으로써 반도체 칩의 그라운드 노이즈에 대한 면역성을 측정하여 테스트시에 적정 범위의 그라운드에 견디지 못하는 반도체 칩은 불량인 것으로 판단하게 됨으로써 반도체 칩의 신뢰성을 향상시킬 수 있다.

Claims (9)

  1. 소정수의 핀 드라이버들을 구비한 테스터; 및
    상기 테스터의 핀 드라이버와 테스트되는 반도체 칩의 접지전압 인가단자사이에 연결된 구동수단을 구비하여, 상기 테스터의 테스트 프로그램에 의해서 상기 핀 드라이버로 제어신호를 인가하여 상기 반도체 칩의 접지전압 인가단자에 그라운드 노이즈를 발생하면서 상기 반도체 칩의 테스트를 수행하는 것을 특징으로 하는 반도체 칩의 테스트 시스템.
  2. 제1항에 있어서, 상기 구동수단은
    상기 테스트되는 반도체 칩의 동작 전류보다 큰 전류를 인가하는 것을 특징으로 하는 반도체 칩의 테스트 시스템.
  3. 제1항에 있어서, 상기 구동수단은
    소정수의 병렬 연결된 버퍼들로 구성된 것을 특징으로 하는 반도체 칩의 테스트 시스템.
  4. 제1항에 있어서, 상기 제어신호가
    소정 시간 간격으로 규칙적으로 인가되는 것을 특징으로 하는 반도체 칩의 테스트 시스템.
  5. 제1항에 있어서, 상기 제어신호가
    불규칙적으로 인가되는 것을 특징으로 하는 반도체 칩의 테스트 시스템.
  6. 전류 구동 능력이 큰 소정수의 핀 드라이버들; 및
    전류 구동 능력이 작은 소정수의 핀 드라이버들을 구비하고,
    테스트 프로그램에 의해서 상기 전류 구동 능력이 큰 핀 드라이버로 제어신호를 인가하여 테스트되는 반도체 칩의 접지전압 인가단자로 그라운드 노이즈를 인가하면서 상기 테스트 프로그램에 의해 상기 반도체 칩을 테스트하기 위한 테스터를 구비하는 것을 특징으로 하는 반도체 칩의 테스터.
  7. 제6항에 있어서, 상기 제어신호가
    소정 시간 간격으로 규칙적으로 인가되는 것을 특징으로 하는 반도체 칩의 테스터.
  8. 제6항에 있어서, 상기 제어신호가
    불규칙적으로 인가되는 것을 특징으로 하는 반도체 칩의 테스터.
  9. 제6항에 있어서, 상기 전류 구동 능력이 큰 핀 드라이버의 전류 구동 능력은 상기 테스트되는 반도체 칩의 동작 전류보다 큰 것을 특징으로 반도체 칩의 테스터.
KR1019980059883A 1998-12-29 1998-12-29 반도체 칩의 테스트 시스템 및 테스터 KR20000043490A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019980059883A KR20000043490A (ko) 1998-12-29 1998-12-29 반도체 칩의 테스트 시스템 및 테스터
US09/458,461 US6429676B1 (en) 1998-12-29 1999-12-09 Semiconductor chip ground noise immunity testing system and tester

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980059883A KR20000043490A (ko) 1998-12-29 1998-12-29 반도체 칩의 테스트 시스템 및 테스터

Publications (1)

Publication Number Publication Date
KR20000043490A true KR20000043490A (ko) 2000-07-15

Family

ID=19566745

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980059883A KR20000043490A (ko) 1998-12-29 1998-12-29 반도체 칩의 테스트 시스템 및 테스터

Country Status (2)

Country Link
US (1) US6429676B1 (ko)
KR (1) KR20000043490A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100718042B1 (ko) * 2006-04-06 2007-05-14 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 테스트 방법
KR100780941B1 (ko) * 2005-08-24 2007-12-03 삼성전자주식회사 잡음주입이 가능한 고속 테스트데이터 발생기 및 이를사용하는 자동 테스트 시스템

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7233889B2 (en) * 2001-10-25 2007-06-19 Matsushita Electric Industrial Co., Ltd. Method, apparatus, and computer program for evaluating noise immunity of a semiconductor device
TWI225933B (en) * 2003-09-01 2005-01-01 Faraday Tech Corp Universal test platform and test method for latch-up
US6924660B2 (en) * 2003-09-08 2005-08-02 Rambus Inc. Calibration methods and circuits for optimized on-die termination
CN101210950B (zh) * 2006-12-27 2011-01-26 鸿富锦精密工业（深圳）有限公司 电子元件耐压测试设备
TWI437243B (zh) * 2010-12-30 2014-05-11 Test Research Inc 電性連接缺陷模擬測試方法及其系統
US9453868B2 (en) * 2012-03-23 2016-09-27 Mitsubishi Electric Corporation Test device, test method, and program
US11250925B1 (en) * 2020-07-26 2022-02-15 Nanya Technology Corporation Ground bounce generator in device under test, automatic test equipment, and method of testing with ground noise

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960001863B1 (ko) * 1993-04-08 1996-02-06 삼성전자주식회사 반도체 메모리장치의 라이트신호 입력버퍼
US5842155A (en) * 1993-05-03 1998-11-24 Fairchild Semiconductor Corp. Method and apparatus for adjusting pin driver charging and discharging current
JP3406698B2 (ja) * 1994-08-26 2003-05-12 富士通株式会社 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780941B1 (ko) * 2005-08-24 2007-12-03 삼성전자주식회사 잡음주입이 가능한 고속 테스트데이터 발생기 및 이를사용하는 자동 테스트 시스템
KR100718042B1 (ko) * 2006-04-06 2007-05-14 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 테스트 방법
US7937629B2 (en) 2006-04-06 2011-05-03 Hynix Semiconductor Inc. Semiconductor memory apparatus having noise generating block and method of testing the same

Also Published As

Publication number Publication date
US6429676B1 (en) 2002-08-06

Similar Documents

Publication Publication Date Title
US7139945B2 (en) Chip testing within a multi-chip semiconductor package
US4821238A (en) Semiconductor memory device having test pattern generating circuit
US6500682B1 (en) Method for configuring a redundant bond pad for probing a semiconductor
KR20070109434A (ko) 반도체 칩의 오픈 테스트(ｏｐｅｎ ｔｅｓｔ) 및 쇼트테스트(ｓｈｏｒｔ ｔｅｓｔ) 방법 및 반도체 테스트시스템
KR19990013347A (ko) 콘택트 체크 회로를 구비한 반도체 장치
EP0084260A1 (en) Semiconductor integrated-circuit device with test circuit
US6788090B2 (en) Method and apparatus for inspecting semiconductor device
KR20000043490A (ko) 반도체 칩의 테스트 시스템 및 테스터
US7006940B1 (en) Set up for a first integrated circuit chip to allow for testing of a co-packaged second integrated circuit chip
US20060186907A1 (en) Method and apparatus for semiconductor testing utilizing dies with integrated circuit
US20030126524A1 (en) Semiconductor storage unit
KR910006241B1 (ko) 복수 테스트모드 선택회로
TW432574B (en) Wafer level burn in device and method
US5815001A (en) Integrated circuit board with built-in terminal connection testing circuitry
US6433628B1 (en) Wafer testable integrated circuit
KR100660640B1 (ko) 웨이퍼 자동선별 테스트를 위한 데이터 기입 장치 및 방법
KR100442696B1 (ko) 반도체 메모리 소자의 병렬 테스트 시스템
US6442718B1 (en) Memory module test system with reduced driver output impedance
US6697291B2 (en) Method for checking a conductive connection between contact points
US10574238B2 (en) Inspection circuit, semiconductor storage element, semiconductor device, and connection inspection method
US7126326B2 (en) Semiconductor device testing apparatus, semiconductor device testing system, and semiconductor device testing method for measuring and trimming the output impedance of driver devices
US6252416B1 (en) Semiconductor test system
KR100568852B1 (ko) 반도체 메모리 장치의 병렬 테스트 시스템
KR19990039586A (ko) 테스트 패드 수가 감소된 메모리 장치 테스트 방법
WO2001035110A1 (en) Method and system for wafer and device-level testing of an integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application