JP2020027922A - 半導体検査装置および半導体装置の製造方法 - Google Patents

半導体検査装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2020027922A
JP2020027922A JP2018153619A JP2018153619A JP2020027922A JP 2020027922 A JP2020027922 A JP 2020027922A JP 2018153619 A JP2018153619 A JP 2018153619A JP 2018153619 A JP2018153619 A JP 2018153619A JP 2020027922 A JP2020027922 A JP 2020027922A
Authority
JP
Japan
Prior art keywords
probe
semiconductor device
electromagnet
electrode pad
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018153619A
Other languages
English (en)
Inventor
聖史 志賀
Satoshi Shiga
聖史 志賀
唯史 佐々木
Tadashi Sasaki
唯史 佐々木
栄一 高屋
Eiichi Takaya
栄一 高屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2018153619A priority Critical patent/JP2020027922A/ja
Publication of JP2020027922A publication Critical patent/JP2020027922A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】製造コストを低減する半導体検査装置および半導体装置の製造方法の提供をする。【解決手段】ウェハチャック60内の電磁石70を励磁し、磁性体21を備えるプローブ20を引き寄せることで、プローブ20の先端を電極パッド30に確実に接触させた後に、電極パッド30上の金属酸化膜31を除去し、電気特性の検査を行う。【選択図】図1

Description

本発明は、半導体検査装置および半導体装置の製造方法に関する。
一般的に半導体集積回路が形成された半導体装置にはプロービング検査やファイナル検査が適用される。プロービング検査はシリコン基板などのウェハの状態で半導体装置の電気特性を検査する工程である。半導体装置には外部端子となる複数の電極パッドが設けられ、この電極パッドにプローブカード基板に固定された複数のプローブが接触して半導体装置の電気特性が検査される。
電極パッドはアルミニウム、銅、銅合金等からなり、それらの表面には数十nm程度の薄い金属酸化膜が形成されやすく、その金属酸化膜の接触抵抗値は10Ωを超える。プローブと電極パッドが接触することで、電極パッド上に形成された金属酸化膜を破壊、又は除去し、さらに、プローブを介して電気特性を調べることで半導体装置の良品、不良品の判別を行なっている。
そして、ウェハから半導体装置を個片化して、良品のみをリードフレーム等の基板へ搭載した後、半導体装置の複数の電極パッドと内部リードを電気的に接続し、内部リードから延伸する外部リードを除く領域、すなわち半導体装置や内部リード等を樹脂封止する。
上記のように、電気特性の検査工程において半導体装置の良否判定をし、良品である半導体装置のみを次工程に流動させることは半導体装置の製造コスト低減に大きく寄与している。(例えば、特許文献1参照)
特開平5−74898号公報
しかしながら、従来のプローブを用いる電気特性検査では、プローブによって電極パッド上に形成された金属酸化膜を十分に除去できず、本来良品と判定されるべき半導体装置が不良品と判定され、歩留まりを低下することで製造コストが上昇することがあった。
本発明は、上記課題に鑑みなされたもので、電気特性検査においてプローブと半導体装置の電極パッドを精度良く接触させ、電極パッド上に形成された金属酸化膜を十分に除去した後に電気特性検査を行う半導体検査装置および半導体装置の製造方法の提供を目的とする。
上記課題を解決するために、本発明では以下の手段を用いた。
半導体装置を載置するウェハチャックと、
前記ウェハチャックに備えられた複数の電磁石と、
前記ウェハチャックと対向した複数のプローブと、
前記プローブに備えられた磁性体と、を有し、
前記電磁石の励磁により、前記半導体装置と前記プローブが接触することを特徴とする半導体検査装置とした。
複数の電磁石を備えたウェハチャックと、前記ウェハチャックと対向し、磁性体を備えた複数のプローブと、を有する半導体検査装置を準備する工程と、
前記ウェハチャック上に半導体装置を載置する工程と、
前記半導体装置上に設けられた電極パッドの下方の電磁石を励磁して、前記電極パッドと前記プローブを接触させる工程と、
前記プローブから前記電極パッドへ検査信号を供給して前記半導体装置の電気特性を検査する工程と、
を備えることを特徴とする半導体装置の製造方法を用いた。
上記手段を用いることで、プローブと半導体装置上の電極パッドとを確実に接触させることが可能となり、製造コストの低減を図ることができる。
本発明の第1の実施形態に掛かる半導体検査装置の断面図である。 本発明の電極パッド上の金属酸化膜の除去を説明する平面図である。 本発明のウェハチャックの平面図である。 本発明の第2の実施形態に掛かる半導体検査装置の断面図である。 本発明の第3の実施形態に掛かる半導体検査装置の断面図である。
従来のプロービング検査に用いる半導体検査装置では、ウェハチャックの上方にプローブカード基板を対向して設け、プローブカード基板の下面には複数の針状のプローブが固定されている。また、ウェハチャック上にはウェハが載置されている。そして、ウェハチャックの上下動によってウェハとプローブとの接触、または離間がなされるが、ウェハに形成された半導体装置の複数の電極パッドと複数のプローブとの接触時に、均一に接触することが望ましい。しかしながら、プローブカード基板に固定された複数のプローブと複数の電極パッドとの距離は必ずしも均一ではない。また、低温検査や高温検査などプロービング検査時の温度の影響により、電極パッドにプローブが精度良く接触しない場合もある。そして、このような状態が電極パッド上の金属酸化膜の除去が均一かつ十分に行われないという課題を生み出している。この課題について発明者らが鋭意検討したところ、プローブとウェハチャックとの間に磁力を働かせることで上記課題を解決できることを見出した。
以下、図を用いて本発明の実施形態について説明する。
図1は本発明の第1の実施形態に掛かる半導体検査装置の断面図である。ウェハチャック60の上方にプローブカード基板10が対向して設けられ、プローブカード基板10の下面には複数の針状のプローブ20がバネ部材22を介して半固定されている。バネ部材22はコイル状のバネ部材22であって、その一端がプローブカード基板10に接続され、他端がプローブ20に接続されている。この構成により、プローブ20に対し下方向の応力が加わるとバネ部材22が伸長してプローブ20がプローブカード基板10から突出する状態(領域bに図示)になり、また、該応力が無い場合(荷重はプローブ20のみ)はバネ部材22がほぼ自由長となり、プローブ20がプローブカード基板10の凹部10aにほぼ収納されることになる(領域aに図示)。また、プローブはタングステンやレニウムタングステン等の材料のみで構成されるが、本発明のプローブ20は磁性体21を備え、磁性体21を内蔵する構成である。下方からの磁界を受けやすくするために磁性体21はプローブ20の先端近傍に埋め込まれるが、プローブ20の先端に露出しない構成としている。これにより、先端の耐摩耗性を確保しつつ下方からの磁界を受けやすいプローブ20としている。
プローブカード基板10と対向するウェハチャック60の上部には複数の電磁石70を備え、本例では電磁石70がウェハチャック60の上部に埋め込まれ、個々の電磁石70と隣接する電磁石70の間には遮蔽板80が置かれている。個々の電磁石70は鉄等の磁心の周囲にコイルを巻いた構成である。また、遮蔽板80はフェライト等の材料からなり電磁石で発生した磁界が側方に広がるのを防止する役目を果たしている。従って、この構成では電磁石で発生した磁界は上方および下方に作用することになる。
複数の電磁石70が埋め込まれた側のウェハチャック60の表面には半導体装置40が形成されたウェハ50が載置され、半導体装置40の表面に設けられた複数の電極パッド30とプローブ20が接触して半導体装置40のプロービング検査が行われるが、その動作は次のとおりである。
まず、測定対象となる半導体装置40を形成したウェハ50を載置したウェハチャック60をプローブカード基板10の下へ移動する。次に、半導体装置40上の電極パッド30の垂直下方にある特定の電磁石70を励磁して強磁界を発生する電磁石70aとする。励磁によって発生した磁界は上方に位置するプローブ20へ作用し、プローブ20を下方へ引き付ける引力が働き、プローブ20と電極パッド30が接触する(領域bに図示)。次に、ウェハチャック60を水平方向に微動させることで電極パッド30の表面を覆う金属酸化膜31を除去することができる。水平方向に微動させる距離は電極パッドの大きさにもよるが、100μm角の電極パッドであれば電極パッドの中心から微動させる距離は片側5μm〜20μm程度である。そして、図2(a)は1軸方向にプローブ20を動かした例である。電極パッド30の中心から1軸方向の両側に動かすだけでも金属酸化膜31が除去されて金属酸化膜除去部32が現れ、プローブ20と電極パッド30の電気的接触を良好なものとなる。図2(b)は十字方向など多方向にプローブ20を動かした例である。プローブ20が電極パッド30上の多方向に微動することで広範囲な領域の金属酸化膜除去部32が現れるとともにプローブ20表面の活性が回復され、より良好な電気特性検査が可能となる。次に、テスタ(不図示)からプローブ20を介して電極パッド30へ検査信号を供給し、これに対して半導体装置40から出力された応答信号に基づいて、半導体装置40が仕様を満たすか否かを検査する。半導体装置40の電気特性を検査した後、電磁石70の励磁を停止することで磁界がなくなり、プローブ20が電極パッド30から離れて(領域aに図示)プローブカード基板10の凹部10aに収納される。このとき、電磁石70とプローブ20の間に斥力が働くような磁界を発生させても良い。
図3は本発明のウェハチャックの平面図である。図3(a)に示すように、矩形のウェハチャック60のコーナー部にはウェハ(不図示)のアライメントに利用するアライメント基準点61a、61bが2つ以上設けられている。本図では矩形の対角の位置に2つのアライメント基準点が配置されている。そして、アライメント基準点61a、61bの内側領域には電磁石70をマトリックス状に埋め込んだ電磁石埋込領域71が設けられている。電磁石70は電極パッド(不図示)の1辺の長さの半分以下のピッチで埋め込まれ、隣接する電磁石70の間には遮蔽板(不図示)が設けられている。本発明では電磁石70の埋込ピッチを20μm〜50μmとした。図3(b)はウェハチャック60上にウェハ50を載置した図である。ウェハ50上にはスクライブライン51で区切られた領域に半導体装置40が形成され、個々の半導体装置40には電極パッド30が設けられている。アライメント基準点61a、61bと半導体装置40の配列と電極パッド30の配置を観察することで、電極パッド30とその垂直下方に位置する特定の電磁石70の座標を知ることができる。半導体装置40の電気特性検査をする場合、この座標にある特定の電磁石70を励磁することで、発生した磁界が上方に位置するプローブ20へ作用し、プローブ20を下方へ引き付ける引力が働き、プローブ20と電極パッド30が接触する。次に、ウェハチャック60を水平方向に微動させることで電極パッド30の表面を覆う金属酸化膜31を除去し、半導体装置40の電気特性検査を行う。
図4は本発明の第2の実施形態に掛かる半導体検査装置の断面図である。図1に示した半導体検査装置との違いは電磁石70を励磁して発生する磁界の強さを段階的にした点であり、強い磁界と弱い磁界を発生できるようにした点である。この機能を利用した検査について以下説明する。
まず、図の領域bに示すように、電極パッド30とプローブ20をコンタクトさせるために、電極パッド20の真下に位置する電磁石70を励磁して強磁界を発生する電磁石70aとする。次に、電極パッド30表面の金属酸化膜31を除去するに際し、図の領域cに示すように、プローブ20自身を水平方向に僅かに移動させる。電極パッド30の真下には強磁界を発生する電磁石70aを配置した状態で電磁石70aの周囲に隣接する電磁石を励磁して弱磁界を発生する電磁石70b、70cとすることでプローブ20には垂直下方方向に加えて、斜め下方方向の応力が加わり、これによってプローブ20が電極パッド30の表面を移動(微動)して金属酸化膜31を除去することになり、プローブ20と電極パッド30の電気的接触を良好なものとなる。ここで弱磁界とは強磁界よりも弱いというだけでその強さは数段階選ぶことが可能である。周囲の電磁石70b,70cを弱めの弱磁界よりも強めの弱磁界とすることでプローブ20の移動量を大きくすることができる。金属酸化膜31の除去を終えたら、周囲の弱磁界を発生する電磁石70b,70cの励磁を停止し、領域bに示した状態として、半導体装置40の電気特性検査を行う。なお、他の半導体検査装置の構成および動作は第1の実施形態で説明した内容に準ずる。
図5は本発明の第3の実施形態に掛かる半導体検査装置の断面図である。図1に示した半導体検査装置との違いは遮蔽板80に代えて遮蔽層90を設けた点である。ウェハチャック60の上層をパーマロイ等からなる遮蔽層90とし、この遮蔽層90の中に電磁石70を埋め込む構成とした。このような構成とすることで電磁石間ピッチを小さくでき、電極パッド間ピッチが小さい半導体装置への対応が容易となる。
以上説明したように、本発明の半導体検査装置を用いれば、半導体装置40の電極パッド30とプローブ20の電気的接触を良好なものとした上で、電気特性検査をするため従来では不良品と判定されていた半導体装置の一部を良品と判定することができ、歩留まりの向上を期待できる。これにより、製造コストの低減を図ることができる。
10 プローブカード基板
10a 凹部
20、20a、20b、20c プローブ
21 磁性体
22 バネ部材
30 電極パッド
31 金属酸化膜
32 金属酸化膜除去部
40 半導体装置
50 ウェハ
51 スクライブライン
60 ウェハチャック
61a、61b アライメント基準点
70、70a、70b、70c 電磁石
71 電磁石埋込領域
80 遮蔽板
90 遮蔽層
a、b、c 領域

Claims (9)

  1. 半導体装置を載置するウェハチャックと、
    前記ウェハチャックに備えられた複数の電磁石と、
    前記ウェハチャックと対向した複数のプローブと、
    前記プローブに備えられた磁性体と、を有し、
    前記電磁石の励磁により、前記半導体装置と前記プローブが接触することを特徴とする半導体検査装置。
  2. 前記電磁石は前記ウェハチャック内に埋め込まれ、前記磁性体は前記プローブ内に埋め込まれていることを特徴とする請求項1に記載の半導体検査装置。
  3. 前記電磁石の周囲に遮蔽層が設けられていることを特徴とする請求項1または請求項2に記載の半導体検査装置。
  4. 前記電磁石と隣接する電磁石の間には遮蔽板が設けられていることを特徴とする請求項1または請求項2に記載の半導体検査装置。
  5. 前記電磁石は発生する磁界が可変であることを特徴とする請求項1乃至4のいずれか1項に記載の半導体検査装置。
  6. 複数の電磁石を備えたウェハチャックと、前記ウェハチャックと対向し、磁性体を備えた複数のプローブと、を有する半導体検査装置を準備する工程と、
    前記ウェハチャック上に半導体装置を載置する工程と、
    前記半導体装置上に設けられた電極パッドの下方の電磁石を励磁して、前記電極パッドと前記プローブを接触させる工程と、
    前記プローブから前記電極パッドへ検査信号を供給して前記半導体装置の電気特性を検査する工程と、
    を備えることを特徴とする半導体装置の製造方法。
  7. 前記半導体検査装置を準備する工程において、前記電磁石は前記ウェハチャック内に埋め込まれ、前記磁性体は前記プローブ内に埋め込まれていることを特徴とする請求項6に記載の半導体装置の製造方法。
  8. 前記電極パッドと前記プローブを接触させる工程と前記半導体装置の電気特性を検査する工程との間に、
    前記電極パッド上で前記プローブを微動させる工程を備えることを特徴とする請求項6または請求項7に記載の半導体装置の製造方法。
  9. 前記半導体装置上に設けられた電極パッドの下方の電磁石を励磁して、前記電極パッドと前記プローブを接触させる工程が、電極パッドの垂直下方の第1の電磁石を励磁する工程と、前記第1の電磁石の周囲に隣接する第2の電磁石を励磁する工程を備えることを特徴とする請求項6乃至8のいずれか1項に記載の半導体装置の製造方法。
JP2018153619A 2018-08-17 2018-08-17 半導体検査装置および半導体装置の製造方法 Pending JP2020027922A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018153619A JP2020027922A (ja) 2018-08-17 2018-08-17 半導体検査装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018153619A JP2020027922A (ja) 2018-08-17 2018-08-17 半導体検査装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2020027922A true JP2020027922A (ja) 2020-02-20

Family

ID=69620373

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018153619A Pending JP2020027922A (ja) 2018-08-17 2018-08-17 半導体検査装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2020027922A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7370069B2 (ja) 2020-08-31 2023-10-27 株式会社 東京ウエルズ ワーク検査装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7370069B2 (ja) 2020-08-31 2023-10-27 株式会社 東京ウエルズ ワーク検査装置

Similar Documents

Publication Publication Date Title
TW523849B (en) Inspection device and manufacturing method for semiconductor integrated circuit device
JP4585434B2 (ja) プローブカード
US8907693B2 (en) Electromagnetic shield for testing integrated circuits
TWI490508B (zh) 軟性測試裝置及其測試方法
TW200822263A (en) Test method for yielding a known good die
JP2010199384A (ja) 半導体チップの電気特性測定方法
EP1637893A1 (en) Method and apparatus for testing electrical characteristics of object under test
US6867610B2 (en) Test structure for determining the stability of electronic devices comprising connected substrates
Hotchkiss et al. Effects of probe damage on wire bond integrity
CN206282851U (zh) 半导体测试结构
JP2020027922A (ja) 半導体検査装置および半導体装置の製造方法
JP2007049161A (ja) ドーナッツ型並列プローブカード及びそれを利用したウェーハの検査方法
CN105572561A (zh) 通用型芯片失效分析的测试设备
CN105425139A (zh) 芯片失效分析的测试设备
JP2006261267A (ja) 検査装置及び検査方法、集積回路素子の製造方法、集積回路素子
CN105388413A (zh) 芯片失效分析仪器
JP4290316B2 (ja) 配線ショート箇所の検査方法及び検査装置
KR101399542B1 (ko) 프로브 카드
JP2005207861A (ja) パワー半導体素子の試験装置およびこれを用いた試験方法
JP2008141111A (ja) 半導体装置及び半導体装置のチップクラック検査方法
JP2007317681A (ja) プローブカードおよびそれを用いた半導体素子検査方法
JP2019100951A (ja) 半導体装置の検査方法、及び検査装置
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
JP2003075469A (ja) プローブカードおよび半導体素子のウェーハレベルにおける評価方法
TW202300933A (zh) 積體電路裝置之檢測系統、訊號源及電源供應裝置