WO2021199432A1

WO2021199432A1 - 伝送路長検出装置及びネットワーク通信装置

Info

Publication number: WO2021199432A1
Application number: PCT/JP2020/015344
Authority: WO
Inventors: 洋板倉; 慶洋明星
Original assignee: 三菱電機株式会社
Priority date: 2020-04-03
Filing date: 2020-04-03
Publication date: 2021-10-07
Also published as: EP4119955B1; JP6906718B1; EP4119955A4; JPWO2021199432A1; EP4119955A1; CN115349092A

Abstract

通信ネットワークにおける伝送路（２）の電圧変化を観測し、電圧変化に基づいて、伝送路（２）の全体の静電容量である総静電容量を算出する第１の静電容量算出部（２１）と、伝送路（２）の特性インピーダンスを測定し、特性インピーダンスから伝送路（２）の単位長さ当りの静電容量を算出する第２の静電容量算出部（２２）と、第１の静電容量算出部（２１）により算出された総静電容量を、第２の静電容量算出部（２２）により算出された単位長さ当りの静電容量によって除算することにより、伝送路（２）の電気長を算出する電気長算出部（２３）とを備えるように、伝送路長検出装置（３）を構成した。

Description

伝送路長検出装置及びネットワーク通信装置

　本開示は、伝送路の電気長を算出する伝送路長検出装置と、伝送路長検出装置を備えるネットワーク通信装置とに関するものである。

　ネットワーク通信装置が信号の送受信に用いる通信ネットワークとして、既存の通信ネットワークが利用されることがある。ネットワーク通信装置が送受信する信号の伝送速度は、通信ネットワークを集中定数線路として扱うことが可能な範囲での伝送速度に決定されることがある。当該伝送速度を決定するためには、伝送路の電気長を測定する必要がある。

　伝送路の電気長を測定する方法として、ＴＤＲ（Ｔｉｍｅ　Ｄｏｍａｉｎ　Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）法が知られている（例えば、特許文献１を参照）。ＴＤＲ法は、測定対象の伝送路の一端から、ステップ波を伝送路に与えることによって、当該伝送路の他端によって反射されたステップ波の反射波を伝送路の一端において観測し、ステップ波を与えた時刻から反射波を観測した時刻までの時間に基づいて、伝送路の電気長を算出するものである。

特開２０１３－０２４７２９号公報

　既存の通信ネットワークの伝送路に分岐点がなく、通信ネットワークが１本の伝送路によって構成されていれば、ＴＤＲ法を用いることによって、伝送路の電気長を算出することができる。しかし、通信ネットワークが途中で分岐しているために、複数の線路端において、ステップ波がそれぞれ反射されることによって、複数の反射波が生じている場合、電気長の算出に用いることが可能な観測対象の反射波を特定することが困難である。このため、通信ネットワークが途中で分岐している場合、ＴＤＲ法では、伝送路の電気長を測定することができないことがあるという課題があった。

　本開示は、上記のような課題を解決するためになされたもので、通信ネットワークが途中で分岐しているか否かにかかわらず、伝送路の電気長を測定することができる伝送路長検出装置を得ることを目的とする。

　本開示に係る伝送路長検出装置は、通信ネットワークにおける伝送路の電圧変化を観測し、電圧変化に基づいて、伝送路の全体の静電容量である総静電容量を算出する第１の静電容量算出部と、伝送路の特性インピーダンスを測定し、特性インピーダンスから伝送路の単位長さ当りの静電容量を算出する第２の静電容量算出部と、第１の静電容量算出部により算出された総静電容量を、第２の静電容量算出部により算出された単位長さ当りの静電容量によって除算することにより、伝送路の電気長を算出する電気長算出部とを備えている。

　本開示によれば、通信ネットワークが途中で分岐しているか否かにかかわらず、伝送路の電気長を測定することができる。

実施の形態１に係る伝送路長検出装置３を含む通信システムを示す構成図である。実施の形態１に係る伝送路長検出装置３の一部のハードウェアを示すハードウェア構成図である。伝送路長検出装置３の一部が、ソフトウェア又はファームウェア等によって実現される場合のコンピュータのハードウェア構成図である。伝送路長検出装置３の一部の処理手順を示すフローチャートである。定電流Ｉ_０の供給点における電圧Ｖの変化を示す説明図である。ステップ信号の供給点における電圧Ｖ’の変化を示す説明図である。定電流Ｉ_０の供給点における電圧Ｖの変化を示す説明図である。実施の形態１に係る伝送路長検出装置３を含む他の通信システムを示す構成図である。実施の形態２に係る伝送路長検出装置３を含む通信システムを示す構成図である。実施の形態２に係る伝送路長検出装置３の一部のハードウェアを示すハードウェア構成図である。実施の形態３に係る伝送路長検出装置３を含む通信システムを示す構成図である。実施の形態３に係る伝送路長検出装置３の一部のハードウェアを示すハードウェア構成図である。

　以下、本開示をより詳細に説明するために、本開示を実施するための形態について、添付の図面に従って説明する。

実施の形態１．
　図１は、実施の形態１に係る伝送路長検出装置３を含む通信システムを示す構成図である。
　図１に示す通信システムは、ネットワーク通信装置１、伝送路２及び伝送路長検出装置３を備えている。
　図１に示す通信システムでは、複数のネットワーク通信装置１が伝送路２に接続されている。複数のネットワーク通信装置１と伝送路２とによって、通信ネットワークが形成されている。
　図１に示す通信システムでは、複数のネットワーク通信装置１のそれぞれが、伝送路２の線路端に接続されている。しかし、これは一例に過ぎず、伝送路２に対するネットワーク通信装置１の接続位置については、特に制限がない。
　当該通信ネットワークは、バス型のネットワーク、又は、スター型のネットワーク等であってもよいし、全く分岐がない１本の伝送路であってもよい。ただし、当該通信ネットワークは、既存の通信ネットワークであり、伝送路２の線路長及び伝送路２の接続形態のそれぞれが不明である。

　ネットワーク通信装置１は、送受信部１１、ドライバＩＣ（Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）１２及びレシーバＩＣ１３を備えている。
　送受信部１１は、送信信号を、ドライバＩＣ１２を介して、伝送路２に出力する。
　送受信部１１は、伝送路２を伝送されてきた信号を、レシーバＩＣ１３を介して、受信する。
　ドライバＩＣ１２は、送受信部１１から出力された送信信号を伝送路２に出力する。
　レシーバＩＣ１３は、伝送路２を伝送されてきた信号を受信し、当該信号を送受信部１１に出力する。

　伝送路長検出装置３は、第１の静電容量算出部２１、第２の静電容量算出部２２、電気長算出部２３及び表示部２４を備えている。
　図２は、実施の形態１に係る伝送路長検出装置３の一部のハードウェアを示すハードウェア構成図である。

　第１の静電容量算出部２１は、スイッチ２１ａ、定電流源２１ｂ、電圧参照回路２１ｃ及び静電容量算出処理部２１ｄを備えている。
　第１の静電容量算出部２１は、通信ネットワークにおける伝送路２の電圧変化を観測し、電圧変化に基づいて、伝送路２の全体の静電容量である総静電容量Ｃ_{ｔｏｔａｌ}を算出する。
　即ち、第１の静電容量算出部２１は、伝送路２に定電流Ｉ_０を供給したときの、伝送路２に対する定電流Ｉ_０の供給点での電圧変化を観測し、電圧変化から伝送路２の総静電容量Ｃ_{ｔｏｔａｌ}を算出する。
　第１の静電容量算出部２１は、総静電容量Ｃ_{ｔｏｔａｌ}を示す第１の容量情報を電気長算出部２３に出力する。

　スイッチ２１ａの一端は、後述するプローブ２５と接続され、スイッチ２１ａの他端は、定電流源２１ｂ及び電圧参照回路２１ｃのそれぞれと接続されている。
　スイッチ２１ａは、電気長算出部２３の後述するスイッチ制御部２３ａから出力された制御信号がオン指令を示していれば、閉状態になる。
　スイッチ２１ａは、スイッチ制御部２３ａから出力された制御信号がオフ指令を示していれば、開状態になる。

　定電流源２１ｂは、定電流Ｉ_０を、スイッチ２１ａ及びプローブ２５を介して、伝送路２に供給する電流源である。
　電圧参照回路２１ｃは、定電流源２１ｂから定電流Ｉ_０が出力されているときに、伝送路２に対する定電流Ｉ_０の供給点での電圧変化を観測する。
　電圧参照回路２１ｃは、定電流Ｉ_０の供給点での電圧Ｖが、０［Ｖ］から参照電圧ＲＥＦ［Ｖ］に変化するまでに要する時間Δｔを計測し、時間Δｔを静電容量算出処理部２１ｄに出力する。

　静電容量算出処理部２１ｄは、例えば、図２に示す第１の静電容量算出処理回路３１によって実現される。
　静電容量算出処理部２１ｄは、既値である定電流Ｉ_０と時間Δｔとを乗算し、定電流Ｉ_０と時間Δｔとの乗算結果を、参照電圧ＲＥＦによって除算することにより、総静電容量Ｃ_{ｔｏｔａｌ}を算出する。
　静電容量算出処理部２１ｄは、総静電容量Ｃ_{ｔｏｔａｌ}を示す第１の容量情報を電気長算出部２３の後述する電気長算出処理部２３ｂに出力する。

　第２の静電容量算出部２２は、スイッチ２２ａ、ステップ信号源２２ｂ、アナログデジタル変換器（以下、「ＡＤＣ」と称する）２２ｃ及び静電容量算出処理部２２ｄを備えている。
　スイッチ２２ａの一端は、プローブ２５と接続され、スイッチ２２ａの他端は、ステップ信号源２２ｂ及びＡＤＣ２２ｃのそれぞれと接続されている。
　スイッチ２２ａは、スイッチ制御部２３ａから出力された制御信号がオン指令を示していれば、閉状態になる。
　スイッチ２２ａは、スイッチ制御部２３ａから出力された制御信号がオフ指令を示していれば、開状態になる。

　ステップ信号源２２ｂは、ステップ信号を、スイッチ２２ａ及びプローブ２５を介して、伝送路２に供給する信号源である。ステップ信号は、信号レベルが０から１に急峻に変化する信号である。
　ステップ信号源２２ｂから伝送路２にステップ信号が供給されることにより、伝送路２の分岐点によって反射されたステップ信号の反射波、又は、伝送路２の線路端によって反射されたステップ信号の反射波が、伝送路２に対するステップ信号の供給点に戻ってくる。
　ＡＤＣ２２ｃは、ステップ信号の供給点における電圧をアナログ信号からデジタル信号に変換する。
　ＡＤＣ２２ｃは、デジタル信号を静電容量算出処理部２２ｄに出力する。

　静電容量算出処理部２２ｄは、例えば、図２に示す第２の静電容量算出処理回路３２によって実現される。
　静電容量算出処理部２２ｄは、ＡＤＣ２２ｃから出力されたデジタル信号に基づいて、伝送路２の特性インピーダンスＺ_０を特定する。
　静電容量算出処理部２２ｄは、特性インピーダンスＺ_０から伝送路２の単位長さ当りの静電容量Ｃ_ＵＬを算出する。
　静電容量算出処理部２２ｄは、単位長さ当りの静電容量Ｃ_ＵＬを示す第２の容量情報を電気長算出部２３の電気長算出処理部２３ｂに出力する。

　電気長算出部２３は、スイッチ制御部２３ａ及び電気長算出処理部２３ｂを備えている。
　電気長算出部２３は、第１の静電容量算出部２１により算出された総静電容量Ｃ_{ｔｏｔａｌ}を、第２の静電容量算出部２２により算出された単位長さ当りの静電容量Ｃ_ＵＬによって除算することにより、伝送路２の電気長Ｅ_Ｌを算出する。

　スイッチ制御部２３ａは、例えば、図２に示すスイッチ制御回路３３によって実現される。
　スイッチ制御部２３ａは、オン指令を示す制御信号、又は、オフ指令を示す制御信号をスイッチ２１ａに出力する。
　また、スイッチ制御部２３ａは、オン指令を示す制御信号、又は、オフ指令を示す制御信号をスイッチ２２ａに出力する。

　電気長算出処理部２３ｂは、例えば、図２に示す電気長算出処理回路３４によって実現される。
　電気長算出処理部２３ｂは、静電容量算出処理部２１ｄから出力された第１の容量情報が示す総静電容量Ｃ_{ｔｏｔａｌ}を、静電容量算出処理部２２ｄから出力された第２の容量情報が示す単位長さ当りの静電容量Ｃ_ＵＬによって除算することにより、伝送路２の電気長Ｅ_Ｌを算出する。
　電気長算出処理部２３ｂは、伝送路２の電気長Ｅ_Ｌを表示部２４に表示させるための表示信号を表示部２４に出力する。

　表示部２４は、例えば、液晶ディスプレイによって実現される。
　表示部２４は、電気長算出処理部２３ｂから出力された表示信号に従って伝送路２の電気長Ｅ_Ｌを表示する。
　プローブ２５は、定電流源２１ｂから出力された定電流Ｉ_０、又は、ステップ信号源２２ｂから出力されたステップ信号を伝送路２に供給するための器具である。

　図１では、伝送路長検出装置３の一部の構成要素である静電容量算出処理部２１ｄ、静電容量算出処理部２２ｄ、スイッチ制御部２３ａ及び電気長算出処理部２３ｂのそれぞれが、図２に示すような専用のハードウェアによって実現されるものを想定している。即ち、伝送路長検出装置３の一部が、第１の静電容量算出処理回路３１、第２の静電容量算出処理回路３２、スイッチ制御回路３３及び電気長算出処理回路３４によって実現されるものを想定している。
　第１の静電容量算出処理回路３１、第２の静電容量算出処理回路３２、スイッチ制御回路３３及び電気長算出処理回路３４のそれぞれは、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ　Ｓｐｅｃｉｆｉｃ　Ｉｎｔｅｇｒａｔｅｄ　Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ　Ｇａｔｅ　Ａｒｒａｙ）、又は、これらを組み合わせたものが該当する。

　伝送路長検出装置３の一部の構成要素は、専用のハードウェアによって実現されるものに限るものではなく、伝送路長検出装置３の一部が、ソフトウェア、ファームウェア、又は、ソフトウェアとファームウェアとの組み合わせによって実現されるものであってもよい。
　ソフトウェア又はファームウェアは、プログラムとして、コンピュータのメモリに格納される。コンピュータは、プログラムを実行するハードウェアを意味し、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）、中央処理装置、処理装置、演算装置、マイクロプロセッサ、マイクロコンピュータ、プロセッサ、あるいは、ＤＳＰ（Ｄｉｇｉｔａｌ　Ｓｉｇｎａｌ　Ｐｒｏｃｅｓｓｏｒ）が該当する。

　図３は、伝送路長検出装置３の一部が、ソフトウェア又はファームウェア等によって実現される場合のコンピュータのハードウェア構成図である。
　伝送路長検出装置３の一部が、ソフトウェア又はファームウェア等によって実現される場合、静電容量算出処理部２１ｄ、静電容量算出処理部２２ｄ、スイッチ制御部２３ａ及び電気長算出処理部２３ｂにおけるそれぞれの処理手順をコンピュータに実行させるためのプログラムがメモリ４１に格納される。そして、コンピュータのプロセッサ４２がメモリ４１に格納されているプログラムを実行する。

　次に、図１に示す通信システムの動作について説明する。
　図４は、伝送路長検出装置３の一部の処理手順を示すフローチャートである。
　まず、スイッチ制御部２３ａは、オン指令を示す制御信号をスイッチ２１ａに出力することにより、スイッチ２１ａを閉状態にする（図４のステップＳＴ１）。
　また、スイッチ制御部２３ａは、オフ指令を示す制御信号をスイッチ２２ａに出力することにより、スイッチ２２ａを開状態にする（図４のステップＳＴ１）。

　定電流源２１ｂは、定電流Ｉ_０を、スイッチ２１ａ及びプローブ２５を介して、伝送路２に供給する（図４のステップＳＴ２）。
　電圧参照回路２１ｃは、定電流源２１ｂから定電流Ｉ_０が出力されているときに、伝送路２に対する定電流Ｉ_０の供給点での電圧変化を観測する。
　伝送路２に対する定電流Ｉ_０の供給点は、プローブ２５の設置点である。定電流Ｉ_０の供給点における電圧Ｖは、図５に示すように、定電流Ｉ_０の供給が開始されると、０［Ｖ］から時間の経過に伴って単調に上昇する。電圧Ｖは、参照電圧ＲＥＦ［Ｖ］よりも大きくなり、その後、一定の電圧になる。
　図５は、定電流Ｉ_０の供給点における電圧Ｖの変化を示す説明図である。
　電圧参照回路２１ｃは、定電流Ｉ_０の供給点での電圧Ｖが、０［Ｖ］から参照電圧ＲＥＦ［Ｖ］に変化するまでに要する時間Δｔを計測する（図４のステップＳＴ３）。
　電圧参照回路２１ｃは、時間Δｔを静電容量算出処理部２１ｄに出力する。

　静電容量算出処理部２１ｄは、電圧参照回路２１ｃから時間Δｔを受けると、以下の式（１）に示すように、既値である定電流Ｉ_０と時間Δｔとを乗算し、定電流Ｉ_０と時間Δｔとの乗算結果を、参照電圧ＲＥＦ［Ｖ］によって除算することにより、総静電容量Ｃ_{ｔｏｔａｌ}［Ｆ］を算出する（図４のステップＳＴ４）。

　静電容量算出処理部２１ｄは、総静電容量Ｃ_{ｔｏｔａｌ}を示す第１の容量情報を電気長算出処理部２３ｂに出力する。

　スイッチ制御部２３ａは、オフ指令を示す制御信号をスイッチ２１ａに出力することにより、スイッチ２１ａを開状態にする（図４のステップＳＴ５）。
　また、スイッチ制御部２３ａは、オン指令を示す制御信号をスイッチ２２ａに出力することにより、スイッチ２２ａを閉状態にする（図４のステップＳＴ５）。

　ステップ信号源２２ｂは、ステップ信号を、スイッチ２２ａ及びプローブ２５を介して、伝送路２に供給する（図４のステップＳＴ６）。
　ステップ信号源２２ｂから伝送路２にステップ信号が供給されることにより、伝送路２の分岐点によって反射されたステップ信号の反射波、又は、伝送路２の線路端によって反射されたステップ信号の反射波が、伝送路２に対するステップ信号の供給点に戻ってくる。伝送路２に対するステップ信号の供給点は、プローブ２５の設置点である。

　ステップ信号の供給点における電圧Ｖ’は、時間の経過に伴って、図６のように変化する。
　図６は、ステップ信号の供給点における電圧Ｖ’の変化を示す説明図である。
　ステップ信号源２２ｂから伝送路２にステップ信号が供給されたのち、伝送路２の分岐点によって反射されたステップ信号の反射波が、ステップ信号の供給点に戻ってくるまでの間の電圧Ｖ’は、Ｖ_０である。
　伝送路２の分岐点によって反射されたステップ信号の反射波が、ステップ信号の供給点に戻ってくると、電圧Ｖ’は、Ｖ_０からＶ_ｔｅｓｔに上昇する。
　また、伝送路２の伝送路２の線路端が例えば開放端であれば、開放端によって反射されたステップ信号の反射波が、ステップ信号の供給点に戻ってくると、電圧Ｖ’は、Ｖ_ｔｅｓｔから２×Ｖ_０に上昇する。

　ＡＤＣ２２ｃは、ステップ信号の供給点における電圧Ｖ’をアナログ信号からデジタル信号に変換する。
　ＡＤＣ２２ｃは、デジタル信号を静電容量算出処理部２２ｄに出力する。

　静電容量算出処理部２２ｄは、ＡＤＣ２２ｃから出力されたデジタル信号に基づいて、伝送路２の特性インピーダンスＺ_０［Ω］を特定する（図４のステップＳＴ７）。
　以下、静電容量算出処理部２２ｄによる特性インピーダンスＺ_０の特定処理を具体的に説明する。
　静電容量算出処理部２２ｄは、ＡＤＣ２２ｃから出力されたデジタル信号の波形を観測することにより、伝送路２にステップ信号が供給されたときの電圧Ｖ_０を特定する。即ち、静電容量算出処理部２２ｄは、伝送路２にステップ信号が供給された時点から、分岐点によって反射されたステップ信号の反射波が供給点に戻ってくることによって、ステップ信号の供給点の電圧Ｖ’が上昇する前までの期間の電圧Ｖ_０を特定する。

　また、静電容量算出処理部２２ｄは、ＡＤＣ２２ｃから出力されたデジタル信号の波形を観測することにより、分岐点によって反射されたステップ信号の反射波が、ステップ信号の供給点に戻ってきたときの電圧Ｖ_ｔｅｓｔを特定する。即ち、静電容量算出処理部２２ｄは、分岐点によって反射されたステップ信号の反射波が供給点に戻ってくることによって、ステップ信号の供給点の電圧Ｖ’が上昇した時点から、線路端によって反射されたステップ信号の反射波が供給点に戻ってくることによって、ステップ信号の供給点の電圧Ｖ’が上昇する前までの期間の電圧Ｖ_ｔｅｓｔを特定する。
　静電容量算出処理部２２ｄは、電圧Ｖ_０及び電圧Ｖ_ｔｅｓｔを、以下の式（２）に代入することによって、伝送路２の特性インピーダンスＺ_０を算出する。

　式（２）において、Ｒは、ステップ信号源２２ｂとＡＤＣ２２ｃとの接続点から、プローブ２５までのケーブルの抵抗であり、例えば、５０［Ω］である。

　次に、静電容量算出処理部２２ｄは、以下の式（３）に示すように、特性インピーダンスＺ_０から伝送路２の単位長さ当りの静電容量Ｃ_ＵＬ［Ｆ／ｍ］を算出する（図４のステップＳＴ８）。

　式（３）において、ｖは、電波伝搬速度［ｍ／ｓ］、ε_ｒは、伝送路２の比誘電率である。
　電波伝搬速度ｖ及び比誘電率ε_ｒのそれぞれは、静電容量算出処理部２２ｄの内部メモリに格納されていてもよいし、伝送路長検出装置３の外部から与えられるものであってもよい。
　静電容量算出処理部２２ｄは、単位長さ当りの静電容量Ｃ_ＵＬを示す第２の容量情報を電気長算出処理部２３ｂに出力する。

　電気長算出部２３は、静電容量算出処理部２１ｄから第１の容量情報を取得し、静電容量算出処理部２２ｄから第２の容量情報を取得する。
　電気長算出部２３は、以下の式（４）に示すように、第１の容量情報が示す総静電容量Ｃ_{ｔｏｔａｌ}を、第２の容量情報が示す単位長さ当りの静電容量Ｃ_ＵＬによって除算することにより、伝送路２の電気長Ｅ_Ｌ［ｍ］を算出する（図４のステップＳＴ９）。

　電気長算出処理部２３ｂは、伝送路２の電気長Ｅ_Ｌを表示部２４に表示させるための表示信号を表示部２４に出力する。
　表示部２４は、電気長算出処理部２３ｂから出力された表示信号に従って伝送路２の電気長Ｅ_Ｌを表示する。
　伝送路２の電気長Ｅ_Ｌが分かれば、通信ネットワークを集中定数線路として扱うことが可能な範囲において、ネットワーク通信装置１が送受信する信号の伝送速度［ｍ／ｓ］を決定することが可能である（実施の形態２を参照）。

　以上の実施の形態１では、通信ネットワークにおける伝送路２の電圧変化を観測し、電圧変化に基づいて、伝送路２の全体の静電容量である総静電容量を算出する第１の静電容量算出部２１と、伝送路２の特性インピーダンスを測定し、特性インピーダンスから伝送路２の単位長さ当りの静電容量を算出する第２の静電容量算出部２２と、第１の静電容量算出部２１により算出された総静電容量を、第２の静電容量算出部２２により算出された単位長さ当りの静電容量によって除算することにより、伝送路２の電気長を算出する電気長算出部２３とを備えるように、伝送路長検出装置３を構成した。したがって、伝送路長検出装置３は、通信ネットワークが途中で分岐しているか否かにかかわらず、伝送路２の電気長を測定することができる。

　図１に示す伝送路長検出装置３では、第１の静電容量算出部２１が、総静電容量Ｃ_{ｔｏｔａｌ}を算出してから、第２の静電容量算出部２２が、単位長さ当りの静電容量Ｃ_ＵＬを算出している。しかし、これは一例に過ぎず、第２の静電容量算出部２２が、単位長さ当りの静電容量Ｃ_ＵＬを算出してから、第１の静電容量算出部２１が、総静電容量Ｃ_{ｔｏｔａｌ}を算出するようにしてもよい。

　図１に示す伝送路長検出装置３では、第１の静電容量算出部２１が、伝送路２に定電流Ｉ_０を供給したときの、伝送路２に対する定電流Ｉ_０の供給点での電圧変化を観測し、電圧変化から伝送路２の総静電容量Ｃ_{ｔｏｔａｌ}を算出している。しかし、これは一例に過ぎず、第１の静電容量算出部２１は、伝送路２に供給していた定電流Ｉ_０の供給を停止したときの、伝送路２に対する定電流Ｉ_０の供給点での電圧変化を観測し、電圧変化から伝送路２の総静電容量Ｃ_{ｔｏｔａｌ}を算出するようにしてもよい。
　以下、第１の静電容量算出部２１による総静電容量Ｃ_{ｔｏｔａｌ}の算出処理を具体的に説明する。

　定電流源２１ｂは、伝送路２に供給していた定電流Ｉ_０の供給を停止する。
　電圧参照回路２１ｃは、伝送路２に供給していた定電流Ｉ_０の供給を停止したときに、伝送路２に対する定電流Ｉ_０の供給点での電圧変化を観測する。定電流Ｉ_０の供給点における電圧Ｖは、図７に示すように、定電流Ｉ_０の供給が停止されると、時間の経過に伴って単調に下降する。電圧Ｖは、参照電圧ＲＥＦ［Ｖ］よりも小さくなり、その後、０［Ｖ］になる。
　図７は、定電流Ｉ_０の供給点における電圧Ｖの変化を示す説明図である。
　電圧参照回路２１ｃは、定電流Ｉ_０の供給点での電圧Ｖが、参照電圧ＲＥＦ［Ｖ］から０［Ｖ］に変化するまでに要する時間Δｔを計測する。
　電圧参照回路２１ｃは、時間Δｔを静電容量算出処理部２１ｄに出力する。
　静電容量算出処理部２１ｄは、電圧参照回路２１ｃから時間Δｔを受けると、式（１）に示すように、既値である定電流Ｉ_０と時間Δｔとを乗算し、定電流Ｉ_０と時間Δｔとの乗算結果を、参照電圧ＲＥＦ［Ｖ］によって除算することにより、総静電容量Ｃ_{ｔｏｔａｌ}［Ｆ］を算出する。

　図１に示す伝送路長検出装置３では、第２の静電容量算出部２２が、伝送路２にステップ信号を供給したときに、伝送路２の分岐点、又は、伝送路２の線路端によって反射されて、伝送路２に対するステップ信号の供給点に戻ってくるステップ信号の反射波から、伝送路２の特性インピーダンスＺ_０を特定している。しかし、これは一例に過ぎず、第２の静電容量算出部２２は、伝送路２にパルス信号を供給したときに、伝送路２の分岐点、又は、伝送路２の線路端によって反射されて、伝送路２に対するパルス信号の供給点に戻ってくるパルス信号の反射波から、伝送路２の特性インピーダンスＺ_０を特定するようにしてもよい。ただし、第２の静電容量算出部２２は、パルス信号の信号レベルが１になる時間が、時間Δｔよりも長いパルス信号を伝送路２に供給するものとする。

　図１に示す伝送路長検出装置３では、電気長算出部２３が、伝送路２の電気長Ｅ_Ｌを算出している。しかし、電気長Ｅ_Ｌの算出対象は、導電性を有するものであれば、伝送路２に限るものではない。したがって、電気長算出部２３は、例えば、金属製の配管の電気長Ｅ_Ｌを算出するようにしてもよい。

　図１に示す通信システムでは、ネットワーク通信装置１と伝送路長検出装置３とが別々の装置である。しかし、これは一例に過ぎず、図８に示すように、ネットワーク通信装置１が、伝送路長検出装置３を含んでいてもよい。
　図８は、実施の形態１に係る伝送路長検出装置３を含む他の通信システムを示す構成図である。

実施の形態２．
　実施の形態２では、ネットワーク通信装置１から伝送路２に出力される信号の出力周期を決定する出力周期決定部２６を備えている伝送路長検出装置３について説明する。

　図９は、実施の形態２に係る伝送路長検出装置３を含む通信システムを示す構成図である。図９において、図１及び図８と同一符号は同一又は相当部分を示すので説明を省略する。
　図１０は、実施の形態２に係る伝送路長検出装置３の一部のハードウェアを示すハードウェア構成図である。図１０において、図２と同一符号は同一又は相当部分を示すので説明を省略する。

　出力周期決定部２６は、例えば、図１０に示す出力周期決定回路３５によって実現される。
　出力周期決定部２６は、電気長算出部２３の電気長算出処理部２３ｂにより算出された電気長Ｅ_Ｌに基づいて、ネットワーク通信装置１から伝送路２に出力される信号の出力周期を決定する。
　出力周期決定部２６は、決定した出力周期を示す周期情報をネットワーク通信装置１の送受信部１１に出力する。
　図９に示す通信システムでは、出力周期決定部２６が、図８に示す通信システムに適用されている。しかし、これは一例に過ぎず、出力周期決定部２６が、図１に示す通信システムに適用されていてもよい。

　図９では、伝送路長検出装置３の一部の構成要素である静電容量算出処理部２１ｄ、静電容量算出処理部２２ｄ、スイッチ制御部２３ａ、電気長算出処理部２３ｂ及び出力周期決定部２６のそれぞれが、図１０に示すような専用のハードウェアによって実現されるものを想定している。即ち、伝送路長検出装置３の一部が、第１の静電容量算出処理回路３１、第２の静電容量算出処理回路３２、スイッチ制御回路３３、電気長算出処理回路３４及び出力周期決定回路３５によって実現されるものを想定している。
　第１の静電容量算出処理回路３１、第２の静電容量算出処理回路３２、スイッチ制御回路３３、電気長算出処理回路３４及び出力周期決定回路３５のそれぞれは、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ、ＦＰＧＡ、又は、これらを組み合わせたものが該当する。

　伝送路長検出装置３の一部の構成要素は、専用のハードウェアによって実現されるものに限るものではなく、伝送路長検出装置３の一部が、ソフトウェア、ファームウェア、又は、ソフトウェアとファームウェアとの組み合わせによって実現されるものであってもよい。
　伝送路長検出装置３の一部が、ソフトウェア又はファームウェア等によって実現される場合、静電容量算出処理部２１ｄ、静電容量算出処理部２２ｄ、スイッチ制御部２３ａ、電気長算出処理部２３ｂ及び出力周期決定部２６におけるそれぞれの処理手順をコンピュータに実行させるためのプログラムが図３に示すメモリ４１に格納される。そして、図３に示すプロセッサ４２がメモリ４１に格納されているプログラムを実行する。

　次に、図９に示す通信システムの動作について説明する。ただし、出力周期決定部２６以外は、図１又は図８に示す通信システムと同様であるため、ここでは、主に、出力周期決定部２６の動作について説明する。
　電気長算出処理部２３ｂは、伝送路２の電気長Ｅ_Ｌを算出すると、電気長Ｅ_Ｌを示す情報を出力周期決定部２６に出力する。

　出力周期決定部２６は、電気長算出処理部２３ｂから電気長Ｅ_Ｌを示す情報を受けると、電気長Ｅ_Ｌを以下の式（５）に代入し、式（５）が成立する最小の波長λを算出する。λは、ネットワーク通信装置１から伝送路２に出力される信号ｖの波長である。
　図９に示す伝送路長検出装置３では、出力周期決定部２６が、式（５）が成立する最小の波長λを算出している。しかし、式（５）が成立する波長λであれば、最小の波長λに限るものではなく、出力周期決定部２６は、例えば、最小の波長λよりも数パーセント大きな波長を算出するようにしてもよい。

　次に、出力周期決定部２６は、波長λを以下の式（６）に代入することによって、ネットワーク通信装置１から伝送路２に出力される信号の周波数ｆを算出する。

　出力周期決定部２６は、信号の周波数ｆを算出すると、周波数ｆを以下の式（７）に代入することによって、ネットワーク通信装置１から伝送路２に出力される信号の出力周期Ｔを算出する。

　出力周期決定部２６は、信号の出力周期Ｔを示す周期情報をネットワーク通信装置１の送受信部１１に出力する。

　ネットワーク通信装置１の送受信部１１は、出力周期決定部２６から周期情報を受けると、ドライバＩＣ１２を介して、伝送路２に出力する送信信号の出力周期を、周期情報が示す出力周期Ｔに設定する。送信信号の出力周期の設定は、送信信号の伝送速度の設定に相当する。
　以降、送受信部１１は、設定した出力周期Ｔによって、送信信号を、ドライバＩＣ１２を介して、伝送路２に出力する。例えば、送信信号が“１０１”であれば、送受信部１１は、“１”を送信してから、出力周期Ｔを経過した時点で“０”を送信し、“０”を送信してから、出力周期Ｔを経過した時点で“１”を送信する。

　以上の実施の形態２では、電気長算出部２３により算出された電気長に基づいて、伝送路２に接続されているネットワーク通信装置１から伝送路２に出力される信号の出力周期を決定する出力周期決定部２６を備えるように、伝送路長検出装置３を構成した。したがって、伝送路長検出装置３は、通信ネットワークが途中で分岐しているか否かにかかわらず、伝送路２の電気長を測定することができるほか、ネットワーク通信装置１から出力される信号の伝送速度を、通信ネットワークを集中定数線路として扱うことが可能な範囲での伝送速度に決定することができる。

実施の形態３．
　実施の形態３では、伝送路２の配線異常、又は、伝送路２に対する不正接続を検出する異常検出部２７を備える伝送路長検出装置３について説明する。

　図１１は、実施の形態３に係る伝送路長検出装置３を含む通信システムを示す構成図である。図１１において、図１、図８及び図９と同一符号は同一又は相当部分を示すので説明を省略する。
　図１２は、実施の形態３に係る伝送路長検出装置３の一部のハードウェアを示すハードウェア構成図である。図１２において、図２及び図１０と同一符号は同一又は相当部分を示すので説明を省略する。

　異常検出部２７は、例えば、図１０に示す異常検出回路３６によって実現される。
　異常検出部２７は、第１の静電容量算出部２１により算出された総静電容量Ｃ_{ｔｏｔａｌ}と、第２の静電容量算出部２２により測定された特性インピーダンスＺ_０と、第２の静電容量算出部２２により算出された単位長さ当りの静電容量Ｃ_ＵＬとを取得する。
　異常検出部２７は、総静電容量Ｃ_{ｔｏｔａｌ}と、特性インピーダンスＺ_０と、単位長さ当りの静電容量Ｃ_ＵＬとから、伝送路２の配線異常、又は、伝送路２に対する不正接続を検出する。
　伝送路２の配線異常としては、伝送路２の断線又は短絡等が該当する。伝送路２に対する不正接続は、伝送路２に対して、コンピュータ又は通信装置等が不正に接続された場合が該当する。
　図１１に示す通信システムでは、電気長算出部２３により電気長Ｅ_Ｌが算出された当初は、伝送路２の配線異常等が無いものとする。異常検出部２７は、その後に発生した配線異常等を検出する。
　図１１に示す通信システムでは、異常検出部２７が、図９に示す通信システムに適用されている。しかし、これは一例に過ぎず、異常検出部２７が、図１又は図８に示す通信システムに適用されていてもよい。

　図１１では、伝送路長検出装置３の一部の構成要素である静電容量算出処理部２１ｄ、静電容量算出処理部２２ｄ、スイッチ制御部２３ａ、電気長算出処理部２３ｂ、出力周期決定部２６及び異常検出部２７のそれぞれが、図１２に示すような専用のハードウェアによって実現されるものを想定している。即ち、伝送路長検出装置３の一部が、第１の静電容量算出処理回路３１、第２の静電容量算出処理回路３２、スイッチ制御回路３３、電気長算出処理回路３４、出力周期決定回路３５及び異常検出回路３６によって実現されるものを想定している。
　第１の静電容量算出処理回路３１、第２の静電容量算出処理回路３２、スイッチ制御回路３３、電気長算出処理回路３４、出力周期決定回路３５及び異常検出回路３６のそれぞれは、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ＡＳＩＣ、ＦＰＧＡ、又は、これらを組み合わせたものが該当する。

　伝送路長検出装置３の一部の構成要素は、専用のハードウェアによって実現されるものに限るものではなく、伝送路長検出装置３の一部が、ソフトウェア、ファームウェア、又は、ソフトウェアとファームウェアとの組み合わせによって実現されるものであってもよい。
　伝送路長検出装置３の一部が、ソフトウェア又はファームウェア等によって実現される場合、静電容量算出処理部２１ｄ、静電容量算出処理部２２ｄ、スイッチ制御部２３ａ、電気長算出処理部２３ｂ、出力周期決定部２６及び異常検出部２７におけるそれぞれの処理手順をコンピュータに実行させるためのプログラムが図３に示すメモリ４１に格納される。そして、図３に示すプロセッサ４２がメモリ４１に格納されているプログラムを実行する。

　次に、図１１に示す通信システムの動作について説明する。ただし、異常検出部２７以外は、図１、図８又は図９に示す通信システムと同様であるため、ここでは、主に、異常検出部２７の動作について説明する。
　異常検出部２７は、第１の静電容量算出部２１により算出された総静電容量Ｃ_{ｔｏｔａｌ}と、第２の静電容量算出部２２により測定された特性インピーダンスＺ_０と、第２の静電容量算出部２２により算出された単位長さ当りの静電容量Ｃ_ＵＬとを取得する。
　異常検出部２７は、総静電容量Ｃ_{ｔｏｔａｌ}を初期総静電容量Ｃ_{ｔｏｔａｌ}’として、内部メモリに格納し、特性インピーダンスＺ_０を初期特性インピーダンスＺ_０’として、内部メモリに格納する。
　また、異常検出部２７は、単位長さ当りの静電容量Ｃ_ＵＬを初期静電容量Ｃ_ＵＬ’として、内部メモリに格納する。

　その後、異常検出部２７は、第１の静電容量算出部２１により新たに算出された総静電容量Ｃ_{ｔｏｔａｌ}と、第２の静電容量算出部２２により新たに測定された特性インピーダンスＺ_０と、第２の静電容量算出部２２により新たに算出された単位長さ当りの静電容量Ｃ_ＵＬとを繰り返し取得する。
　異常検出部２７は、総静電容量Ｃ_{ｔｏｔａｌ}と、特性インピーダンスＺ_０と、単位長さ当りの静電容量Ｃ_ＵＬとを取得する毎に、取得した総静電容量Ｃ_{ｔｏｔａｌ}と初期総静電容量Ｃ_{ｔｏｔａｌ}’との差分ΔＣ_{ｔｏｔａｌ}を算出する。
　また、異常検出部２７は、取得した特性インピーダンスＺ_０と初期特性インピーダンスＺ_０’との差分ΔＺ_０を算出し、取得した単位長さ当りの静電容量Ｃ_ＵＬと初期静電容量Ｃ_ＵＬ’との差分ΔＣ_ＵＬを算出する。

　異常検出部２７は、差分ΔＣ_{ｔｏｔａｌ}と第１の閾値Ｔｈ_１とを比較し、差分ΔＣ_{ｔｏｔａｌ}が第１の閾値Ｔｈ_１よりも大きければ、伝送路２の配線異常、又は、伝送路２に対する不正接続が有ると判定する。
　異常検出部２７は、差分ΔＺ_０と第２の閾値Ｔｈ_２とを比較し、差分ΔＺ_０が第２の閾値Ｔｈ_２よりも大きければ、伝送路２の配線異常、又は、伝送路２に対する不正接続が有ると判定する。
　異常検出部２７は、差分ΔＣ_ＵＬと第３の閾値Ｔｈ_３とを比較し、差分ΔＣ_ＵＬが第３の閾値Ｔｈ_３よりも大きければ、伝送路２の配線異常、又は、伝送路２に対する不正接続が有ると判定する。
　異常検出部２７は、差分ΔＣ_{ｔｏｔａｌ}が第１の閾値Ｔｈ_１以下であり、差分ΔＺ_０が第２の閾値Ｔｈ_２以下であり、かつ、差分ΔＣ_ＵＬが第３の閾値Ｔｈ_３以下であれば、伝送路２の配線異常、及び、伝送路２に対する不正接続のそれぞれが無いと判定する。
　第１の閾値Ｔｈ_１、第２の閾値Ｔｈ_２及び第３の閾値Ｔｈ_３のそれぞれは、異常検出部２７の内部メモリに格納されていてもよいし、伝送路長検出装置３の外部から与えられるものであってもよい。

　異常検出部２７は、伝送路２の配線異常、又は、伝送路２に対する不正接続が有ると判定すると、その旨を示す判定結果を表示部２４に表示させる。
　異常検出部２７は、伝送路２の配線異常、及び、伝送路２に対する不正接続のそれぞれが無いと判定すると、その旨を示す判定結果を表示部２４に表示させる。

　以上の実施の形態３では、第１の静電容量算出部２１により算出された総静電容量と、第２の静電容量算出部２２により測定された特性インピーダンスと、第２の静電容量算出部２２により算出された単位長さ当りの静電容量とから、伝送路２の配線異常、又は、伝送路２に対する不正接続を検出する異常検出部２７を備えるように、伝送路長検出装置３を構成した。したがって、伝送路長検出装置３は、通信ネットワークが途中で分岐しているか否かにかかわらず、伝送路２の電気長を測定することができるほか、伝送路２の配線異常、又は、伝送路２に対する不正接続を検出することができる。

　実施の形態１～３に係る通信システムでは、第２の静電容量算出部２２が、ステップ信号を伝送路２に供給するステップ信号源２２ｂを備えている。しかし、これは一例に過ぎず、第２の静電容量算出部２２が、ネットワーク通信装置１の送受信部１１からステップ信号を模擬したデータパターンを取得し、データパターンを示す信号をステップ信号として伝送路２に供給するようにしてもよい。ステップ信号を模擬したデータパターンとは、例えば、０１１１・・・・のようなデータパターンである。

　なお、本開示は、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。

　本開示は、伝送路の電気長を算出する伝送路長検出装置に適している。
　また、本開示は、伝送路長検出装置を備えるネットワーク通信装置に適している。

　１　ネットワーク通信装置、２　伝送路、３　伝送路長検出装置、１１　送受信部、１２　ドライバＩＣ、１３　レシーバＩＣ、２１　第１の静電容量算出部、２１ａ　スイッチ、２１ｂ　定電流源、２１ｃ　電圧参照回路、２１ｄ　静電容量算出処理部、２２　第２の静電容量算出部、２２ａ　スイッチ、２２ｂ　ステップ信号源、２２ｃ　ＡＤＣ、２２ｄ　静電容量算出処理部、２３　電気長算出部、２３ａ　スイッチ制御部、２３ｂ　電気長算出処理部、２４　表示部、２５　プローブ、２６　出力周期決定部、２７　異常検出部、３１　第１の静電容量算出処理回路、３２　第２の静電容量算出処理回路、３３　スイッチ制御回路、３４　電気長算出処理回路、３５　出力周期決定回路、３６　異常検出回路、４１　メモリ、４２　プロセッサ。

Claims

　通信ネットワークにおける伝送路の電圧変化を観測し、前記電圧変化に基づいて、前記伝送路の全体の静電容量である総静電容量を算出する第１の静電容量算出部と、
　前記伝送路の特性インピーダンスを測定し、前記特性インピーダンスから前記伝送路の単位長さ当りの静電容量を算出する第２の静電容量算出部と、
　前記第１の静電容量算出部により算出された総静電容量を、前記第２の静電容量算出部により算出された単位長さ当りの静電容量によって除算することにより、前記伝送路の電気長を算出する電気長算出部と
　を備えた伝送路長検出装置。
　前記電気長算出部により算出された電気長に基づいて、前記伝送路に接続されているネットワーク通信装置から前記伝送路に出力される信号の出力周期を決定する出力周期決定部を備えたことを特徴とする請求項１記載の伝送路長検出装置。
　前記第１の静電容量算出部により算出された総静電容量と、前記第２の静電容量算出部により測定された特性インピーダンスと、前記第２の静電容量算出部により算出された単位長さ当りの静電容量とから、前記伝送路の配線異常、又は、前記伝送路に対する不正接続を検出する異常検出部を備えたことを特徴とする請求項１記載の伝送路長検出装置。
　前記第１の静電容量算出部は、前記伝送路に定電流を供給したときの、前記伝送路に対する前記定電流の供給点での電圧変化を観測し、前記電圧変化から前記伝送路の総静電容量を算出することを特徴とする請求項１記載の伝送路長検出装置。
　前記第１の静電容量算出部は、前記伝送路に供給していた定電流の供給を停止したときの、前記伝送路に対する前記定電流の供給点での電圧変化を観測し、前記電圧変化から前記伝送路の総静電容量を算出することを特徴とする請求項１記載の伝送路長検出装置。
　前記第２の静電容量算出部は、前記伝送路にステップ信号を供給したときに、前記伝送路の分岐点、又は、前記伝送路の線路端によって反射されて、前記伝送路に対する前記ステップ信号の供給点に戻ってくる前記ステップ信号の反射波から、前記伝送路の特性インピーダンスを特定し、前記特性インピーダンスから前記伝送路の単位長さ当りの静電容量を算出することを特徴とする請求項１記載の伝送路長検出装置。
　前記第２の静電容量算出部は、前記ステップ信号を前記伝送路に供給するステップ信号源を備えていることを特徴とする請求項６記載の伝送路長検出装置。
　通信ネットワークの伝送路に信号を出力する一方、前記伝送路を伝送されてきた信号を受信する送受信部と、
　前記伝送路の電気長を算出する伝送路長検出装置とを備え、
　前記伝送路長検出装置が、請求項１から請求項７のうちのいずれか１項記載の伝送路長検出装置であることを特徴とするネットワーク通信装置。