JPS60151568A - 集積回路用テスタ - Google Patents
集積回路用テスタInfo
- Publication number
- JPS60151568A JPS60151568A JP59007040A JP704084A JPS60151568A JP S60151568 A JPS60151568 A JP S60151568A JP 59007040 A JP59007040 A JP 59007040A JP 704084 A JP704084 A JP 704084A JP S60151568 A JPS60151568 A JP S60151568A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- cable
- timing signal
- timing
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
技術分野
この発明は各種の集積回路（以下ＩＣと略称する）にお
いて入出力ピン間の信号伝達状態を検査するためのテス
タに関し、特に一般にスキューアジャスト又はタイミン
グキャリブレーションといわれる該テスタの調整機能を
行うための改良を具備したテスタに関する。
いて入出力ピン間の信号伝達状態を検査するためのテス
タに関し、特に一般にスキューアジャスト又はタイミン
グキャリブレーションといわれる該テスタの調整機能を
行うための改良を具備したテスタに関する。
従来技術
第１図は従来のＩＣテスタの電気的ブロック構成を路用
するもので、被測定丁Ｃ４の所望の入出力ピンに測定用
ケーブルに１〜Ｋｎを接続した状態を示している。
するもので、被測定丁Ｃ４の所望の入出力ピンに測定用
ケーブルに１〜Ｋｎを接続した状態を示している。
一般に、ＩＣテスタのスキューアジャストとはＩＣテス
タ内の各部のタイミング信号伝達時間遅れを見かけ上零
に調整することを意味するが、通常次の３つの調整機能
に分けて実施されている。
タ内の各部のタイミング信号伝達時間遅れを見かけ上零
に調整することを意味するが、通常次の３つの調整機能
に分けて実施されている。
（１）被測定ＩＣ４の動作タイミンクを測定するための
タイミング信号を発生するタイミング信号発生回路２か
ら谷ピン回路Ｐ１〜Ｐｎ内の出力回路（ドライバ）Ｄｔ
〜Ｄｎまでの経路の該タイミンク信号の遅延時間に関す
る各ピン回路Ｐ１〜Ｐｎ間の誤差を調整するスキューア
ジャスト（以下この部分のスキューアジャストを「ドラ
イバ間スキューアジャスト」と略記する）。
タイミング信号を発生するタイミング信号発生回路２か
ら谷ピン回路Ｐ１〜Ｐｎ内の出力回路（ドライバ）Ｄｔ
〜Ｄｎまでの経路の該タイミンク信号の遅延時間に関す
る各ピン回路Ｐ１〜Ｐｎ間の誤差を調整するスキューア
ジャスト（以下この部分のスキューアジャストを「ドラ
イバ間スキューアジャスト」と略記する）。
（２）各ピン回路Ｐ１〜Ｐｎ内の入力回路（所定レベル
以上の入力に応答して出力を生じるコンパレーク）Ｃ７
〜Ｃｎからタイミング信号検出回路ｐ−１での経路のタ
イミング信号の遅延時間に関する谷ピン回路Ｐ１〜Ｐｎ
間の誤差を調整するスキューアジャスト（以下この部分
のスキューアジヤストラ「コンパレーク間スキューアジ
ャスト」と略記する）。
以上の入力に応答して出力を生じるコンパレーク）Ｃ７
〜Ｃｎからタイミング信号検出回路ｐ−１での経路のタ
イミング信号の遅延時間に関する谷ピン回路Ｐ１〜Ｐｎ
間の誤差を調整するスキューアジャスト（以下この部分
のスキューアジヤストラ「コンパレーク間スキューアジ
ャスト」と略記する）。
（３）各ピン回路Ｐ、〜Ｐｎのピンに夫々接続された測
定用ケーブルに１〜Ｋｎによるタイミング信号の遅延時
間に関する調整。
定用ケーブルに１〜Ｋｎによるタイミング信号の遅延時
間に関する調整。
ＩＣテスタのスキューアジャスト方法は、通常、上記（
１）、（２）のスキューアジャストにより各ピン回路（
以下単にピンと略記する）Ｐ１〜Ｐｎ間のタイミング信
号の遅延時間の誤差を無くした上で、タイミング信号発
生回路２から各ピンＰ、〜Ｐｎのドライバ１）１〜Ｄｎ
までの経路のタイミング信号の遅延時間と、各ピンＰ、
〜ＰｎのコンパレータＣ０〜Ｃｎからタイミング信号検
出回路３までの経路のタイミング信号の遅延時間と、上
記（３）でめた測定用ケーブルの遅延時間とを加え合わ
せ、ＩＣテスク全体の遅延時間をめ、この遅延時間を見
かけ上零とするようなオフセットの設定を行う等の方法
がなさ７ｔてきた。
１）、（２）のスキューアジャストにより各ピン回路（
以下単にピンと略記する）Ｐ１〜Ｐｎ間のタイミング信
号の遅延時間の誤差を無くした上で、タイミング信号発
生回路２から各ピンＰ、〜Ｐｎのドライバ１）１〜Ｄｎ
までの経路のタイミング信号の遅延時間と、各ピンＰ、
〜ＰｎのコンパレータＣ０〜Ｃｎからタイミング信号検
出回路３までの経路のタイミング信号の遅延時間と、上
記（３）でめた測定用ケーブルの遅延時間とを加え合わ
せ、ＩＣテスク全体の遅延時間をめ、この遅延時間を見
かけ上零とするようなオフセットの設定を行う等の方法
がなさ７ｔてきた。
このうち、上記（３）の測定用ケーブルに、〜Ｋｎの遅
延時間の補正は従来次の２通りの補正方法が行わ３％て
きた。即ち、 （Ａ）各測定用ケーブルに、〜Ｋｎの遅延時間と予め測
定し、ＴＣテスタ全体の動作を制御するマイコンＩの１
１． ＯＭ等に補正値を記憶させておく方法。
延時間の補正は従来次の２通りの補正方法が行わ３％て
きた。即ち、 （Ａ）各測定用ケーブルに、〜Ｋｎの遅延時間と予め測
定し、ＴＣテスタ全体の動作を制御するマイコンＩの１
１． ＯＭ等に補正値を記憶させておく方法。
（Ｂ）各測定用ケーブルに１〜Ｋｎの被測定ＩＣ４側の
端子を該■Ｃ４から切り離し、測定用ケーブルに１〜Ｋ
ｎの先端をオープン状態として該測定用ケーブルに、〜
Ｋｎにタイミング信号を入力させ、測定用ケーブルに１
〜Ｋｎの開放端での該タイミンク信号の反射を利用して
測定用ケーブルに、〜Ｋｎの遅延時間をめて補正する方
法。
端子を該■Ｃ４から切り離し、測定用ケーブルに１〜Ｋ
ｎの先端をオープン状態として該測定用ケーブルに、〜
Ｋｎにタイミング信号を入力させ、測定用ケーブルに１
〜Ｋｎの開放端での該タイミンク信号の反射を利用して
測定用ケーブルに、〜Ｋｎの遅延時間をめて補正する方
法。
の２通りの補正方法が行われて来た。
しかし、このうち（５）の方法には、ウエハプローバや
ハンドラー等を用いて被測定■Ｃ４を測定する場合のよ
うにＩＣテスタと被測定■Ｃ４との接続方法を変更した
ときには、測定用ケーブルに１〜Ｋｎの長さが全体とし
て変化するため、この長さの変化による遅延時間の変化
を測定できないという欠点があり、（Ｂｌの方法には、
被測定ＩＣ４や図示しない周辺部品を実装した状態での
測定が困難である（インピーダンスの変化によって十分
な反射が得られなくなるため）という欠点があった。
ハンドラー等を用いて被測定■Ｃ４を測定する場合のよ
うにＩＣテスタと被測定■Ｃ４との接続方法を変更した
ときには、測定用ケーブルに１〜Ｋｎの長さが全体とし
て変化するため、この長さの変化による遅延時間の変化
を測定できないという欠点があり、（Ｂｌの方法には、
被測定ＩＣ４や図示しない周辺部品を実装した状態での
測定が困難である（インピーダンスの変化によって十分
な反射が得られなくなるため）という欠点があった。
発明の目的
この発明は上述した従来のＩＣテスタにおけるスキュー
アジャスト機能（特に上記（３）の測定用ケーブル遅れ
時間の補正）の欠点を解消するためになされたもので、
被測定ＩＣを実装した状態でのスキューアジャストが可
能で、かつ測定用ケーブルの長さが変化した場合にもス
キューアジャストの可能な集積回路用テスタを提供する
ことを目的とする。
アジャスト機能（特に上記（３）の測定用ケーブル遅れ
時間の補正）の欠点を解消するためになされたもので、
被測定ＩＣを実装した状態でのスキューアジャストが可
能で、かつ測定用ケーブルの長さが変化した場合にもス
キューアジャストの可能な集積回路用テスタを提供する
ことを目的とする。
発明の概要
この発明に係る集積回路用テスタは、集積回路の動作タ
イミングを検査するためのタイミンク信号を発生するタ
イミング信号発生回路と、前記集積回路を経由した前記
タイミンク信号を受信し、その受信タイミングを評価す
るタイミング信号検出回路と、前記タイミング信号発生
回路からのタイミング信号を受入して測定用ケーブルを
介して前記集積回路に出力するための測定用出力回路と
、前記集積回路から戻された前記タイミング信号を測定
用ケーブルを介して受入して前Ｖ己タイミンク信号検出
回路に与えるための測定用入力回路とを具える集積回路
用テスタにおいて、前記測定用ケーブルと同一寸法の基
準用ケーブルと、前記タイミング信号発生回路からのタ
イミンク信号を受入して前記基準用ケーブルに供給する
ための基準用出力回路と、前記基準用ケーブルから戻さ
れた前記タイミング信号を受入して前記タイミンク信号
検出回路に与えるための基準用入力回路と、前記タイミ
ング信号検出回路における前記基準用入力回路からの信
号受信タイミンクの評価に基き前記基準用ケーブルによ
る信号遅延時間を測定する制御手段々を具え、測定した
遅延時間を等測的に前記測定用ケーブルによる信号遅延
時間として利用するようにしたことを特徴とするもので
ある。測定用ケープ火とは別にこれと同一寸法（同一長
、同一径、同一材質）の基準用ケーブルを設けたことに
より、測定用ケーブルにＩＣを実装したままでも不都合
なく、ケーブル遅延時間の測定を行うことができるよう
になる。また、遅延時間を予め固定的に記憶した方式と
は異なり、随時、任意のケーブルを基準用ケーブルとし
て装着して遅延時間の測定を行い、補正することができ
るので、測定用ケーブル長の変動に容易に対処すること
ができ、ウエハプローバやハンドラ等においても適用す
ることができるようになる。
イミングを検査するためのタイミンク信号を発生するタ
イミング信号発生回路と、前記集積回路を経由した前記
タイミンク信号を受信し、その受信タイミングを評価す
るタイミング信号検出回路と、前記タイミング信号発生
回路からのタイミング信号を受入して測定用ケーブルを
介して前記集積回路に出力するための測定用出力回路と
、前記集積回路から戻された前記タイミング信号を測定
用ケーブルを介して受入して前Ｖ己タイミンク信号検出
回路に与えるための測定用入力回路とを具える集積回路
用テスタにおいて、前記測定用ケーブルと同一寸法の基
準用ケーブルと、前記タイミング信号発生回路からのタ
イミンク信号を受入して前記基準用ケーブルに供給する
ための基準用出力回路と、前記基準用ケーブルから戻さ
れた前記タイミング信号を受入して前記タイミンク信号
検出回路に与えるための基準用入力回路と、前記タイミ
ング信号検出回路における前記基準用入力回路からの信
号受信タイミンクの評価に基き前記基準用ケーブルによ
る信号遅延時間を測定する制御手段々を具え、測定した
遅延時間を等測的に前記測定用ケーブルによる信号遅延
時間として利用するようにしたことを特徴とするもので
ある。測定用ケープ火とは別にこれと同一寸法（同一長
、同一径、同一材質）の基準用ケーブルを設けたことに
より、測定用ケーブルにＩＣを実装したままでも不都合
なく、ケーブル遅延時間の測定を行うことができるよう
になる。また、遅延時間を予め固定的に記憶した方式と
は異なり、随時、任意のケーブルを基準用ケーブルとし
て装着して遅延時間の測定を行い、補正することができ
るので、測定用ケーブル長の変動に容易に対処すること
ができ、ウエハプローバやハンドラ等においても適用す
ることができるようになる。
実施例
以下この発明によるＩＣテスタの一実施例を第２図ない
し第６図を参照しながら詳細に説明する。
し第６図を参照しながら詳細に説明する。
第２図はこの発明の一実施例の構成を示すブロック図で
あり、第１図の従来例と共通の構成部分には同一の符号
を付しその説明を省略する。
あり、第１図の従来例と共通の構成部分には同一の符号
を付しその説明を省略する。
この発明では、検査用のピン回路Ｐ、〜Ｐｎのほかに基
準用のピン回路Ｐｒが設けられでいる。
準用のピン回路Ｐｒが設けられでいる。
基準用ピン回路Ｐｒは他のピン回（Ｎｒ Ｐ １〜Ｐ口
と同様に、タイミング信号発生回路２に接続された出力
回路（ドライバ）Ｄｒとタイミング信号検出回路３に接
続された入力回路（コンパレータ）Ｃｒとを含んでおり
、更ζこアジャスト用リレー接点Ｒｒ。
と同様に、タイミング信号発生回路２に接続された出力
回路（ドライバ）Ｄｒとタイミング信号検出回路３に接
続された入力回路（コンパレータ）Ｃｒとを含んでおり
、更ζこアジャスト用リレー接点Ｒｒ。
Ｒｒ−１〜Ｒｒ −ｎを含んでいる。検査用ピン回路Ｐ
１〜Ｐｎは、各々に着脱可能に取付けられた測定用ケー
ブルＫ １〜Ｋｎと入出力回路Ｃ１、Ｄ １〜Ｃｎ 。
１〜Ｐｎは、各々に着脱可能に取付けられた測定用ケー
ブルＫ １〜Ｋｎと入出力回路Ｃ１、Ｄ １〜Ｃｎ 。
Ｄｎとの間の電気的接続を制御するための検査用リレー
接点Ｒ１〜Ｒｎを含んでおり、これとは別に更ζこアジ
ャスト用リレー接点Ｐ 、 −ｒ −Ｒｎ −ｒを含ん
でいる。基準用ピン回路Ｐｒは、その入出力回路Ｃｒ
、 Ｄｒの接続点に各一端が接続された複数のリレー接
点）Ｅｌ、ｒ 、 Ｒｒ−１〜Ｒｒ −ｎを含んでいる
。
接点Ｒ１〜Ｒｎを含んでおり、これとは別に更ζこアジ
ャスト用リレー接点Ｐ 、 −ｒ −Ｒｎ −ｒを含ん
でいる。基準用ピン回路Ｐｒは、その入出力回路Ｃｒ
、 Ｄｒの接続点に各一端が接続された複数のリレー接
点）Ｅｌ、ｒ 、 Ｒｒ−１〜Ｒｒ −ｎを含んでいる
。
各リレー接点Ｒｒ−１〜ｋ（ｒ−ｎは検査用のピン回路
Ｐ１〜Ｐｎに夫々対応しており、同一長、同一径、同一
材質の接続用ケーブルＫｒ−１〜Ｋｒ −ｎ ヲ介して
基準用ピン回路Ｐｒ側の各接点Ｒｎ−１〜Ｒ，ｒ−ｎと
検査用ピン回路Ｐ１〜Ｐｎ側の各接点Ｒ、−ｒ −Ｒｎ
−ｒとの間が電気的に接続される。また、基準用ピン
回路Ｐｒ内のリレー接点Ｒｒには、各測定用ケーブルに
、〜Ｋｎ ｌ同一長、同一径、同一材質の基準用ケーブ
ルＫｒが着脱可能に接、読される。この基準用ケーブル
Ｋｒの先端はＩＣ４に接続することなく、常に開放状態
にしておく。この基準用ケーブルＫｒは、タイミング信
号の反射を利用して該ケーブルＫｒによる信号遅延時間
をめ、これにより測定用ケーブルに１〜Ｋｎの遅延時間
を等制約にめるためのものである。
Ｐ１〜Ｐｎに夫々対応しており、同一長、同一径、同一
材質の接続用ケーブルＫｒ−１〜Ｋｒ −ｎ ヲ介して
基準用ピン回路Ｐｒ側の各接点Ｒｎ−１〜Ｒ，ｒ−ｎと
検査用ピン回路Ｐ１〜Ｐｎ側の各接点Ｒ、−ｒ −Ｒｎ
−ｒとの間が電気的に接続される。また、基準用ピン
回路Ｐｒ内のリレー接点Ｒｒには、各測定用ケーブルに
、〜Ｋｎ ｌ同一長、同一径、同一材質の基準用ケーブ
ルＫｒが着脱可能に接、読される。この基準用ケーブル
Ｋｒの先端はＩＣ４に接続することなく、常に開放状態
にしておく。この基準用ケーブルＫｒは、タイミング信
号の反射を利用して該ケーブルＫｒによる信号遅延時間
をめ、これにより測定用ケーブルに１〜Ｋｎの遅延時間
を等制約にめるためのものである。
第２図のテスタを用いたこの発明に係るスキューアジャ
スト法につき第３図乃至第５図を参照して次に説明する
。各図はマイクロコンピュータ１によって実行されるプ
ログラムのフローチャートを路用するものである。
スト法につき第３図乃至第５図を参照して次に説明する
。各図はマイクロコンピュータ１によって実行されるプ
ログラムのフローチャートを路用するものである。
第３図はドライバ間スキューアジャストのプログラムを
示すフローチャートである。
示すフローチャートである。
まず、ステップ５の「籾量設定」では、各ピン回路Ｐ、
〜Ｐｎ内の検査用リレー接点Ｒ１〜Ｒｎ をオフにして
測定用ケーブルに１〜Ｋｎを切離し、タイミング信号発
生回路２から各ピン回路Ｐ１〜Ｐｎ内のドライバＤ１〜
Ｊ）ｎに与えるべきタイミンク信号の発生タイミングを
示す所定値を初期設定する。
〜Ｐｎ内の検査用リレー接点Ｒ１〜Ｒｎ をオフにして
測定用ケーブルに１〜Ｋｎを切離し、タイミング信号発
生回路２から各ピン回路Ｐ１〜Ｐｎ内のドライバＤ１〜
Ｊ）ｎに与えるべきタイミンク信号の発生タイミングを
示す所定値を初期設定する。
次にステップ６では第１ピン（ピン回路Ｐ＋）を選択し
、接点Ｒ，−ｒ 、Ｒｒ−１をオンする。ステップ７で
はタイミンク信号発生回路２から上記選択したピンＰ１
ｉこ対応して上記初期設定されたタイミングでタイミン
グ信号を発生する。このタイミング信号はピンＰ、のト
ライバＤ、に与えられ、Ｊ −ｒ 、 Ｋｒ−１，、Ｒ
ｒ−１を介して基準用ピン回路ＰｒのコンパレータＣｒ
に至り、タイミング信号検出回路３まで伝達される。ス
テップ８では回路２から発生したタイミンク信号と回路
６で検出（受信）したタイミンク信号との時間差により
上記信号伝達経路（Ｄｌ、 Ｒ，、−ｒ 、 Ｋｒ−１
。
、接点Ｒ，−ｒ 、Ｒｒ−１をオンする。ステップ７で
はタイミンク信号発生回路２から上記選択したピンＰ１
ｉこ対応して上記初期設定されたタイミングでタイミン
グ信号を発生する。このタイミング信号はピンＰ、のト
ライバＤ、に与えられ、Ｊ −ｒ 、 Ｋｒ−１，、Ｒ
ｒ−１を介して基準用ピン回路ＰｒのコンパレータＣｒ
に至り、タイミング信号検出回路３まで伝達される。ス
テップ８では回路２から発生したタイミンク信号と回路
６で検出（受信）したタイミンク信号との時間差により
上記信号伝達経路（Ｄｌ、 Ｒ，、−ｒ 、 Ｋｒ−１
。
Ｒｒ−１，Ｃｒ）に５ける遅延時間を測定する。この遅
延時間測定は、実際は１回路２から６まで伝達時間遅、
１１を測定するのではなく、検出回路乙において検出基
準タイミングからの実際の信号受信タイミングのずれ時
間を測定（評価）することによって行う。ステップ９で
は第１ピンＰ１に関するこのずれ時間ＴＴ、１のデータ
をマイコン１内のメモリの所定番地にストアする。
延時間測定は、実際は１回路２から６まで伝達時間遅、
１１を測定するのではなく、検出回路乙において検出基
準タイミングからの実際の信号受信タイミングのずれ時
間を測定（評価）することによって行う。ステップ９で
は第１ピンＰ１に関するこのずれ時間ＴＴ、１のデータ
をマイコン１内のメモリの所定番地にストアする。
次にステップ１０では上記測定を行ったピン番号が最終
値ｎかを調べ、ＮＯならばステップ１１に進んでピン番
号を１増加し、そのピン番号に対応するアジャスト用リ
レー接点（例えばピンＰ２のときはＲ２−ｒ 、 Ｒｒ
−２）をオンし、イ也をオフとする。次に前記ステップ
７に戻り、前述と同じ処理をピン爵号を変えて実行する
。こうしてすべてのピン番号に関してステップ７〜９の
処理を実行し、各ピンＰ１〜Ｐｎに関してドライバＤ１
〜Ｄｎを経由したタイミング番号の検出基準タイミンク
からのず２１．時間ＴＤＩ〜ＴＤｎがマイコン１内のメ
モリにすべてストアされると、ステップ１０がＹＥＳと
なり、ステップ１２に進む。
値ｎかを調べ、ＮＯならばステップ１１に進んでピン番
号を１増加し、そのピン番号に対応するアジャスト用リ
レー接点（例えばピンＰ２のときはＲ２−ｒ 、 Ｒｒ
−２）をオンし、イ也をオフとする。次に前記ステップ
７に戻り、前述と同じ処理をピン爵号を変えて実行する
。こうしてすべてのピン番号に関してステップ７〜９の
処理を実行し、各ピンＰ１〜Ｐｎに関してドライバＤ１
〜Ｄｎを経由したタイミング番号の検出基準タイミンク
からのず２１．時間ＴＤＩ〜ＴＤｎがマイコン１内のメ
モリにすべてストアされると、ステップ１０がＹＥＳと
なり、ステップ１２に進む。
ステップ１２の「ピン間スキュー算出」においては、各
ピン間のスキューすなわち上記ずれ時間ＴＤ］、＝Ｔｎ
ｎの差を算出する。この算出法は、−例としてＴＤ１〜
Ｔ’ｎｎのうち最大値吉最小値の差をめる。ステップ１
６では算出された遅延時間差が所定の許容誤差（例えば
０．８ ｎｓ ） 以下であるかを調べ、Ｎｏならばス
テップ１４に進む。ステップ１４では、上記ＴＤ１〜Ｔ
Ｄｎが最大値又は最小値のピンに関してそのタイミンク
信号の発生タイミングをずらすための補正値をセットす
る。
ピン間のスキューすなわち上記ずれ時間ＴＤ］、＝Ｔｎ
ｎの差を算出する。この算出法は、−例としてＴＤ１〜
Ｔ’ｎｎのうち最大値吉最小値の差をめる。ステップ１
６では算出された遅延時間差が所定の許容誤差（例えば
０．８ ｎｓ ） 以下であるかを調べ、Ｎｏならばス
テップ１４に進む。ステップ１４では、上記ＴＤ１〜Ｔ
Ｄｎが最大値又は最小値のピンに関してそのタイミンク
信号の発生タイミングをずらすための補正値をセットす
る。
次にステップ６に戻り、前述と同様の処理を繰返す。な
お、その際、ステップ７におけるタイミンク信号発生タ
イミンクは初期設定さイｔた所定値を上記ステップ１４
でナノ１−シた補正値によって補正したものに基き設定
さ７″１．る。こうして、検出回路乙における検出基準
タイミングを動かすことなく、発生回路２における発生
タイミンクを動かすことにより所望のピンのすれ時間Ｔ
ｎｌ”ＪＤｎを調整できる。こうして、ステップ１６の
判定がＹＥＳ（！：なるまで」二連の処理を繰返す。各
ピンのドライバ間のスキュー（ず孔時間ＴＤ１〜ＴＤｎ
の差）が所定許容誤差内に納まったときステ・ノブ１６
がＹ ＩＤ Ｓとなり、このトライバ間スキューアジャ
ストプロクラムを終了する。このとき、マイコン１内の
メモリには各ピンのドライバ間のスキューが零（許容誤
差内）になるように調整したタイミング信号発生タイミ
ング補正値が各ピン毎にストアされている。ＩＣテスト
時においてタイミング信号発生回路２はこの補正値に従
って各ピン毎に補正した（オフセットした）タイミンク
でタイミング信号を発生し、各ピンのドライノく間のス
キューが見かけ上零であるようにすることができる。
お、その際、ステップ７におけるタイミンク信号発生タ
イミンクは初期設定さイｔた所定値を上記ステップ１４
でナノ１−シた補正値によって補正したものに基き設定
さ７″１．る。こうして、検出回路乙における検出基準
タイミングを動かすことなく、発生回路２における発生
タイミンクを動かすことにより所望のピンのすれ時間Ｔ
ｎｌ”ＪＤｎを調整できる。こうして、ステップ１６の
判定がＹＥＳ（！：なるまで」二連の処理を繰返す。各
ピンのドライバ間のスキュー（ず孔時間ＴＤ１〜ＴＤｎ
の差）が所定許容誤差内に納まったときステ・ノブ１６
がＹ ＩＤ Ｓとなり、このトライバ間スキューアジャ
ストプロクラムを終了する。このとき、マイコン１内の
メモリには各ピンのドライバ間のスキューが零（許容誤
差内）になるように調整したタイミング信号発生タイミ
ング補正値が各ピン毎にストアされている。ＩＣテスト
時においてタイミング信号発生回路２はこの補正値に従
って各ピン毎に補正した（オフセットした）タイミンク
でタイミング信号を発生し、各ピンのドライノく間のス
キューが見かけ上零であるようにすることができる。
因みに、コンパレータＣｒは各ピン共通であり、接続ケ
ーブルＫ ｒ−１〜Ｋ ｒ −ｎは同質であるため、上
述のようにしてめたずれ時間ＴＤ１〜ＴＤｎは各ピンの
ドライバＤ、〜Ｄ０による信号遅れ時間のみに対応した
ものとなり、上述のようなドライバ間スキューアジャス
トが可能なのである。
ーブルＫ ｒ−１〜Ｋ ｒ −ｎは同質であるため、上
述のようにしてめたずれ時間ＴＤ１〜ＴＤｎは各ピンの
ドライバＤ、〜Ｄ０による信号遅れ時間のみに対応した
ものとなり、上述のようなドライバ間スキューアジャス
トが可能なのである。
第４図は基準用ケーブルＫｒによる信号遅延時間を測定
するためのプログラムを示すフローチャートである。こ
の基準用ケーブルＫｒの遅延時間測定によって、各測定
用ケーブルに１〜Ｋｎ による遅延時間を等測的に測定
することができる。
するためのプログラムを示すフローチャートである。こ
の基準用ケーブルＫｒの遅延時間測定によって、各測定
用ケーブルに１〜Ｋｎ による遅延時間を等測的に測定
することができる。
まず動作条件設定ステップ１５では、リレー接点Ｒｒを
オフにしてケーブルＫｒをピンＰｒから切離ｔ（勿論、
他のリレー接点も通常オフである）。
オフにしてケーブルＫｒをピンＰｒから切離ｔ（勿論、
他のリレー接点も通常オフである）。
次のステップ１６では、タイミンク信号発生回路２から
基準用ピンＰｒのドライバＤｒに対してタイミンク信号
を発生し、ドライバＤｒ及びコンパレータＣｒを介して
該タイミンク信号をタイミンク信号検出回路６に伝達す
る。ステップ１７゜１８では、回路２によるタイミンク
信号発生時から回路６によるタイミンク信号検出時まで
の遅延時間Ｔｒ１をめ、マイコン１内のメモリに記憶す
る。ステップ１７におけるＴｒｌの測定は、実際には、
前述と同様、検出回路６における受信タイミングの評価
によって行う。
基準用ピンＰｒのドライバＤｒに対してタイミンク信号
を発生し、ドライバＤｒ及びコンパレータＣｒを介して
該タイミンク信号をタイミンク信号検出回路６に伝達す
る。ステップ１７゜１８では、回路２によるタイミンク
信号発生時から回路６によるタイミンク信号検出時まで
の遅延時間Ｔｒ１をめ、マイコン１内のメモリに記憶す
る。ステップ１７におけるＴｒｌの測定は、実際には、
前述と同様、検出回路６における受信タイミングの評価
によって行う。
次のステップ１９では、リレー接点Ｒｒをオンにしてケ
ーブルＫｒをピンＰｒに接続する。そして、ステップ２
０〜２２で上記ステップ１６〜１８と同じ処理を行う。
ーブルＫｒをピンＰｒに接続する。そして、ステップ２
０〜２２で上記ステップ１６〜１８と同じ処理を行う。
このときケーブルに「が接続されているので、回路２か
ら発生されたタイミング信号はドライバＤｒ、接点Ｒｒ
、ケーブルＫｒを介して該ケーブルＫｒの開放端まで伝
達し、そこで反射してケーブルＫｒを戻り、接点Ｒｒ、
コンパレータＣｒを介して回路６に与えられる。従って
、ケーブルＫｒを接続した状態での遅延時間Ｔｒ２が測
定され、メモリにストアされる。
ら発生されたタイミング信号はドライバＤｒ、接点Ｒｒ
、ケーブルＫｒを介して該ケーブルＫｒの開放端まで伝
達し、そこで反射してケーブルＫｒを戻り、接点Ｒｒ、
コンパレータＣｒを介して回路６に与えられる。従って
、ケーブルＫｒを接続した状態での遅延時間Ｔｒ２が測
定され、メモリにストアされる。
ステップ２３では遅延時間Ｔ’ｒｌとＴｒ２の差を算出
し、ケーブルＫｒ単独による遅延時間Ｔｋ＝Ｔｒ２ Ｔ
ｒｌをめ、ステ′ノフ０２４で（まこのＴｋをメモリに
ストアする。この遅延時間Ｔｋは各測定用ケーブルに１
〜Ｋｎｌこよる遅延時間と等価である。
し、ケーブルＫｒ単独による遅延時間Ｔｋ＝Ｔｒ２ Ｔ
ｒｌをめ、ステ′ノフ０２４で（まこのＴｋをメモリに
ストアする。この遅延時間Ｔｋは各測定用ケーブルに１
〜Ｋｎｌこよる遅延時間と等価である。
第５図はコンパレータ間スキューアジャストのプログラ
ム例を示すもので、第３図とほぼ同様の手順でオートス
キューアジャストが実行される。
ム例を示すもので、第３図とほぼ同様の手順でオートス
キューアジャストが実行される。
すなわちステップ２５〜３４は第３図のステップ５〜１
４に対応しており、はぼ同様の処理を夫々 。
４に対応しており、はぼ同様の処理を夫々 。
実行する。異なる点について説明すると、ステ・ンプ２
５の「初期設定」においては、タイミング信号検出回路
６ζこおいて各ピンＰ１〜ＰｏのコンパレータＣ１〜Ｃ
ｎから与えられるタイミング信号の受入時点を検出する
ための基準となる検出基準タイミングを初期設定する。
５の「初期設定」においては、タイミング信号検出回路
６ζこおいて各ピンＰ１〜ＰｏのコンパレータＣ１〜Ｃ
ｎから与えられるタイミング信号の受入時点を検出する
ための基準となる検出基準タイミングを初期設定する。
ステップ６４の「検出タイミンク補正値セット」の処理
では、特定のピンに関して上記検出基準タイミンクをず
らすための補正値をメモリにセットする。この補正値に
従って上記初期設定された検出基準タイミングをすらす
。ステップ２８の「タイミング検出」の処理では上記補
正値によってずらされた検出基準タイミンクを一甚準に
して実際の信号検出タイミンクのずれ時間Ｔｃ１〜’Ｉ
”ｃｎ を各ピン毎にめる゛。ステップ２７の「タイミ
ンク信号送出」の処理では、所定の発生タイミングで基
準用ピンＰｒのドライバＤｒに対してタイミンク信号発
生回路２からタイミング信号を与える。このタイミング
信号は選択さｎたピン番号に対応するアジャスト用リレ
ー接点及びケーブル及びコンパレーク（例えばＰｌのと
きは凡ｒ−１、Ｋｒ−１、Ｊ−ｔ、Ｃ，）を介してタイ
ミング信号検出回路６に与えられ、ステップ２８の処理
により上述のように実際のタイミング信号検出タイミン
グの検出基準タイミングに対するずれ時間ＴＣ１〜Ｔｃ
ｎが各ピン毎に検出される。
では、特定のピンに関して上記検出基準タイミンクをず
らすための補正値をメモリにセットする。この補正値に
従って上記初期設定された検出基準タイミングをすらす
。ステップ２８の「タイミング検出」の処理では上記補
正値によってずらされた検出基準タイミンクを一甚準に
して実際の信号検出タイミンクのずれ時間Ｔｃ１〜’Ｉ
”ｃｎ を各ピン毎にめる゛。ステップ２７の「タイミ
ンク信号送出」の処理では、所定の発生タイミングで基
準用ピンＰｒのドライバＤｒに対してタイミンク信号発
生回路２からタイミング信号を与える。このタイミング
信号は選択さｎたピン番号に対応するアジャスト用リレ
ー接点及びケーブル及びコンパレーク（例えばＰｌのと
きは凡ｒ−１、Ｋｒ−１、Ｊ−ｔ、Ｃ，）を介してタイ
ミング信号検出回路６に与えられ、ステップ２８の処理
により上述のように実際のタイミング信号検出タイミン
グの検出基準タイミングに対するずれ時間ＴＣ１〜Ｔｃ
ｎが各ピン毎に検出される。
このずれ時間ＴＣＩ〜Ｔｃｎ は各ピンＰ、〜Ｐ。
のコンパレークＣ１〜Ｃｎによる信号遅れ時間に正確に
対応している。何故なら、ドライバ］）ｒは全ピン共通
であり、接続ケーブルＫｒ−１〜Ｋｒ−−ｎも同質であ
るから、純粋にコンパレータＣ３〜Ｃｎのみζこよる遅
れ時間に対応してずれ時間Ｔｅｌ〜Ｔｃｎが測定さ７す
る。従って、このずれ時間Ｔｃ１〜Ｔｃｎの各ピン間の
差が所定の誤差範囲内（例えば０．８０Ｓ以下）古なる
ように調整すイｔば、各コンパレーク間のスキューが見
かけ上塔になるように調整することができる。ＩＣテス
ト時においては、タイミング信号検出回路６における検
出基準タイミングを前記ステップ６４でめた補正値に従
って補正したものとし、このように各ピン毎に補正さｎ
た（オフセットされた）基準タイミングを基準にしてタ
イミングの検出を行う。
対応している。何故なら、ドライバ］）ｒは全ピン共通
であり、接続ケーブルＫｒ−１〜Ｋｒ−−ｎも同質であ
るから、純粋にコンパレータＣ３〜Ｃｎのみζこよる遅
れ時間に対応してずれ時間Ｔｅｌ〜Ｔｃｎが測定さ７す
る。従って、このずれ時間Ｔｃ１〜Ｔｃｎの各ピン間の
差が所定の誤差範囲内（例えば０．８０Ｓ以下）古なる
ように調整すイｔば、各コンパレーク間のスキューが見
かけ上塔になるように調整することができる。ＩＣテス
ト時においては、タイミング信号検出回路６における検
出基準タイミングを前記ステップ６４でめた補正値に従
って補正したものとし、このように各ピン毎に補正さｎ
た（オフセットされた）基準タイミングを基準にしてタ
イミングの検出を行う。
以上のようにして、第３図、第５図の処理に基き、各ピ
ンＰ、〜Ｐｎのドライバ間スキューとコンパレータ間ス
キューはタイミンク信号の発生タイミングと検出基準タ
イミンクを各ピン毎に所定量オフセット（アジャスト）
することにより見かけ上塔にすることができる。更にＴ
Ｃテスト時には、第４図の処理でめたケーブルによる遅
延時間′ｒｋをオフセットデータとして用い７″Ｌばよ
い。例えば、第１ピンＰ１からタイミンク信号を出して
被測定ＩＣ４を介して第１ピンＰ１に戻ってきた該タイ
ミング信号を検出することによりＩＣ４のテストを行う
場合、予測される正常−な■Ｃ内遅延時間がＴｔである
とすると、Ｔｔ十Ｔｋたけ前記アジャストさイｔだ検出
基準タイミングを遅延させ、そのタイミングでタイミン
グ信号の右側をタイミング信号検出回路乙においてチェ
ックすればよい。
ンＰ、〜Ｐｎのドライバ間スキューとコンパレータ間ス
キューはタイミンク信号の発生タイミングと検出基準タ
イミンクを各ピン毎に所定量オフセット（アジャスト）
することにより見かけ上塔にすることができる。更にＴ
Ｃテスト時には、第４図の処理でめたケーブルによる遅
延時間′ｒｋをオフセットデータとして用い７″Ｌばよ
い。例えば、第１ピンＰ１からタイミンク信号を出して
被測定ＩＣ４を介して第１ピンＰ１に戻ってきた該タイ
ミング信号を検出することによりＩＣ４のテストを行う
場合、予測される正常−な■Ｃ内遅延時間がＴｔである
とすると、Ｔｔ十Ｔｋたけ前記アジャストさイｔだ検出
基準タイミングを遅延させ、そのタイミングでタイミン
グ信号の右側をタイミング信号検出回路乙においてチェ
ックすればよい。
なお、測定用ケーブルに１〜Ｋｎの遅延時間の等測的測
定法は、基準ケーブルＫｒの一端を開放して反射を利用
する方法に限られるものではなく、第６図に示すように
Ｋｒと同じ２本の基準ケーブルＫｒ２ 、Ｋｒｂを直列
に接続してその両端をリレー接点Ｒｒａ 、Ｒｒｂに接
続して閉回路としたものでもよく、タイミング信号の遅
延時間を測定する上では全く同じことである。（この場
合１１ｒｃはオフ） 尚、上記実施例では、第４図に示すようなプログラムに
従ってマイコン１によって自動的にシーケンシャルζこ
基準用ケーブルＫｒの遅延時間Ｔｋの測定が行われるよ
うになっているが、これに限らず手動スイッチ操作（接
点Ｒｒの切換えなど）あるいはケーブルＫｒの手動着脱
等手動操作を介在させて行うようにしてもよい。
定法は、基準ケーブルＫｒの一端を開放して反射を利用
する方法に限られるものではなく、第６図に示すように
Ｋｒと同じ２本の基準ケーブルＫｒ２ 、Ｋｒｂを直列
に接続してその両端をリレー接点Ｒｒａ 、Ｒｒｂに接
続して閉回路としたものでもよく、タイミング信号の遅
延時間を測定する上では全く同じことである。（この場
合１１ｒｃはオフ） 尚、上記実施例では、第４図に示すようなプログラムに
従ってマイコン１によって自動的にシーケンシャルζこ
基準用ケーブルＫｒの遅延時間Ｔｋの測定が行われるよ
うになっているが、これに限らず手動スイッチ操作（接
点Ｒｒの切換えなど）あるいはケーブルＫｒの手動着脱
等手動操作を介在させて行うようにしてもよい。
発明の詳細
な説明したようにこの発明によオｔば、測定用ケーブル
と同一の長さの基準ケーブルを用いて測定用ケーブルを
用いることなくタイミング信号の測定ケーブルによる遅
延時間をめるようにしたので、被測定ＩＣをＩＣテスク
に実装し１こままＩＣテスクのスキューアジャストが可
能であり、また、測定用ケーブルのケーブル長が変化し
た場合にもそれに合わせて基準ケーブルの長さを変更す
ればよいため、ウエハプローバ、ハンドラ等での使用も
可能となる。
と同一の長さの基準ケーブルを用いて測定用ケーブルを
用いることなくタイミング信号の測定ケーブルによる遅
延時間をめるようにしたので、被測定ＩＣをＩＣテスク
に実装し１こままＩＣテスクのスキューアジャストが可
能であり、また、測定用ケーブルのケーブル長が変化し
た場合にもそれに合わせて基準ケーブルの長さを変更す
ればよいため、ウエハプローバ、ハンドラ等での使用も
可能となる。
第１図は従来の集積回路用テスタの一例を示す電気的ブ
ロック図、第２図はこの発明の集積回路用デスクの一実
施例を示す電気的ブロック図、第３図乃至第５図は同実
施例のマイクロコンピュータ部の制御に基き実行さ／１
１．る３つのスキューアジヤスｌ−、ｄ能の手順を例示
するもので、第３図は１〜ライハ間スキューアジャスト
のプロクラムを示すフローチャート、第４図は基準用ケ
ーブルの遅延時間をめるプログラムのフローチャー１・
、窮５図はコンパレーク間スキューアシヤストブロクラ
ムのフローチャー１・、第６図は基準用ケーブルの遅延
時間をめるための構成の変更例を変更部分のみに抽出し
て示す電気的ブロック図、である。 １・・・マイクロコンピュータ、２・・タイミング信号
発生回路、６・・タイミング信号検出回路、４・・被測
定集積回路、Ｋ１〜Ｋｎ・・・測定用ケーブル、Ｐ１〜
Ｐ、・・・ピン回路、Ｒ１−Ｒｎ・・測定用リレー接点
、凡、 −ｒ ＋−Ｒｎ −ｒ 、、 Ｒｒ−１〜Ｈ＋
ｒ−ｎ 。 Ｒ，ｒ 、 Ｒｒａ 、 Ｒｒｂ 、 Ｉ（Ｉｒｃ−ア
ジャスト用リレー接点、ｌ）Ｉ〜１）。・・測定用出力
回路（ドライバ）、０１〜Ｃｎ・・測定用入力回路（コ
ンパレータ）、Ｄｒ・、基準用出力回路（ドライバ）、
Ｃｒ・・・基準用入力回ｇ（］７パレータ）、Ｋｒ 、
Ｋｒａ 、Ｋｒｂ・−・基準用ケーブル、Ｋ ｒ−１〜
Ｋｒ−ｎ・・・接続用ケーブル。 出願人 日立電子エンジニアリンク株式会社代理人 飯
塚 戎 仁 第３図 第４図 第５図 第６図
ロック図、第２図はこの発明の集積回路用デスクの一実
施例を示す電気的ブロック図、第３図乃至第５図は同実
施例のマイクロコンピュータ部の制御に基き実行さ／１
１．る３つのスキューアジヤスｌ−、ｄ能の手順を例示
するもので、第３図は１〜ライハ間スキューアジャスト
のプロクラムを示すフローチャート、第４図は基準用ケ
ーブルの遅延時間をめるプログラムのフローチャー１・
、窮５図はコンパレーク間スキューアシヤストブロクラ
ムのフローチャー１・、第６図は基準用ケーブルの遅延
時間をめるための構成の変更例を変更部分のみに抽出し
て示す電気的ブロック図、である。 １・・・マイクロコンピュータ、２・・タイミング信号
発生回路、６・・タイミング信号検出回路、４・・被測
定集積回路、Ｋ１〜Ｋｎ・・・測定用ケーブル、Ｐ１〜
Ｐ、・・・ピン回路、Ｒ１−Ｒｎ・・測定用リレー接点
、凡、 −ｒ ＋−Ｒｎ −ｒ 、、 Ｒｒ−１〜Ｈ＋
ｒ−ｎ 。 Ｒ，ｒ 、 Ｒｒａ 、 Ｒｒｂ 、 Ｉ（Ｉｒｃ−ア
ジャスト用リレー接点、ｌ）Ｉ〜１）。・・測定用出力
回路（ドライバ）、０１〜Ｃｎ・・測定用入力回路（コ
ンパレータ）、Ｄｒ・、基準用出力回路（ドライバ）、
Ｃｒ・・・基準用入力回ｇ（］７パレータ）、Ｋｒ 、
Ｋｒａ 、Ｋｒｂ・−・基準用ケーブル、Ｋ ｒ−１〜
Ｋｒ−ｎ・・・接続用ケーブル。 出願人 日立電子エンジニアリンク株式会社代理人 飯
塚 戎 仁 第３図 第４図 第５図 第６図
Claims (1)
- 【特許請求の範囲】 １、被測定集積回路の動作タイミングを検査するための
タイミンク信号を発生するタイミング信号発生回路と、
前記集積回路を経由した前記タイミング信号を受信し、
その受信タイミングを評価するタイミンク信号検出回路
と、前記タイミング信号発生回路からのタイミング信号
を受入して測定用ケーブルを介して前記集積回路に出力
するための測定用出力回路と、前記集積回路から戻され
た前記タイミング信号を測定用ケーブルを介して受入し
て前記タイミング信号検出回路に与・えるための測定用
入力回路とを具える集積回路用テスタにおいて、前記測
定用ケーブルと同一寸法の基準用ケーブルと、前記タイ
ミング信号発生回路からのタイミング信号を受入して前
記基準用ケーブルに供給するための基準用出力回路と、
前記基準用ケーブルから戻された前記タイミンク信号を
受入して前記タイミング信号検出回路に与えるための基
準用入力回路と、前記タイミンク信号検出回路における
前記基準用入力回路からの信号受信タイミングの評価に
基き前記基準用ケーブルによる信号遅延時間を測定する
制御手段とを具え、測定した遅延時間を等価的に前記測
定用ケーブルによる信号遅延時間として利用するように
したことを特徴とする集積回路用テスク。 ２６ 前記基準用ケーブルは、一端が前記基準用出力回
路と基準用入力回路に接続さｎ１他端が開放された一本
のケーブルから成るものである特許請求の範囲第１項記
載の集積回路用テスタ。 ３ 前記基準用ケーブルは、前記測定用ケーブルと同一
寸法の２本のケーブルから成り、一方のケーブルの一端
が前記基準用出力回路に接続され、その他端が他方のケ
ーブルの一端ｈＬ接続され、該他方のケーブルの他端が
前記基準用入力回路に接続されるようにした特許請求の
範囲第１項記載の集積回路用テスタ。 ４ 前記制御手段は、前記基準用ケーブルを前記基準用
出力回路及び入力回路から電気的に切離し。 該出力回路の出力を該入力回路に直接加えて前記タイミ
ンク信号検出回路による受信タイミンクの評価を行わせ
る第１の手段と、前記基準用ケーブルと前記基準用出力
回路及び入力回路を電気的に接続した状態で前記タイミ
ング信号検出回路による受信タイミンクの評価ｆ６わせ
る第２の手段と、前記第１の手段と第２の手段で評価さ
ｎた受信タイミングの相違に基き前記基準用ケーブルに
よる信号遅延時間をめる礪３の手段とを具えるものであ
る特許請求の範囲４１項乃至第３項記載の集４責回路用
テスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59007040A JPS60151568A (ja) | 1984-01-20 | 1984-01-20 | 集積回路用テスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59007040A JPS60151568A (ja) | 1984-01-20 | 1984-01-20 | 集積回路用テスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60151568A true JPS60151568A (ja) | 1985-08-09 |
| JPH0340835B2 JPH0340835B2 (ja) | 1991-06-20 |
Family
ID=11654930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59007040A Granted JPS60151568A (ja) | 1984-01-20 | 1984-01-20 | 集積回路用テスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60151568A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6441875A (en) * | 1987-08-10 | 1989-02-14 | Nippon Telegraph & Telephone | Ic tester |
| JPS6484167A (en) * | 1987-09-28 | 1989-03-29 | Yokogawa Electric Corp | Timing adjusting method |
| JPH0187271U (ja) * | 1987-11-30 | 1989-06-08 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384787A (en) * | 1976-12-29 | 1978-07-26 | Fujitsu Ltd | Calibrating method of delay time measuring apparatus |
-
1984
- 1984-01-20 JP JP59007040A patent/JPS60151568A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384787A (en) * | 1976-12-29 | 1978-07-26 | Fujitsu Ltd | Calibrating method of delay time measuring apparatus |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6441875A (en) * | 1987-08-10 | 1989-02-14 | Nippon Telegraph & Telephone | Ic tester |
| JPS6484167A (en) * | 1987-09-28 | 1989-03-29 | Yokogawa Electric Corp | Timing adjusting method |
| JPH0187271U (ja) * | 1987-11-30 | 1989-06-08 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0340835B2 (ja) | 1991-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6556934B2 (en) | Timing calibration method and semiconductor device testing apparatus having timing calibration function | |
| US6051979A (en) | System and method for detecting shorts, opens and connected pins on a printed circuit board using automatic test equipment | |
| US6298465B1 (en) | Skew calibration means and a method of skew calibration | |
| US5703489A (en) | Timing calibration circuit and method for test signals | |
| US6417682B1 (en) | Semiconductor device testing apparatus and its calibration method | |
| US6784684B2 (en) | Testing apparatus including testing board having wirings connected to common point and method of testing semiconductor device by composing signals | |
| US11162990B2 (en) | Calibration arrangement and method for deriving a resistance of a resistor | |
| JP2004515788A (ja) | 差動動作のためのシングル・エンド・チャネルの較正 | |
| US8179154B2 (en) | Device, test apparatus and test method | |
| US5256964A (en) | Tester calibration verification device | |
| US5471145A (en) | Calibrating transition dependent timing errors in automatic test equipment using a precise pulse width generator | |
| JPS60151568A (ja) | 集積回路用テスタ | |
| KR101123826B1 (ko) | 시험 장치 및 전송 장치 | |
| US20070101219A1 (en) | Semiconductor testing apparatus and method of calibrating the same | |
| US5058087A (en) | Process for determining the electrical duration of signal paths | |
| KR101013829B1 (ko) | 반도체 시험 장치 | |
| US6124724A (en) | Method of increasing AC testing accuracy through linear extrapolation | |
| JPS5882346A (ja) | 電子テスト装置内に於けるピンエレクトロニクスインタ−フエ−ス回路の自動補正 | |
| JP2816705B2 (ja) | Ｉｃ試験装置 | |
| JPH09318693A (ja) | 半導体装置の試験方法 | |
| JPH06324114A (ja) | テスタの自動校正の精度を改良するための方法 | |
| JPH0736300Y2 (ja) | タイミング校正装置 | |
| JPH06281704A (ja) | タイミング校正装置 | |
| JPH06180350A (ja) | 半導体装置の試験装置及びその評価用ボード | |
| JP2000137056A (ja) | デスキュー回路 |