JPH0340835B2 - - Google Patents
Info
- Publication number
- JPH0340835B2 JPH0340835B2 JP59007040A JP704084A JPH0340835B2 JP H0340835 B2 JPH0340835 B2 JP H0340835B2 JP 59007040 A JP59007040 A JP 59007040A JP 704084 A JP704084 A JP 704084A JP H0340835 B2 JPH0340835 B2 JP H0340835B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- cable
- timing signal
- timing
- measurement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005259 measurement Methods 0.000 claims description 60
- 238000001514 detection method Methods 0.000 claims description 41
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 23
- 238000012360 testing method Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 description 24
- 238000012937 correction Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】技術分野
この発明は各種の集積回路（以下ICと略称す
る）において入出力ピン間の信号伝達状態を検査
するためのテスタに関し、特に一般にスキイーア
ジヤスト又はタイミングキヤリブレーシヨンとい
われる該テスタの調整機能を行うための改良を具
備したテスタに関する。従来技術 第１図は従来のICテスタの電気的ブロツク構
成を略示するもので、被測定IC４の所望の入出
力ピンに測定用ケーブルK1〜Koを接続した状態
を示している。
る）において入出力ピン間の信号伝達状態を検査
するためのテスタに関し、特に一般にスキイーア
ジヤスト又はタイミングキヤリブレーシヨンとい
われる該テスタの調整機能を行うための改良を具
備したテスタに関する。従来技術 第１図は従来のICテスタの電気的ブロツク構
成を略示するもので、被測定IC４の所望の入出
力ピンに測定用ケーブルK1〜Koを接続した状態
を示している。
一般に、ICテスタのスキユーアジヤストとは
ICテスタ内の各部のタイミング信号伝達時間遅
れを見かけ上零に調整することを意味するが、通
常次の３つの調整機能に分けて実施されている。
ICテスタ内の各部のタイミング信号伝達時間遅
れを見かけ上零に調整することを意味するが、通
常次の３つの調整機能に分けて実施されている。
(1) 被測定IC４の動作タイミングを測定するた
めのタイミング信号を発生するタイミング信号
発生回路２から各ピン回路P1〜Pnの出力回路
（ドライバ）D1〜Dnまでの経路の該タイミング
信号の遅延時間に関する各ピン回路P1〜Pn間
の誤差を調整するフキユーアジヤスト（以下こ
の部分のスキユーアジヤストを「ドライバ間ス
キユーアジヤスト」と略記する）。
めのタイミング信号を発生するタイミング信号
発生回路２から各ピン回路P1〜Pnの出力回路
（ドライバ）D1〜Dnまでの経路の該タイミング
信号の遅延時間に関する各ピン回路P1〜Pn間
の誤差を調整するフキユーアジヤスト（以下こ
の部分のスキユーアジヤストを「ドライバ間ス
キユーアジヤスト」と略記する）。
(2) 各ピン回路P1〜Pn内の入力回路（所定レベ
ル以上の入力に応答して出力を生じるコンパレ
ータ）C1〜Cnからタイミング信号検出回路３
までの経路のタイミング信号の遅延時間に関す
る各ピン回路P1〜Pn間の誤差を調整するスキ
ユーアジヤスト（以下この部分のスキユーアジ
ヤストを「コンパレータ間スキユーアジヤス
ト」と略記する）。
ル以上の入力に応答して出力を生じるコンパレ
ータ）C1〜Cnからタイミング信号検出回路３
までの経路のタイミング信号の遅延時間に関す
る各ピン回路P1〜Pn間の誤差を調整するスキ
ユーアジヤスト（以下この部分のスキユーアジ
ヤストを「コンパレータ間スキユーアジヤス
ト」と略記する）。
(3) 各ピン回路P1〜Pnのピンに夫々接続された
測定用ケーブルK1〜Knによるタイミング信号
の遅延時間に関する調整。
測定用ケーブルK1〜Knによるタイミング信号
の遅延時間に関する調整。
ICテスタのスキユーアジヤスト方法は、通常、
上記(1)、(2)のスキユーアジヤストにより各ピン回
路（以下単にピンと略記する）P1〜Pn間のタイ
ミング信号の遅延時間の誤差を無くした上で、タ
イミング信号発生回路２から各ピンP1〜Pnのド
ライバD1〜Dnまでの経路のタイミング信号の遅
延時間と、各ピンP1〜PnのコンパレータC1〜Cn
からタイミング信号検出回路３までの経路のタイ
ミング信号の遅延時間と、上記(3)で求めた測定用
ケーブルの遅延時間とを加え合わせ、ICテスタ
全体の遅延時間を求め、この遅延時間を見かけ上
零とするようなオフセツトの設定を行う等の方法
がなされてきた。
上記(1)、(2)のスキユーアジヤストにより各ピン回
路（以下単にピンと略記する）P1〜Pn間のタイ
ミング信号の遅延時間の誤差を無くした上で、タ
イミング信号発生回路２から各ピンP1〜Pnのド
ライバD1〜Dnまでの経路のタイミング信号の遅
延時間と、各ピンP1〜PnのコンパレータC1〜Cn
からタイミング信号検出回路３までの経路のタイ
ミング信号の遅延時間と、上記(3)で求めた測定用
ケーブルの遅延時間とを加え合わせ、ICテスタ
全体の遅延時間を求め、この遅延時間を見かけ上
零とするようなオフセツトの設定を行う等の方法
がなされてきた。
このうち、上記(3)の測定用ケーブルK1〜Knの
遅延時間の補正は従来次の２通りの補正方法が行
われてきた。即ち、 (A) 各測定用ケーブルK1〜Knの遅延時間を予め
測定し、ICテスタ全体の動作を制御するマイ
コン１のROM等に補正値を記憶させておく方
法。
遅延時間の補正は従来次の２通りの補正方法が行
われてきた。即ち、 (A) 各測定用ケーブルK1〜Knの遅延時間を予め
測定し、ICテスタ全体の動作を制御するマイ
コン１のROM等に補正値を記憶させておく方
法。
(B) 各測定用ケーブルK1〜Knの被測定IC４側の
端子を該IC４から切り離し、測定用ケーブル
K1〜Knの先端をオープン状態として該測定用
ケーブルK1〜Knにタイミング信号を入力さ
せ、測定用ケーブルK1〜Knの開放端での該タ
イミング信号の反射を利用して測定用ケーブル
K1〜Knの遅延時間を求めて補正する方法。
端子を該IC４から切り離し、測定用ケーブル
K1〜Knの先端をオープン状態として該測定用
ケーブルK1〜Knにタイミング信号を入力さ
せ、測定用ケーブルK1〜Knの開放端での該タ
イミング信号の反射を利用して測定用ケーブル
K1〜Knの遅延時間を求めて補正する方法。
の２通りの補正方法が行われて来た。
しかし、このうち(A)の方法には、ウエハプロー
バやハンドラ一等を用いて被測定IC４を測定す
る場合のようにICテスタと被測定IC４との接続
方法を変便したときには、測定用ケーブルK1〜
Knの長さが全体として変化するため、この長さ
の変化による遅延時間の変化を測定できないとい
う欠点があり、(B)の方法には、被測定IC４や図
示しない周辺部品を実装した状態での測定が困難
である（インピーダンスの変化によつて十分な反
射が得られなくなるため）という欠点があつた。発明の目的 この発明は上述した従来のICテスタにおける
スキユーアジヤスト機能（特に上記(3)の測定用ケ
ーブル遅れ時間の補正）の欠点を解消するために
なされたもので、被測定ICを実装した状態での
スキユーアジヤストが可能で、かつ測定用ケーブ
ルの長さが変化した場合にもスキユーアジヤスト
の可能な集積回路用テスタを提供することを目的
とする。発明の概要 この発明に係る集積回路用テスタは、集積回路
の動作タイミングを検査するためのタイミング信
号を発生するタイミング信号発生回路と、前記集
積回路を経由した前記タイミング信号を受信し、
その受信タイミングを評価するタイミング信号検
出回路と、前記タイミング信号発生回路からのタ
イミング信号を受入して測定用ケーブルを介して
前記集積回路に出力するための測定出力回路、及
び前記集積回路から戻された前記タイミング信号
を測定用ケーブルを介して受入して前記タイミン
グ信号検出回路に与えるための測定用入力回路を
有する複数の測定用入出力回路部とを具える集積
回路用テスタにおいて、次の各構成要件を具備す
ることを特徴とするものである。
バやハンドラ一等を用いて被測定IC４を測定す
る場合のようにICテスタと被測定IC４との接続
方法を変便したときには、測定用ケーブルK1〜
Knの長さが全体として変化するため、この長さ
の変化による遅延時間の変化を測定できないとい
う欠点があり、(B)の方法には、被測定IC４や図
示しない周辺部品を実装した状態での測定が困難
である（インピーダンスの変化によつて十分な反
射が得られなくなるため）という欠点があつた。発明の目的 この発明は上述した従来のICテスタにおける
スキユーアジヤスト機能（特に上記(3)の測定用ケ
ーブル遅れ時間の補正）の欠点を解消するために
なされたもので、被測定ICを実装した状態での
スキユーアジヤストが可能で、かつ測定用ケーブ
ルの長さが変化した場合にもスキユーアジヤスト
の可能な集積回路用テスタを提供することを目的
とする。発明の概要 この発明に係る集積回路用テスタは、集積回路
の動作タイミングを検査するためのタイミング信
号を発生するタイミング信号発生回路と、前記集
積回路を経由した前記タイミング信号を受信し、
その受信タイミングを評価するタイミング信号検
出回路と、前記タイミング信号発生回路からのタ
イミング信号を受入して測定用ケーブルを介して
前記集積回路に出力するための測定出力回路、及
び前記集積回路から戻された前記タイミング信号
を測定用ケーブルを介して受入して前記タイミン
グ信号検出回路に与えるための測定用入力回路を
有する複数の測定用入出力回路部とを具える集積
回路用テスタにおいて、次の各構成要件を具備す
ることを特徴とするものである。
前記測定用ケーブルと同一寸法の基準用ケーブ
ル。
ル。
それぞれ同一寸法の前記各測定用入出力回路部
毎の接続用ケーブル。
毎の接続用ケーブル。
前記基準用ケーブル及び接続用ケーブルを選択
的に接続することが可能であり、前記タイミング
信号発生回路からのタイミング信号を受入して接
続されたケーブルに供給するための基準用出力回
路、及び該接続されたケーブルから与えられる信
号を受入して前記タイミング信号検出回路に与え
るための基準用入力回路を有する基準用入出力回
路部。
的に接続することが可能であり、前記タイミング
信号発生回路からのタイミング信号を受入して接
続されたケーブルに供給するための基準用出力回
路、及び該接続されたケーブルから与えられる信
号を受入して前記タイミング信号検出回路に与え
るための基準用入力回路を有する基準用入出力回
路部。
前記基準用ケーブルを前記基準用入出力回路部
に接続した状態において、前記タイミング信号発
生回路からのタイミング信号を該基準用ケーブル
に供給し、かつ該基準用ケーブルから戻される信
号を前記タイミング信号検出回路に与えて該タイ
ミング信号検出回路における該信号受信タイミン
グを評価することにより前記基準用ケーブルによ
る信号遅延時間を測定し、測定した遅延時間を等
価的に前記測定用ケーブルによる信号遅延時間と
して得る第１の制御手段。
に接続した状態において、前記タイミング信号発
生回路からのタイミング信号を該基準用ケーブル
に供給し、かつ該基準用ケーブルから戻される信
号を前記タイミング信号検出回路に与えて該タイ
ミング信号検出回路における該信号受信タイミン
グを評価することにより前記基準用ケーブルによ
る信号遅延時間を測定し、測定した遅延時間を等
価的に前記測定用ケーブルによる信号遅延時間と
して得る第１の制御手段。
所望の前記測定用入出力回路部の前記接続用ケ
ーブルを前記基準用入出力回路部に接続した状態
において、前記タイミング信号発生回路からのタ
イミング信号を前記基準用出力回路を介して該接
続用ケーブルに供給し、該接続用ケーブルに対応
する前記測定用入力回路から前記タイミング信号
検出回路に与えられる信号の受信タイミングを評
価することに基づき該測定入力回路による信号遅
延時間を測定する第２の制御手段。
ーブルを前記基準用入出力回路部に接続した状態
において、前記タイミング信号発生回路からのタ
イミング信号を前記基準用出力回路を介して該接
続用ケーブルに供給し、該接続用ケーブルに対応
する前記測定用入力回路から前記タイミング信号
検出回路に与えられる信号の受信タイミングを評
価することに基づき該測定入力回路による信号遅
延時間を測定する第２の制御手段。
所望の前記測定用入出力回路部の前記接続用ケ
ーブルを前記基準用入出力回路部に接続した状態
において、前記タイミング信号発生回路からのタ
イミング信号を該接続用ケーブルに対応する前記
測定用出力回路から該接続用ケーブルに供給し、
該接続用ケーブルから前記基準用入力回路を介し
て前記タイミング信号検出回路に与えられる信号
の受信タイミングを評価することに基づき該測定
用出力回路による信号遅延時間を測定する第３の
制御手段。
ーブルを前記基準用入出力回路部に接続した状態
において、前記タイミング信号発生回路からのタ
イミング信号を該接続用ケーブルに対応する前記
測定用出力回路から該接続用ケーブルに供給し、
該接続用ケーブルから前記基準用入力回路を介し
て前記タイミング信号検出回路に与えられる信号
の受信タイミングを評価することに基づき該測定
用出力回路による信号遅延時間を測定する第３の
制御手段。
測定用ケーブルとは別にこれと同一寸法（同一
長、同一径、同一材質）の基準用ケーブルを設け
たことにより、測定用ケーブルにICを実装した
ままでも不都合なく、ケーブル遅延時間の測定を
行うことができるようになる。また、遅延時間を
予め固定的に記憶した方式とは異なり、随時、任
意のケーブルを基準用ケーブルとして装着して遅
延時間の測定を行い、補正することができるの
で、測定用ケーブル長の変動に容易に対処するこ
とができ、ウエハプローバやハンドラ等において
も適用することができるようになる。実施例 以下この発明によるICテスタの一実施例を第
２図ないし第６図を参照しながら詳細に説明す
る。
長、同一径、同一材質）の基準用ケーブルを設け
たことにより、測定用ケーブルにICを実装した
ままでも不都合なく、ケーブル遅延時間の測定を
行うことができるようになる。また、遅延時間を
予め固定的に記憶した方式とは異なり、随時、任
意のケーブルを基準用ケーブルとして装着して遅
延時間の測定を行い、補正することができるの
で、測定用ケーブル長の変動に容易に対処するこ
とができ、ウエハプローバやハンドラ等において
も適用することができるようになる。実施例 以下この発明によるICテスタの一実施例を第
２図ないし第６図を参照しながら詳細に説明す
る。
第２図はこの発明の一実施例の構成を示すブロ
ツク図であり、第１図の従来例と共通の構成部分
には同一の符号を付けその説明を省略する。
ツク図であり、第１図の従来例と共通の構成部分
には同一の符号を付けその説明を省略する。
この発明では、検査用のピン回路P1〜Pnのほ
かに基準用ピン回路Prが設けられている。基準
用ピン回路Prは他のピン回路P1〜Pnと同様に、
タイミング信号発生回路２に接続された出力回路
（ドライバ）Drとタイミング信号検出回路３に接
続された入力回路（コンパレータ）Crとを含ん
でおり、更にアジヤスト用リレー接点Rr、Rr−
１〜Rr−ｎを含んでいる。検査用ピン回路P1〜
Pnは、各々に着脱可能に取付けられた測定用ケ
ーブルK1〜Knと入出力回路C1，D1〜Cn，Dnと
の間の電気的接続を制御するための検査用リレー
接点R1〜Rnを含んでおり、これとは別に更にア
ジヤスト用リレー接点P1−ｒ〜Rn−ｒを含んで
いる。基準用ピン回路Prは、その入出力回路Cr，
Drの接続点に各一端が接続された複数のリレー
接点Rr，Rr−１〜Rr〜ｎを含んでいる。各リレ
ー接点Rr−１〜Rr−ｎは検査用のピン回路P1〜
Pnに夫々対応しており、同一長、同一径、同一
材質の接続用ケーブルKr−１〜Kr−ｎを介して
基準用ピン回路Pr側の各接点Rn−１〜Rr−ｎと
検査用ピン回路P1〜Pn側の各接点R1−ｒ〜Rn−
ｒとの間が電気的に接続される。また、基準用ピ
ン回路Pr内のリレー接点Rrには、各測定用ケー
ブルK1〜Knと同一長、同一径、同一材質の基準
用ケーブルKrが着脱可能に接続される。この基
準用ケーブルKrの先端はIC４に接続することな
く、常に開放状態にしておく。この基準用ケーブ
ルKrは、タイミング信号の反射を利用して該ケ
ーブルKrによる信号遅延時間を求め、これによ
り測定用ケーブルK1〜Knの遅延時間を等価的に
求めるためのものである。
かに基準用ピン回路Prが設けられている。基準
用ピン回路Prは他のピン回路P1〜Pnと同様に、
タイミング信号発生回路２に接続された出力回路
（ドライバ）Drとタイミング信号検出回路３に接
続された入力回路（コンパレータ）Crとを含ん
でおり、更にアジヤスト用リレー接点Rr、Rr−
１〜Rr−ｎを含んでいる。検査用ピン回路P1〜
Pnは、各々に着脱可能に取付けられた測定用ケ
ーブルK1〜Knと入出力回路C1，D1〜Cn，Dnと
の間の電気的接続を制御するための検査用リレー
接点R1〜Rnを含んでおり、これとは別に更にア
ジヤスト用リレー接点P1−ｒ〜Rn−ｒを含んで
いる。基準用ピン回路Prは、その入出力回路Cr，
Drの接続点に各一端が接続された複数のリレー
接点Rr，Rr−１〜Rr〜ｎを含んでいる。各リレ
ー接点Rr−１〜Rr−ｎは検査用のピン回路P1〜
Pnに夫々対応しており、同一長、同一径、同一
材質の接続用ケーブルKr−１〜Kr−ｎを介して
基準用ピン回路Pr側の各接点Rn−１〜Rr−ｎと
検査用ピン回路P1〜Pn側の各接点R1−ｒ〜Rn−
ｒとの間が電気的に接続される。また、基準用ピ
ン回路Pr内のリレー接点Rrには、各測定用ケー
ブルK1〜Knと同一長、同一径、同一材質の基準
用ケーブルKrが着脱可能に接続される。この基
準用ケーブルKrの先端はIC４に接続することな
く、常に開放状態にしておく。この基準用ケーブ
ルKrは、タイミング信号の反射を利用して該ケ
ーブルKrによる信号遅延時間を求め、これによ
り測定用ケーブルK1〜Knの遅延時間を等価的に
求めるためのものである。
第２図のテスタを用いたこの発明に係るスキユ
ーアジヤスト法につき第３図乃至第５図を参照し
て次に説明する。各図はマイクロコンピユータ１
によつて実行されるプログラムのフローチヤート
を略示するものである。
ーアジヤスト法につき第３図乃至第５図を参照し
て次に説明する。各図はマイクロコンピユータ１
によつて実行されるプログラムのフローチヤート
を略示するものである。
第３図はドライバ間スキユーアジヤストのプロ
グラムを示すフローチヤートである。
グラムを示すフローチヤートである。
まずステツプ５の「初期設定」では、各ピン回
路P1〜Pn内の検査用リレー接点R1〜Rnをオフに
して測定用ケーブルK1〜Knを切離し、タイミン
グ信号発生回路２から各ピン回路P1〜Pn内のド
ライバD1〜Dnに与えるべきタイミング信号の発
生タイミングを示す所定値を初期設定する。
路P1〜Pn内の検査用リレー接点R1〜Rnをオフに
して測定用ケーブルK1〜Knを切離し、タイミン
グ信号発生回路２から各ピン回路P1〜Pn内のド
ライバD1〜Dnに与えるべきタイミング信号の発
生タイミングを示す所定値を初期設定する。
次にステツプ６では第１ピン（ピン回路P1）
を選択し、接点R1−ｒ，Rr−１をオンする。ス
テツプ７ではタイミング信号発生回路２から上記
選択したピンP1に対応して上記初期設定された
タイミングでタイミング信号を発生する。このタ
イミング信号はピンP1のドライバD1に与えられ、
R1−ｒ、Kr−１，Rr−１を介して基準用ピン回
路PrのコンパレータCrに至り、タイミング信号
検出回路３まで伝達される。ステツプ８では回路
２から発生したタイミング信号と回路３で検出
（受信）したタイミング信号との時間差により上
記信号伝達経路（D1，R1−ｒ，Kr−１，Rr−
１，Cr）における遅延時間を測定する。この遅
延時間測定は、実際は、回路２から３まで伝達時
間遅れを測定するものではなく、検出回路３にお
いて検出基準タイミングからの実際の信号受信タ
イミングのずれ時間を測定（評価）することによ
つて行う。ステツプ９では第１ピンP1に関する
このずれ時間TD1のデータをマイコン１内のメモ
リの所定番地にストアする。
を選択し、接点R1−ｒ，Rr−１をオンする。ス
テツプ７ではタイミング信号発生回路２から上記
選択したピンP1に対応して上記初期設定された
タイミングでタイミング信号を発生する。このタ
イミング信号はピンP1のドライバD1に与えられ、
R1−ｒ、Kr−１，Rr−１を介して基準用ピン回
路PrのコンパレータCrに至り、タイミング信号
検出回路３まで伝達される。ステツプ８では回路
２から発生したタイミング信号と回路３で検出
（受信）したタイミング信号との時間差により上
記信号伝達経路（D1，R1−ｒ，Kr−１，Rr−
１，Cr）における遅延時間を測定する。この遅
延時間測定は、実際は、回路２から３まで伝達時
間遅れを測定するものではなく、検出回路３にお
いて検出基準タイミングからの実際の信号受信タ
イミングのずれ時間を測定（評価）することによ
つて行う。ステツプ９では第１ピンP1に関する
このずれ時間TD1のデータをマイコン１内のメモ
リの所定番地にストアする。
次にステツプ10では上記測定を行つたピン番号
が最終値ｎかを調べ、ONならばステツプ11に進
んでピン番号を１増加し、そのピン番号に対応す
るアジヤスト用リレー接点（例えばピンP2のと
きはR2−ｒ，Rr−２）をオンし、他をオフとす
る。次に前記ステツプ７に戻り、前述と同じ処理
をピン番号を変えて実行する。こうしてすべての
ピン番号に関してステツプ７〜９の処理を実行
し、各ピンP1〜Pnに関してドライバD1〜Dnを経
由したタイミング番号の検出基準タイミングから
のずれ時間TD1〜TDoがマイコン１内のメモリに
すべてストアされると、ステツプ10がYESとな
り、ステツプ12に進む。
が最終値ｎかを調べ、ONならばステツプ11に進
んでピン番号を１増加し、そのピン番号に対応す
るアジヤスト用リレー接点（例えばピンP2のと
きはR2−ｒ，Rr−２）をオンし、他をオフとす
る。次に前記ステツプ７に戻り、前述と同じ処理
をピン番号を変えて実行する。こうしてすべての
ピン番号に関してステツプ７〜９の処理を実行
し、各ピンP1〜Pnに関してドライバD1〜Dnを経
由したタイミング番号の検出基準タイミングから
のずれ時間TD1〜TDoがマイコン１内のメモリに
すべてストアされると、ステツプ10がYESとな
り、ステツプ12に進む。
ステツプ12の「ピン間スキユー算出」において
は、各ピン間のスキユーすなわち上記ずれ時間
TD1〜TDoの差を算出する。この算出法は、一例
としてTD1〜TDoのうち最大値と最小値の差を求
める。ステツプ13では算出された遅延時間差が所
定の許容誤差（例えば0.8ns）以下であるかを調
べ、ONならばステツプ14に進む。ステツプ14で
は、上記TD1〜TDoが最大値又は最小値のピンに
関してそのタイミング信号の発生タイミングをず
らすための補正値をセツトする。次にステツプ６
に戻り、前述と同様の処理を繰返す。なお、その
際、ステツプ７におけるタイミング信号発生タイ
ミングは初期設定された所定値を上記ステツプ14
でセツトした補正値によつて補正したものに基き
設定される。こうして、検出回路３における検出
基準タイミングを動かすことなく、発生回路２に
おける発生タイミングを動かすことにより所望の
ピンのいずれ時間TD1〜TDoを調整できる。こう
して、ステツプ13の判定がYESとなるまで上述
の処理を繰返す。各ピンのドライバ間のスキユー
（ずれ時間TD1〜TDoの差）が所定許容誤差内に納
まつたときステツプ13がYESとなり、このドラ
イバ間スキユーアジヤストプログラムを終了す
る。このとき、マイコン１内のメモリには各ピン
のドライバ間のスキユーが零（許容誤差内）にな
るように調整したタイミング信号発生タイミング
補正値が各ピン毎にストアされている。ICテス
ト時においてタイミング信号発生回路２はこの補
正値に従つて各ピン毎に補正した（オフセツトし
た）タイミングでタイミング信号を発生し、各ピ
ンのドライバ間のスキユーが見かけ上零であるよ
うにすることができる。因みに、コンパレータ
Crは各ピン共通であり、接続ケーブルKr−１〜
Kr−ｎは同質であるため、上述のようにして求
めたずれ時間TD1〜TDoは各ピンのドライバD1〜
Dnによる信号遅れ時間のみに対応したものとな
り、上述のようなドライバ間スキユーアジヤスト
が可能なのである。
は、各ピン間のスキユーすなわち上記ずれ時間
TD1〜TDoの差を算出する。この算出法は、一例
としてTD1〜TDoのうち最大値と最小値の差を求
める。ステツプ13では算出された遅延時間差が所
定の許容誤差（例えば0.8ns）以下であるかを調
べ、ONならばステツプ14に進む。ステツプ14で
は、上記TD1〜TDoが最大値又は最小値のピンに
関してそのタイミング信号の発生タイミングをず
らすための補正値をセツトする。次にステツプ６
に戻り、前述と同様の処理を繰返す。なお、その
際、ステツプ７におけるタイミング信号発生タイ
ミングは初期設定された所定値を上記ステツプ14
でセツトした補正値によつて補正したものに基き
設定される。こうして、検出回路３における検出
基準タイミングを動かすことなく、発生回路２に
おける発生タイミングを動かすことにより所望の
ピンのいずれ時間TD1〜TDoを調整できる。こう
して、ステツプ13の判定がYESとなるまで上述
の処理を繰返す。各ピンのドライバ間のスキユー
（ずれ時間TD1〜TDoの差）が所定許容誤差内に納
まつたときステツプ13がYESとなり、このドラ
イバ間スキユーアジヤストプログラムを終了す
る。このとき、マイコン１内のメモリには各ピン
のドライバ間のスキユーが零（許容誤差内）にな
るように調整したタイミング信号発生タイミング
補正値が各ピン毎にストアされている。ICテス
ト時においてタイミング信号発生回路２はこの補
正値に従つて各ピン毎に補正した（オフセツトし
た）タイミングでタイミング信号を発生し、各ピ
ンのドライバ間のスキユーが見かけ上零であるよ
うにすることができる。因みに、コンパレータ
Crは各ピン共通であり、接続ケーブルKr−１〜
Kr−ｎは同質であるため、上述のようにして求
めたずれ時間TD1〜TDoは各ピンのドライバD1〜
Dnによる信号遅れ時間のみに対応したものとな
り、上述のようなドライバ間スキユーアジヤスト
が可能なのである。
第４図は基準用ケーブルKrによる信号遅延時
間を測定するためのプログラムを示すフローチヤ
ートである。この基準用ケーブルKrの遅延時間
測定によつて、各測定用ケーブルK1〜Knによる
遅延時間を等価的に測定することができる。
間を測定するためのプログラムを示すフローチヤ
ートである。この基準用ケーブルKrの遅延時間
測定によつて、各測定用ケーブルK1〜Knによる
遅延時間を等価的に測定することができる。
まず動作条件設定ステツプ15では、リレー接点
RrをオフにしてケーブルKrをピンPrから切離す
（勿論、他のリレー接点も通常オフである）。
RrをオフにしてケーブルKrをピンPrから切離す
（勿論、他のリレー接点も通常オフである）。
次のステツプ16では、タイミング信号発生回路
２から基準用ピンPrのドライバDrに対してタイ
ミング信号を発生し、ドライバDr及びコンパレ
ータCrを介して該タイミング信号をタイミング
信号検出回路３に伝達する。ステツプ17、18では
回路２によるタイミング信号発生時から回路３に
よるタイミング信号検出時までの遅延時間Tr1を
求め、マイコン１内のメモリに記載する、ステツ
プ17におけるTr1の測定は、実際には、前述と同
様、検出回路３における受信タイミングの評価に
よつて行う。
２から基準用ピンPrのドライバDrに対してタイ
ミング信号を発生し、ドライバDr及びコンパレ
ータCrを介して該タイミング信号をタイミング
信号検出回路３に伝達する。ステツプ17、18では
回路２によるタイミング信号発生時から回路３に
よるタイミング信号検出時までの遅延時間Tr1を
求め、マイコン１内のメモリに記載する、ステツ
プ17におけるTr1の測定は、実際には、前述と同
様、検出回路３における受信タイミングの評価に
よつて行う。
次のステツプ19では、リレー接点Rrをオンし
てケーブルKrをピンPrに接続する。そして、ス
テツプ20〜22で上記ステツプ16〜18と同じ処理を
行う。このときケーブルKrが接続されているの
で、回路２から発生されたタイミング信号はドラ
イバDr、接点Rr、ケーブルKrを介して該ケーブ
ルKrの開放端まで伝達しそこで反射してケーブ
ルKrを戻り、接点Rr、コンパレータCrを介して
回路３に与えられる。従つて、ケーブルKrを接
続した状態での遅延時間Tr2が測定され、メモリ
にストアされる。
てケーブルKrをピンPrに接続する。そして、ス
テツプ20〜22で上記ステツプ16〜18と同じ処理を
行う。このときケーブルKrが接続されているの
で、回路２から発生されたタイミング信号はドラ
イバDr、接点Rr、ケーブルKrを介して該ケーブ
ルKrの開放端まで伝達しそこで反射してケーブ
ルKrを戻り、接点Rr、コンパレータCrを介して
回路３に与えられる。従つて、ケーブルKrを接
続した状態での遅延時間Tr2が測定され、メモリ
にストアされる。
ステツプ23では遅延時間Tr1とTr2の差を算出
し、ケーブルKr単独による遅延時間Tk＝Tr2−
Tr1を求め、ステツプ24ではこのTkをメモリにス
トアする。この遅延時間Tkは各測定用ケーブル
K1〜Knによる遅延時間と等価である。
し、ケーブルKr単独による遅延時間Tk＝Tr2−
Tr1を求め、ステツプ24ではこのTkをメモリにス
トアする。この遅延時間Tkは各測定用ケーブル
K1〜Knによる遅延時間と等価である。
第５図はコンパレータ間スキユーアジヤストの
プログラム例を示すもので、第３図とほぼ同様の
手順でオートスキユーアジヤストが実行される。
すなわちステツプ25〜34は第３図のステツプ５〜
14に対応しており、ほぼ同様の処理を夫々実行す
る。異なる点について説明すると、ステツプ25の
「初期設定」においては、タイミング信号検出回
路３において各ピンP1〜PnのコンパレータC1〜
Cnから与えられるタイミング信号の受入時点を
検出するための基準となる検出基準タイミングを
初期設定する。ステツプ34の「検出タイミング補
正値セツト」の処理では、特定のピンに関して上
記検出基準タイミングをずらすための補正値をメ
モリにセツトする。この補正値に従つて上記初期
設定された検出基準タイミングをずらす。ステツ
プ28の「タイミング検出」の処理では上記補正値
によつてずらされた検出基準タイミングを基準に
して実際の信号検出タイミングのずれ時間Tc1〜
Tcoを各ピン毎に求める。ステツプ27の「タイミ
ング信号送出」の処理では、所定の発生タイミン
グで基準用ピンPrのドライバDrに対してタイミ
ング信号発生回路２からタイミング信号を与え
る。このタイミング信号は選択されたピン番号に
対応するアジヤスト用リレー接点及びケーブル及
びコンパレータ（例えばP1のときはRr−１，Kr
−１，R1−ｒ，C1）を介してタイミング信号検
出回路３に与えられ、ステツプ28の処理により上
述のように実際のタイミング信号検出タイミング
の検出基準タイミングに対するずれ時間Tc1Tco
が各ピン毎に検出される。
プログラム例を示すもので、第３図とほぼ同様の
手順でオートスキユーアジヤストが実行される。
すなわちステツプ25〜34は第３図のステツプ５〜
14に対応しており、ほぼ同様の処理を夫々実行す
る。異なる点について説明すると、ステツプ25の
「初期設定」においては、タイミング信号検出回
路３において各ピンP1〜PnのコンパレータC1〜
Cnから与えられるタイミング信号の受入時点を
検出するための基準となる検出基準タイミングを
初期設定する。ステツプ34の「検出タイミング補
正値セツト」の処理では、特定のピンに関して上
記検出基準タイミングをずらすための補正値をメ
モリにセツトする。この補正値に従つて上記初期
設定された検出基準タイミングをずらす。ステツ
プ28の「タイミング検出」の処理では上記補正値
によつてずらされた検出基準タイミングを基準に
して実際の信号検出タイミングのずれ時間Tc1〜
Tcoを各ピン毎に求める。ステツプ27の「タイミ
ング信号送出」の処理では、所定の発生タイミン
グで基準用ピンPrのドライバDrに対してタイミ
ング信号発生回路２からタイミング信号を与え
る。このタイミング信号は選択されたピン番号に
対応するアジヤスト用リレー接点及びケーブル及
びコンパレータ（例えばP1のときはRr−１，Kr
−１，R1−ｒ，C1）を介してタイミング信号検
出回路３に与えられ、ステツプ28の処理により上
述のように実際のタイミング信号検出タイミング
の検出基準タイミングに対するずれ時間Tc1Tco
が各ピン毎に検出される。
このずれ時間Tc1〜Tcoは各ピンP1〜Poのコン
パレータC1〜Cnによる信号遅れ時間に正確に対
応している。何故なら、ドライバDrは全ピン共
通であり、接続ケーブルKr−１〜Kr−ｎも同質
であるから、純粋にコンパレータC1〜Coのみに
よる遅れ時間に対応してずれ時間Tc1〜Tcoが測
定される。従つて、このずれ時間Tc1〜Tcoの各
ピン間の差が所定の誤差範囲内（例えば0.8ns以
下）となるように調整すれば、各コンパレータ間
のスキユーが見かけ上零になるように調整するこ
とができる。ICテスト時においては、タイミン
グ信号検出回路３における検出基準タイミングを
前期ステツプ34で求めた補正値に従つて補正した
ものとし、このように各ピン毎に補正された（オ
フセツトされた）基準タイミングを基準にしてタ
イミングの検出を行う。
パレータC1〜Cnによる信号遅れ時間に正確に対
応している。何故なら、ドライバDrは全ピン共
通であり、接続ケーブルKr−１〜Kr−ｎも同質
であるから、純粋にコンパレータC1〜Coのみに
よる遅れ時間に対応してずれ時間Tc1〜Tcoが測
定される。従つて、このずれ時間Tc1〜Tcoの各
ピン間の差が所定の誤差範囲内（例えば0.8ns以
下）となるように調整すれば、各コンパレータ間
のスキユーが見かけ上零になるように調整するこ
とができる。ICテスト時においては、タイミン
グ信号検出回路３における検出基準タイミングを
前期ステツプ34で求めた補正値に従つて補正した
ものとし、このように各ピン毎に補正された（オ
フセツトされた）基準タイミングを基準にしてタ
イミングの検出を行う。
以上のようにして、第３図、第５図の処理に基
き、各ピンP1〜Poのドライバ間スキユーとコン
パレータ間スキユーはタイミング信号の発生タイ
ミングと検出基準タイミングを各ピン毎に所定量
オフセツト（アジヤスト）することにより見かけ
上零にすることができる。更にICテスト時には、
第４図の処理で求めたケーブルによる遅延時間
Tkをオフセツトデータとして用いればよい。例
えば、第１ピンP1からタイミング信号を出して
被測定IC４を介して第ｎピンPnに戻つてきた該
タイミング信号を検出することによりIC４のテ
ストを行う場合、予測される正常なIC内遅延時
間がTtであるとすると、Tt＋Tkだけ前記アジヤ
ストされた検出基準タイミングを遅延させ、その
タイミングでタイミング信号の有無をタイミング
信号検出回路３においてチエツクすればよい。
き、各ピンP1〜Poのドライバ間スキユーとコン
パレータ間スキユーはタイミング信号の発生タイ
ミングと検出基準タイミングを各ピン毎に所定量
オフセツト（アジヤスト）することにより見かけ
上零にすることができる。更にICテスト時には、
第４図の処理で求めたケーブルによる遅延時間
Tkをオフセツトデータとして用いればよい。例
えば、第１ピンP1からタイミング信号を出して
被測定IC４を介して第ｎピンPnに戻つてきた該
タイミング信号を検出することによりIC４のテ
ストを行う場合、予測される正常なIC内遅延時
間がTtであるとすると、Tt＋Tkだけ前記アジヤ
ストされた検出基準タイミングを遅延させ、その
タイミングでタイミング信号の有無をタイミング
信号検出回路３においてチエツクすればよい。
なお、測定用ケーブルK1〜Koの遅延時間の等
価測定法は、基準ケーブルKrの一端を開放して
反射を利用する方法に限られるものではなく、第
６図に示すようにKrと同じ２本の基準ケーブル
Kra，Krbを直列に接続してその両端をリレー接
点Rra，Rrbに接続して閉回路としたものでもよ
く、タイミング信号の遅延時間を測定する上では
全く同じことである。（この場合Rrcはオフ） 尚、上記実施例では、第４図に示すようなプロ
グラムに従つてマイコン１によつて自動的にシー
ケンシヤルに基準用ケーブルKrの遅延時間Tkの
測定が行われるようになつているが、これに限ら
ず手動スイツチ操作（接点Rrの切換えなど）あ
るいはケーブルKrの手動着脱等手動操作を介在
させて行うようにしてもよい。発明の効果 以上説明したようにこの発明によれば、測定用
ケーブルと同一の長さの基準ケーブルを用いて測
定用ケーブルを用いることなくタイミング信号の
測定ケーブルによる遅延時間を求めるようにした
ので、被測定ICをICテスタに実装したままICテ
スタのスキユーアジヤストが可能であり、また、
測定用ケーブル長が変化した場合にもそれに合わ
せて基準ケーブルの長さを変便すればよいため、
ウエハプローバ、パンドラ等での使用も可能とな
る、
価測定法は、基準ケーブルKrの一端を開放して
反射を利用する方法に限られるものではなく、第
６図に示すようにKrと同じ２本の基準ケーブル
Kra，Krbを直列に接続してその両端をリレー接
点Rra，Rrbに接続して閉回路としたものでもよ
く、タイミング信号の遅延時間を測定する上では
全く同じことである。（この場合Rrcはオフ） 尚、上記実施例では、第４図に示すようなプロ
グラムに従つてマイコン１によつて自動的にシー
ケンシヤルに基準用ケーブルKrの遅延時間Tkの
測定が行われるようになつているが、これに限ら
ず手動スイツチ操作（接点Rrの切換えなど）あ
るいはケーブルKrの手動着脱等手動操作を介在
させて行うようにしてもよい。発明の効果 以上説明したようにこの発明によれば、測定用
ケーブルと同一の長さの基準ケーブルを用いて測
定用ケーブルを用いることなくタイミング信号の
測定ケーブルによる遅延時間を求めるようにした
ので、被測定ICをICテスタに実装したままICテ
スタのスキユーアジヤストが可能であり、また、
測定用ケーブル長が変化した場合にもそれに合わ
せて基準ケーブルの長さを変便すればよいため、
ウエハプローバ、パンドラ等での使用も可能とな
る、
第１図は従来の集積回路用テスタの一例を示す
電気的ブロツク図、第２図はこの発明の集積回路
用テスタの一実施例を示す電気的ブロツク図、第
３図乃至第５図は同実施例のマイクロコンピユー
タ部の制御に基き実行される３つのスキユーアジ
ヤスト機能の手順を例示するもので、第３図はド
ライバ間スキユーアジヤストのプログラムを示す
フローチヤート、第４図は基準用ケーブルの遅延
時間を求めるプログラムのフローチヤート、第５
図はコンパレータ間スキユーアジヤストプログラ
ムのフローチヤート、第６図は基準用ケーブルの
遅延時間を求めるための構成の変便例を変便部分
のみ抽出して示す電気的ブロツク図、である。 １……マイクロコンピユータ、２……タイミン
グ信号発生回路、３……タイミング信号検出回
路、４……被測定集積回路、K1〜Ko……測定用
ケーブル、P1〜Po……ピン回路、R1〜Ro……測
定用リレー接点、R1−ｒ〜Ro−ｒ，Rr−１〜Rr
−ｎ，Rr，Rra，Rrb，Rrc……アジヤスト用リレ
ー接点、D1〜Do……測定用出力回路（ドライ
バ）、C1〜Co……測定用入力回路（コンパレー
タ）、Dr……基準用出力回路（ドライバ）、Cr…
…基準用入力回路（コンパレータ）、Kr，Kra，
Krb……基準用ケーブル、Kr−１〜Kr−ｎ……
接続用ケーブル。
電気的ブロツク図、第２図はこの発明の集積回路
用テスタの一実施例を示す電気的ブロツク図、第
３図乃至第５図は同実施例のマイクロコンピユー
タ部の制御に基き実行される３つのスキユーアジ
ヤスト機能の手順を例示するもので、第３図はド
ライバ間スキユーアジヤストのプログラムを示す
フローチヤート、第４図は基準用ケーブルの遅延
時間を求めるプログラムのフローチヤート、第５
図はコンパレータ間スキユーアジヤストプログラ
ムのフローチヤート、第６図は基準用ケーブルの
遅延時間を求めるための構成の変便例を変便部分
のみ抽出して示す電気的ブロツク図、である。 １……マイクロコンピユータ、２……タイミン
グ信号発生回路、３……タイミング信号検出回
路、４……被測定集積回路、K1〜Ko……測定用
ケーブル、P1〜Po……ピン回路、R1〜Ro……測
定用リレー接点、R1−ｒ〜Ro−ｒ，Rr−１〜Rr
−ｎ，Rr，Rra，Rrb，Rrc……アジヤスト用リレ
ー接点、D1〜Do……測定用出力回路（ドライ
バ）、C1〜Co……測定用入力回路（コンパレー
タ）、Dr……基準用出力回路（ドライバ）、Cr…
…基準用入力回路（コンパレータ）、Kr，Kra，
Krb……基準用ケーブル、Kr−１〜Kr−ｎ……
接続用ケーブル。
Claims (1)
- 【特許請求の範囲】 １ 被測定集積回路の動作タイミングを検査する
ためのタイミング信号を発生するタイミング信号
発生回路と、 前記集積回路を経由した前記タイミング信号を
受信し、その受信タイミングを評価するタイミン
グ信号検出回路と、 前記タイミング信号発生回路からのタイミング
信号を受入して測定用ケーブルを介して前記集積
回路に出力するための測定回路、及び前記集積回
路から戻された前記タイミング信号を測定用ケー
ブルを介して受入して前記タイミング信号検出回
路に与えるための測定用入力回路を有する複数の
測定用入出力回路部と を具える集積回路用テスタにおいて、 前記測定用ケーブルと同一寸法の基準用ケーブ
ルと、 それぞれ同一寸法の前記各測定用入出力回路部
毎の接続用ケーブルと、 前記基準用ケーブル及び接続用ケーブルを選択
的に接続することが可能であり、前記タイミング
信号発生回路からのタイミング信号を受入して接
続されたケーブルに供給するための基準用出力回
路、及び該接続されたケーブルから与えられる信
号を受入して前記タイミング信号検出回路に与え
るための基準用入力回路を有する基準用入出力回
路部と、 前記基準用ケーブルを前記基準用入出力回路部
に接続した状態において、前記タイミング信号発
生回路からのタイミング信号を該基準用ケーブル
に供給し、かつ該基準用ケーブルから戻される信
号を前記タイミング信号検出回路に与えて該タイ
ミング信号検出回路における該信号受信タイミン
グを評価することにより前記基準用ケーブルによ
る信号遅延時間を測定し、測定した遅延時間を等
価的に前記測定用ケーブルによる信号遅延時間と
して得る第１の制御手段と、 所望の前記測定入出力回路部の前記接続用ケー
ブルを前記基準用入出力回路部に接続した状態に
おいて、前記タイミング信号発生回路からのタイ
ミング信号を前記基準用出力回路を介して該接続
用ケーブルに供給し、該接続用ケーブルに対応す
る前記測定用入力回路から前記タイミング信号検
出回路に与えられる信号の受信タイミングを評価
することに基づき該測定用入力回路による信号遅
延時間を測定する第２の制御手段と、 所望の前記測定用入出力回路部の前記接続用ケ
ーブルを前記基準用入出力回路部に接続した状態
において、前記タイミング信号発生回路からのタ
イミング信号を該接続用ケーブルに対応する前記
測定用出力回路から該接続用ケーブルに供給し、
該接続用ケーブルから前記基準用入力回路を介し
て前記タイミング信号検出回路に与えられる信号
の受信タイミングを評価することに基づき該測定
用出力回路による信号遅延時間を測定する第３の
制御手段と を具えたことを特徴とする集積回路用テスタ。 ２ 前記基準用ケーブルは、一端が前記基準用出
力回路と基準用入力回路に接続され、他端が開放
された一本のケーブルから成るものである特許請
求の範囲第１項記載の集積回路用テスタ。 ３ 前記基準用ケーブルは、前記測定用ケーブル
と同一寸法の２本のケーブルから成り、一方のケ
ーブルの一端が前記基準用出力回路に接続され、
その他端が他方のケーブルの一端に接続され、該
他方のケーブルの他端が前記基準の入力回路に接
続されるようにした特許請求の範囲第１項記載の
集積回路用テスタ。 ４ 前記第１の制御手段は、 前記基準用ケーブルを前記基準用出力回路及び
基準用入力回路から電気的に切り離し、該基準用
出力回路の出力を該基準用入力回路に直接加えて
前記タイミング信号検出回路による受信タイミン
グの評価を行わせる第１の手段、前記基準用ケー
ブルと前記基準用出力回路及び基準用入力回路を
電気的に接続した状態で前記タイミング信号検出
回路による受信タイミングの評価を行わせる第２
の手段、及び前記第１の手段と第２の手段で評価
される受信タイミングの相違に基づき前記基準用
ケーブルによる信号遅延時間を測定する第３の手
段を有するものである特許請求の範囲第１項記載
の集積回路用テスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59007040A JPS60151568A (ja) | 1984-01-20 | 1984-01-20 | 集積回路用テスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59007040A JPS60151568A (ja) | 1984-01-20 | 1984-01-20 | 集積回路用テスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60151568A JPS60151568A (ja) | 1985-08-09 |
| JPH0340835B2 true JPH0340835B2 (ja) | 1991-06-20 |
Family
ID=11654930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59007040A Granted JPS60151568A (ja) | 1984-01-20 | 1984-01-20 | 集積回路用テスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60151568A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0778518B2 (ja) * | 1987-08-10 | 1995-08-23 | 日本電信電話株式会社 | Ｉｃテスト装置 |
| JPS6484167A (en) * | 1987-09-28 | 1989-03-29 | Yokogawa Electric Corp | Timing adjusting method |
| JPH0736300Y2 (ja) * | 1987-11-30 | 1995-08-16 | 株式会社アドバンテスト | タイミング校正装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384787A (en) * | 1976-12-29 | 1978-07-26 | Fujitsu Ltd | Calibrating method of delay time measuring apparatus |
-
1984
- 1984-01-20 JP JP59007040A patent/JPS60151568A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384787A (en) * | 1976-12-29 | 1978-07-26 | Fujitsu Ltd | Calibrating method of delay time measuring apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60151568A (ja) | 1985-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4255284B2 (ja) | 差動動作のためのシングル・エンド・チャネルの較正 | |
| US6556934B2 (en) | Timing calibration method and semiconductor device testing apparatus having timing calibration function | |
| US6586924B1 (en) | Method for correcting timing for IC tester and IC tester having correcting function using the correcting method | |
| JP4689125B2 (ja) | 自動試験装置における改良試験及び較正回路及び方法 | |
| KR19980702990A (ko) | 반도체 시험 장치의 비교기 | |
| US5256964A (en) | Tester calibration verification device | |
| US6492797B1 (en) | Socket calibration method and apparatus | |
| KR20070000349A (ko) | 자동화된 회로 테스트 시스템을 조정하는 방법, 시스템 및컴퓨터 프로그램 | |
| US5471145A (en) | Calibrating transition dependent timing errors in automatic test equipment using a precise pulse width generator | |
| JPH0340835B2 (ja) | ||
| US7944226B2 (en) | Test apparatus and transmission apparatus | |
| US5058087A (en) | Process for determining the electrical duration of signal paths | |
| KR960019094A (ko) | 다기능 측정기 | |
| JPH11190760A (ja) | 半導体試験装置 | |
| US6724182B2 (en) | Tester and testing method for differential data drivers | |
| JPH0736300Y2 (ja) | タイミング校正装置 | |
| JP2816705B2 (ja) | Ｉｃ試験装置 | |
| US6829553B2 (en) | Method of and apparatus for measuring the correctness of and correcting an automatic test arrangement | |
| JPH0235265B2 (ja) | ||
| JP2001059853A (ja) | ネットワーク・アナライザの測定誤差補正装置及び方法 | |
| KR100783647B1 (ko) | 스큐 보정 방법 및 스큐 보정 기능을 갖는 반도체 메모리테스트 장비 | |
| JPH04168377A (ja) | Ｉｃ試験装置 | |
| JPH0519018A (ja) | 半導体測定回路 | |
| JPH0526969A (ja) | Ｉｃテスタ | |
| JP2000137056A (ja) | デスキュー回路 |