JPH0526969A - Ｉｃテスタ - Google Patents
ＩｃテスタInfo
- Publication number
- JPH0526969A JPH0526969A JP3204878A JP20487891A JPH0526969A JP H0526969 A JPH0526969 A JP H0526969A JP 3204878 A JP3204878 A JP 3204878A JP 20487891 A JP20487891 A JP 20487891A JP H0526969 A JPH0526969 A JP H0526969A
- Authority
- JP
- Japan
- Prior art keywords
- relay
- timing
- coaxial cable
- pin
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 ＩＣテスタにおいて、正確な総合タイミング
スキューをとることを目的とする。 【構成】 パフォーマンスボード９上にＩＣの各ピンに
交差する１本の配線１０と、複数のリレー１１を設け、
そのリレーの一端はすべて上記配線に接続され、他端は
ＩＣピンに各々接続するようにした。 【効果】 ピン間のタイミングずれ，ばらつきがなくな
り、正確な総合タイミングスキューをとることができ
る。
スキューをとることを目的とする。 【構成】 パフォーマンスボード９上にＩＣの各ピンに
交差する１本の配線１０と、複数のリレー１１を設け、
そのリレーの一端はすべて上記配線に接続され、他端は
ＩＣピンに各々接続するようにした。 【効果】 ピン間のタイミングずれ，ばらつきがなくな
り、正確な総合タイミングスキューをとることができ
る。
Description
【０００１】
【産業上の利用分野】この発明は、ＩＣテスタに関し、
特にそのタイミングスキュー更正の改良を図ったものに
関するものである。
特にそのタイミングスキュー更正の改良を図ったものに
関するものである。
【０００２】
【従来の技術】図２は従来のＩＣテスタのＣＰＵとピン
エレクトロニクス部分の図である。図において、１はＣ
ＰＵ、２はタイミング発生器、３は入力信号発生器、４
は判定器、５はドライバであり、ＩＣの各ピンに対応し
ている。６はコンパレータであり、ＩＣの各ピンに対応
している。２０はピンエレクトロニクスカードであり、
ドライバ５，コンパレータ６およびスイッチ２１を搭載
している。７は同軸ケーブル、８はＤＵＴである。
エレクトロニクス部分の図である。図において、１はＣ
ＰＵ、２はタイミング発生器、３は入力信号発生器、４
は判定器、５はドライバであり、ＩＣの各ピンに対応し
ている。６はコンパレータであり、ＩＣの各ピンに対応
している。２０はピンエレクトロニクスカードであり、
ドライバ５，コンパレータ６およびスイッチ２１を搭載
している。７は同軸ケーブル、８はＤＵＴである。
【０００３】次に動作について説明する。ＣＰＵ１のコ
ントロールのもとに、信号発生器３で発生した信号は、
タイミング発生器２のタイミングに同期してピンエレク
トロニクスカード２１のドライバ５，および同軸ケーブ
ル７を介してＤＵＴ８の入力ピンに供給される。一方、
ＤＵＴ８の出力波形は同軸ケーブル７を介してコンパレ
ータ６に供給され、レベルを比較して判定器４で判定さ
れる。
ントロールのもとに、信号発生器３で発生した信号は、
タイミング発生器２のタイミングに同期してピンエレク
トロニクスカード２１のドライバ５，および同軸ケーブ
ル７を介してＤＵＴ８の入力ピンに供給される。一方、
ＤＵＴ８の出力波形は同軸ケーブル７を介してコンパレ
ータ６に供給され、レベルを比較して判定器４で判定さ
れる。
【０００４】上記従来回路におけるタイミングスキュー
の更正方法について説明する。まず、ドライバのタイミ
ングスキューはドライバ５の出力側の波形をオシロスコ
ープで確認しながら、各ピンについてタイミング発生器
２でこれを調整していく。次にコンパレータのタイミン
グスキューはドライバ５とそれに続く同軸ケーブル７及
びＤＵＴ８の出力側の同軸ケーブル７とコンパレータ６
までの遅れ時間を理論的または実験的に求め、タイミン
グ発生器２でこれを調整していく。
の更正方法について説明する。まず、ドライバのタイミ
ングスキューはドライバ５の出力側の波形をオシロスコ
ープで確認しながら、各ピンについてタイミング発生器
２でこれを調整していく。次にコンパレータのタイミン
グスキューはドライバ５とそれに続く同軸ケーブル７及
びＤＵＴ８の出力側の同軸ケーブル７とコンパレータ６
までの遅れ時間を理論的または実験的に求め、タイミン
グ発生器２でこれを調整していく。
【０００５】
【発明が解決しようとする課題】従来のＩＣテスタは以
上のように構成されているので、極微少な調整は困難で
あった。また温度や湿度の変化による変動及びＤＵＴを
設置するパフォーマンスボードの状態によりタイミング
のずれが発生しており、そのため、超高速の機能テスト
ができなかった。
上のように構成されているので、極微少な調整は困難で
あった。また温度や湿度の変化による変動及びＤＵＴを
設置するパフォーマンスボードの状態によりタイミング
のずれが発生しており、そのため、超高速の機能テスト
ができなかった。
【０００６】この発明は、上記のような問題点を解消す
るためになされたもので、パフォーマンスボードまで含
めたテスタ全体のタイミングスキューを非常に正確に維
持できるとともに、人手による調整時間を短縮すること
のできるＩＣテスタを得ることを目的とする。
るためになされたもので、パフォーマンスボードまで含
めたテスタ全体のタイミングスキューを非常に正確に維
持できるとともに、人手による調整時間を短縮すること
のできるＩＣテスタを得ることを目的とする。
【０００７】
【課題を解決するための手段】この発明に係るＩＣテス
タは、ドライバの波形をパフォーマンスボード上に設け
たマトリクス回路を介してコンパレータへ戻すようにし
たものである。さらに、この波形を検出し、自動的にタ
イミングスキューをとるようにしたものである。
タは、ドライバの波形をパフォーマンスボード上に設け
たマトリクス回路を介してコンパレータへ戻すようにし
たものである。さらに、この波形を検出し、自動的にタ
イミングスキューをとるようにしたものである。
【０００８】
【作用】この発明におけるＩＣテスタのパフォーマンス
ボードはＤＵＴの各ピンに対応する配線と、それに交差
し、リレーで接続可能とする１本の配線を設け、それら
のリレーを閉じることにより、あるピンのドライバと他
のピンのコンパレータを接続し、遅れ時間を求め、タイ
ミングスキュー量を設定する。
ボードはＤＵＴの各ピンに対応する配線と、それに交差
し、リレーで接続可能とする１本の配線を設け、それら
のリレーを閉じることにより、あるピンのドライバと他
のピンのコンパレータを接続し、遅れ時間を求め、タイ
ミングスキュー量を設定する。
【０００９】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例によるＩＣテスタのパ
フォーマンスボード部分とＤＵＴを示す。図において、
９はパフォーマンスボード、１０は配線であり、ＤＵＴ
８の各ピンと交差している。１１はリレーであり、その
一方は配線１０に、他方はＩＣのピンに接続している。
する。図１はこの発明の一実施例によるＩＣテスタのパ
フォーマンスボード部分とＤＵＴを示す。図において、
９はパフォーマンスボード、１０は配線であり、ＤＵＴ
８の各ピンと交差している。１１はリレーであり、その
一方は配線１０に、他方はＩＣのピンに接続している。
【００１０】次に動作について説明する。あるデバイス
をテストするにあたって、まずパフォーマンスボード９
にＤＵＴを挿入しない状態にする。
をテストするにあたって、まずパフォーマンスボード９
にＤＵＴを挿入しない状態にする。
【００１１】次に、リレー１１のうちのある１つのリレ
ー１１ａとその他のリレーのうちのある１つのリレー１
１ｂを閉じる。次に、リレー１１ａに対応する同軸ケー
ブル７ａから入力信号（図示せず）を印加する。印加さ
れた入力信号はリレー１１ａ，配線１０，リレー１１ｂ
を介し、図２のコンパレータ６を通して判定器４で遅れ
時間を検出し、これを更正値として記憶する。以下、同
様に同軸ケーブル７ａからの入力信号を基本にして全て
のＩＣピンについて判定器側のタイミングスキューをと
る。
ー１１ａとその他のリレーのうちのある１つのリレー１
１ｂを閉じる。次に、リレー１１ａに対応する同軸ケー
ブル７ａから入力信号（図示せず）を印加する。印加さ
れた入力信号はリレー１１ａ，配線１０，リレー１１ｂ
を介し、図２のコンパレータ６を通して判定器４で遅れ
時間を検出し、これを更正値として記憶する。以下、同
様に同軸ケーブル７ａからの入力信号を基本にして全て
のＩＣピンについて判定器側のタイミングスキューをと
る。
【００１２】次に、同軸ケーブル７ａ以外のピンのドラ
イバ５のうちの１つとコンパレータ６のうちの１つを使
用する上記閉回路にて、判定器側のタイミングが上記で
記憶している値と同一になるようにドライバのタイミン
グスキューを更正し、全ピンについて同様に実施する。
最後に同軸ケーブル７ａに接続しているコンパレータ６
について同軸ケーブル７ｂからの入力信号にて更正をと
る。
イバ５のうちの１つとコンパレータ６のうちの１つを使
用する上記閉回路にて、判定器側のタイミングが上記で
記憶している値と同一になるようにドライバのタイミン
グスキューを更正し、全ピンについて同様に実施する。
最後に同軸ケーブル７ａに接続しているコンパレータ６
について同軸ケーブル７ｂからの入力信号にて更正をと
る。
【００１３】なお、上記実施例でタイミングスキューを
とる場合は、ＤＵＴを装着しない状態であることが必要
であるが、ＤＵＴ７とリレー１１との間に切り離し用の
リレーを設けることによりＤＵＴを挿入したままでタイ
ミングスキューをとることができる。
とる場合は、ＤＵＴを装着しない状態であることが必要
であるが、ＤＵＴ７とリレー１１との間に切り離し用の
リレーを設けることによりＤＵＴを挿入したままでタイ
ミングスキューをとることができる。
【００１４】また、ある１ピンを基準として自動検出
し、更正していくので、ピン間のばらつきもなくすこと
ができる。よって、ＤＵＴの超高速機能テストが可能と
なる。
し、更正していくので、ピン間のばらつきもなくすこと
ができる。よって、ＤＵＴの超高速機能テストが可能と
なる。
【００１５】以下、この場合の各部の調整の仕方につい
て述べる。
て述べる。
【００１６】(1) ドライバのタイミングスキューの調整
に関して、図３(a) に示す波形は、同軸ケーブル７ａ→
リレー１１ａ→配線１０→リレー１１ｂ→同軸ケーブル
７ｂの経路から供給されたコンパレータ６の出力波形で
ある。また、図３(b) に示す波形は、同軸ケーブル７ｃ
→リレー１１ｃ→配線１０→リレー１１ｂ→同軸ケーブ
ル７ｂの経路から供給されたコンパレータ６の出力波形
である。ここで、上記「あるピンを基準」とあるのは、
この場合ピン７ｂである。
に関して、図３(a) に示す波形は、同軸ケーブル７ａ→
リレー１１ａ→配線１０→リレー１１ｂ→同軸ケーブル
７ｂの経路から供給されたコンパレータ６の出力波形で
ある。また、図３(b) に示す波形は、同軸ケーブル７ｃ
→リレー１１ｃ→配線１０→リレー１１ｂ→同軸ケーブ
ル７ｂの経路から供給されたコンパレータ６の出力波形
である。ここで、上記「あるピンを基準」とあるのは、
この場合ピン７ｂである。
【００１７】次に、図３(c) に示すフローチャートを用
いてその動作を説明する。まず、図３(a) の波形の変化
点の遅れ時間（進み時間）を測定する（Ｔ )。即ち、最
初のピンをセットし（３０１）、測定ピンのレベルが
“Ｌ”でなければ（３０２）入力タイミングを１ｎｓず
つ減少させ（３０３）、測定ピンのレベルが“Ｈ”でな
ければ（３０４）、入力タイミングを１ｎｓずつ増加さ
せ（３０５）、測定ピンのレベルが“Ｈ”となったとき
の入力タイミングをセットする（３０６）ことにより、
変化点の遅れ時間（進み時間）を測定する。次に、上記
図３(a) の波形の遅れ時間分をプログラム上で補正する
（入力タイミングをＴ1 分だけ前後させる）。図３(b)
の波形の変化点の遅れ時間分を測定する（Ｔ )。上記図
３(b) の遅れ時間分をプログラム上で補正する（入力タ
イミングをＴ2 分だけ前後させる）。以下、ステップ３
０７，３０８により、全てのピンについて同様の補正を
行なう。
いてその動作を説明する。まず、図３(a) の波形の変化
点の遅れ時間（進み時間）を測定する（Ｔ )。即ち、最
初のピンをセットし（３０１）、測定ピンのレベルが
“Ｌ”でなければ（３０２）入力タイミングを１ｎｓず
つ減少させ（３０３）、測定ピンのレベルが“Ｈ”でな
ければ（３０４）、入力タイミングを１ｎｓずつ増加さ
せ（３０５）、測定ピンのレベルが“Ｈ”となったとき
の入力タイミングをセットする（３０６）ことにより、
変化点の遅れ時間（進み時間）を測定する。次に、上記
図３(a) の波形の遅れ時間分をプログラム上で補正する
（入力タイミングをＴ1 分だけ前後させる）。図３(b)
の波形の変化点の遅れ時間分を測定する（Ｔ )。上記図
３(b) の遅れ時間分をプログラム上で補正する（入力タ
イミングをＴ2 分だけ前後させる）。以下、ステップ３
０７，３０８により、全てのピンについて同様の補正を
行なう。
【００１８】(2) コンパレータのタイミングスキューの
調整に関して、図４(a) に示す波形は、同軸ケーブル７
ａに供給するドライバ５の入力波形である。図４(b) に
示す波形は、同軸ケーブル７ａ→リレー１１ａ→配線１
０→リレー１１ｂ→同軸ケーブル７ｂの経路から供給さ
れたコンパレータ６の出力波形である。図４(c) に示す
波形は、同軸ケーブル７ｃ→リレー１１ｃ→配線１０→
リレー１１ｂ→同軸ケーブル７ｂの経路から供給された
コンパレータ６の出力波形である。ここで、上記「ある
ピンを基準」とあるのは、この場合ピン７ａである。
調整に関して、図４(a) に示す波形は、同軸ケーブル７
ａに供給するドライバ５の入力波形である。図４(b) に
示す波形は、同軸ケーブル７ａ→リレー１１ａ→配線１
０→リレー１１ｂ→同軸ケーブル７ｂの経路から供給さ
れたコンパレータ６の出力波形である。図４(c) に示す
波形は、同軸ケーブル７ｃ→リレー１１ｃ→配線１０→
リレー１１ｂ→同軸ケーブル７ｂの経路から供給された
コンパレータ６の出力波形である。ここで、上記「ある
ピンを基準」とあるのは、この場合ピン７ａである。
【００１９】次に、図４(d) に示すフローチャートを用
いてその動作を説明する。まず、図４(a) に示す波形を
基準（変化点を０ｎｓとする）。次に、最初に校正すべ
きピンをセットし（４０１）、測定ピンのレベルが
“Ｌ”でなければ（４０２）入力タイミングを１ｎｓず
つ減少させ（４０３）、測定ピンのレベルが“Ｈ”でな
ければ（４０４）、入力タイミングを１ｎｓずつ増加さ
せ（４０５）、測定ピンのレベルが“Ｈ”となったとき
の入力タイミングをセットする（４０６）ことにより、
図４(b) の波形の変化点の遅れ時間（進み時間）を測定
する（Ｔ )。次に、上記図４(b) の波形の遅れ時間分を
プログラム上で補正する（ストローブタイミングをＴ1
分だけ前後させる）。図４(c) の波形の変化点の遅れ時
間分を測定する（Ｔ )。上記遅れ時間分Ｔ2 をプログラ
ム上で補正する（入力タイミングをＴ2 分だけ前後させ
る）。以下、ステップ４０７，４０８により全てのピン
について同様の補正を行なう。
いてその動作を説明する。まず、図４(a) に示す波形を
基準（変化点を０ｎｓとする）。次に、最初に校正すべ
きピンをセットし（４０１）、測定ピンのレベルが
“Ｌ”でなければ（４０２）入力タイミングを１ｎｓず
つ減少させ（４０３）、測定ピンのレベルが“Ｈ”でな
ければ（４０４）、入力タイミングを１ｎｓずつ増加さ
せ（４０５）、測定ピンのレベルが“Ｈ”となったとき
の入力タイミングをセットする（４０６）ことにより、
図４(b) の波形の変化点の遅れ時間（進み時間）を測定
する（Ｔ )。次に、上記図４(b) の波形の遅れ時間分を
プログラム上で補正する（ストローブタイミングをＴ1
分だけ前後させる）。図４(c) の波形の変化点の遅れ時
間分を測定する（Ｔ )。上記遅れ時間分Ｔ2 をプログラ
ム上で補正する（入力タイミングをＴ2 分だけ前後させ
る）。以下、ステップ４０７，４０８により全てのピン
について同様の補正を行なう。
【００２０】
【発明の効果】以上のように、この発明に係るＩＣテス
タによれば、タイミングスキューをとる際の絶対遅れ時
間を実際のテスト回路上で検出するようにしたので、あ
らゆるテスト条件を網羅した形となり、最も正確なタイ
ミングスキューとなる。
タによれば、タイミングスキューをとる際の絶対遅れ時
間を実際のテスト回路上で検出するようにしたので、あ
らゆるテスト条件を網羅した形となり、最も正確なタイ
ミングスキューとなる。
【図１】この発明の一実施例によるＩＣテスタのパフォ
ーマンスボード部分とＤＵＴを示す図である。
ーマンスボード部分とＤＵＴを示す図である。
【図２】従来のＩＣテスタの一部分とＤＵＴを示す図で
ある。
ある。
【図３】この発明の他の実施例による、ドライバのタイ
ミングスキューの調整の仕方を示す図であり、図３(a),
(b) はピンの信号波形図、図３(c) はそのフローチャー
ト図である。
ミングスキューの調整の仕方を示す図であり、図３(a),
(b) はピンの信号波形図、図３(c) はそのフローチャー
ト図である。
【図４】この発明の他の実施例による、コンパレータの
タイミングスキューの調整の仕方を示す図であり、図４
(a),(b),(c) はピンの信号波形図、図４(d) はそのフロ
ーチャート図である。
タイミングスキューの調整の仕方を示す図であり、図４
(a),(b),(c) はピンの信号波形図、図４(d) はそのフロ
ーチャート図である。
１ ＣＰＵ ２ タイミング発生器 ３ 入力信号発生器 ４ 判定器 ５ ドライバ ６ コンパレータ ７ 同軸ケーブル ７ａ 上記同軸ケーブルのうち、ＩＣのある１ピンに対
応する同軸ケーブル ７ｂ 上記同軸ケーブルのうち、ＩＣの他の１ピンに対
応する同軸ケーブル ８ ＤＵＴ ９ パフォーマンスボード １０ 配線 １１ リレー １１ａ 上記リレーのうち同軸ケーブル７ａに接続した
リレー １１ｂ 上記リレーのうち同軸ケーブル７ｂに接続した
リレー
応する同軸ケーブル ７ｂ 上記同軸ケーブルのうち、ＩＣの他の１ピンに対
応する同軸ケーブル ８ ＤＵＴ ９ パフォーマンスボード １０ 配線 １１ リレー １１ａ 上記リレーのうち同軸ケーブル７ａに接続した
リレー １１ｂ 上記リレーのうち同軸ケーブル７ｂに接続した
リレー
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成４年１月１４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】図２は従来のＩＣテスタのＣＰＵとピン
エレクトロニクス部分の図である。図において、１はＣ
ＰＵ、２はタイミング発生器、３は入力信号発生器、４
は判定器、５はドライバであり、ＩＣの各ピンに対応し
ている。６はコンパレータであり、ＩＣの各ピンに対応
している。１２はスイッチである。１３はピンエレクト
ロニクスカードであり、ドライバ５，コンパレータ６お
よびスイッチ１２を搭載している。７は同軸ケーブル、
８はＤＵＴである。
エレクトロニクス部分の図である。図において、１はＣ
ＰＵ、２はタイミング発生器、３は入力信号発生器、４
は判定器、５はドライバであり、ＩＣの各ピンに対応し
ている。６はコンパレータであり、ＩＣの各ピンに対応
している。１２はスイッチである。１３はピンエレクト
ロニクスカードであり、ドライバ５，コンパレータ６お
よびスイッチ１２を搭載している。７は同軸ケーブル、
８はＤＵＴである。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】次に動作について説明する。ＣＰＵ１のコ
ントロールのもとに、信号発生器３で発生した信号は、
タイミング発生器２のタイミングに同期してピンエレク
トロニクスカード１３のドライバ５，および同軸ケーブ
ル７を介してＤＵＴ８の入力ピンに供給される。一方、
ＤＵＴ８の出力波形は同軸ケーブル７を介してコンパレ
ータ６に供給され、レベルを比較して判定器４で判定さ
れる。
ントロールのもとに、信号発生器３で発生した信号は、
タイミング発生器２のタイミングに同期してピンエレク
トロニクスカード１３のドライバ５，および同軸ケーブ
ル７を介してＤＵＴ８の入力ピンに供給される。一方、
ＤＵＴ８の出力波形は同軸ケーブル７を介してコンパレ
ータ６に供給され、レベルを比較して判定器４で判定さ
れる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】次に、図３(c) に示すフローチャートを用
いてその動作を説明する。まず、図３(a) の波形の変化
点の遅れ時間（進み時間）を測定する（Ｔ )。即ち、最
初のピンをセットし（３０１）、測定ピンのレベルが
“Ｌ”でなければ（３０２）入力タイミングを１ｎｓず
つ遅らせ（３０３）、測定ピンのレベルが“Ｈ”でなけ
れば（３０４）、入力タイミングを０．１ｎｓずつ早く
し（３０５）、測定ピンのレベルが“Ｈ”となったとき
の入力タイミングをセットする（３０６）ことにより、
変化点の遅れ時間（進み時間）を測定する。次に、上記
図３(a) の波形の遅れ時間分をプログラム上で補正する
（入力タイミングをＴ1 分だけ前後させる）。図３(b)
の波形の変化点の遅れ時間分を測定する（Ｔ )。上記図
３(b) の遅れ時間分をプログラム上で補正する（入力タ
イミングをＴ2 分だけ前後させる）。以下、ステップ３
０７，３０８により、全てのピンについて同様の補正を
行なう。
いてその動作を説明する。まず、図３(a) の波形の変化
点の遅れ時間（進み時間）を測定する（Ｔ )。即ち、最
初のピンをセットし（３０１）、測定ピンのレベルが
“Ｌ”でなければ（３０２）入力タイミングを１ｎｓず
つ遅らせ（３０３）、測定ピンのレベルが“Ｈ”でなけ
れば（３０４）、入力タイミングを０．１ｎｓずつ早く
し（３０５）、測定ピンのレベルが“Ｈ”となったとき
の入力タイミングをセットする（３０６）ことにより、
変化点の遅れ時間（進み時間）を測定する。次に、上記
図３(a) の波形の遅れ時間分をプログラム上で補正する
（入力タイミングをＴ1 分だけ前後させる）。図３(b)
の波形の変化点の遅れ時間分を測定する（Ｔ )。上記図
３(b) の遅れ時間分をプログラム上で補正する（入力タ
イミングをＴ2 分だけ前後させる）。以下、ステップ３
０７，３０８により、全てのピンについて同様の補正を
行なう。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正内容】
【００１９】次に、図４(d) に示すフローチャートを用
いてその動作を説明する。まず、図４(a) に示す波形を
基準（変化点を０ｎｓとする）。次に、最初に校正すべ
きピンをセットし（４０１）、測定ピンのレベルが
“Ｌ”でなければ（４０２）入力タイミングを１ｎｓず
つ早くし（４０３）、測定ピンのレベルが“Ｈ”でなけ
れば（４０４）、入力タイミングを０．１ｎｓずつ遅く
させ（４０５）、測定ピンのレベルが“Ｈ”となったと
きのストローブタイミングをセットする（４０６）こと
により、図４(b) の波形の変化点の遅れ時間（進み時
間）を測定する（Ｔ )。次に、上記図４(b) の波形の遅
れ時間分をプログラム上で補正する（ストローブタイミ
ングをＴ1 分だけ前後させる）。図４(c) の波形の変化
点の遅れ時間分を測定する（Ｔ )。上記遅れ時間分Ｔ2
をプログラム上で補正する（入力タイミングをＴ2 分だ
け前後させる）。以下、ステップ４０７，４０８により
全てのピンについて同様の補正を行なう。
いてその動作を説明する。まず、図４(a) に示す波形を
基準（変化点を０ｎｓとする）。次に、最初に校正すべ
きピンをセットし（４０１）、測定ピンのレベルが
“Ｌ”でなければ（４０２）入力タイミングを１ｎｓず
つ早くし（４０３）、測定ピンのレベルが“Ｈ”でなけ
れば（４０４）、入力タイミングを０．１ｎｓずつ遅く
させ（４０５）、測定ピンのレベルが“Ｈ”となったと
きのストローブタイミングをセットする（４０６）こと
により、図４(b) の波形の変化点の遅れ時間（進み時
間）を測定する（Ｔ )。次に、上記図４(b) の波形の遅
れ時間分をプログラム上で補正する（ストローブタイミ
ングをＴ1 分だけ前後させる）。図４(c) の波形の変化
点の遅れ時間分を測定する（Ｔ )。上記遅れ時間分Ｔ2
をプログラム上で補正する（入力タイミングをＴ2 分だ
け前後させる）。以下、ステップ４０７，４０８により
全てのピンについて同様の補正を行なう。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 １ ＣＰＵ ２ タイミング発生器 ３ 入力信号発生器 ４ 判定器 ５ ドライバ ６ コンパレータ ７ 同軸ケーブル ７ａ 上記同軸ケーブルのうち、ＩＣのある１ピンに対
応する同軸ケーブル ７ｂ 上記同軸ケーブルのうち、ＩＣの他の１ピンに対
応する同軸ケーブル７ｃ 上記同軸ケーブルのうち、ＩＣの他の１ピンに対
応する同軸ケーブル ８ ＤＵＴ ９ パフォーマンスボード １０ 配線 １１ リレー １１ａ 上記リレーのうち同軸ケーブル７ａに接続した
リレー １１ｂ 上記リレーのうち同軸ケーブル７ｂに接続した
リレー１１ｃ 上記リレーのうち同軸ケーブル７ｃに接続した
リレー １２ スイッチ １３ ピンエレクトロニクスカード
応する同軸ケーブル ７ｂ 上記同軸ケーブルのうち、ＩＣの他の１ピンに対
応する同軸ケーブル７ｃ 上記同軸ケーブルのうち、ＩＣの他の１ピンに対
応する同軸ケーブル ８ ＤＵＴ ９ パフォーマンスボード １０ 配線 １１ リレー １１ａ 上記リレーのうち同軸ケーブル７ａに接続した
リレー １１ｂ 上記リレーのうち同軸ケーブル７ｂに接続した
リレー１１ｃ 上記リレーのうち同軸ケーブル７ｃに接続した
リレー １２ スイッチ １３ ピンエレクトロニクスカード
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正内容】
【図３】
Claims (1)
- 【特許請求の範囲】 【請求項１】 ＩＣテスタにおいて、 被測定デバイスを搭載するパフォーマンスボード上に、
タイミングスキューの更正用補助回路を設けたことを特
徴とするＩＣテスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3204878A JPH0526969A (ja) | 1991-07-19 | 1991-07-19 | Ｉｃテスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3204878A JPH0526969A (ja) | 1991-07-19 | 1991-07-19 | Ｉｃテスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0526969A true JPH0526969A (ja) | 1993-02-05 |
Family
ID=16497897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3204878A Pending JPH0526969A (ja) | 1991-07-19 | 1991-07-19 | Ｉｃテスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0526969A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030026212A (ko) * | 2001-09-25 | 2003-03-31 | 미쓰비시덴키 가부시키가이샤 | 검사장치 및 반도체장치의 검사방법 |
| CN110716120A (zh) * | 2018-07-12 | 2020-01-21 | 澜起科技股份有限公司 | 芯片自动测试设备的通道延时偏差的校准方法 |
-
1991
- 1991-07-19 JP JP3204878A patent/JPH0526969A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030026212A (ko) * | 2001-09-25 | 2003-03-31 | 미쓰비시덴키 가부시키가이샤 | 검사장치 및 반도체장치의 검사방법 |
| US6784684B2 (en) | 2001-09-25 | 2004-08-31 | Renesas Technology Corp. | Testing apparatus including testing board having wirings connected to common point and method of testing semiconductor device by composing signals |
| CN110716120A (zh) * | 2018-07-12 | 2020-01-21 | 澜起科技股份有限公司 | 芯片自动测试设备的通道延时偏差的校准方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100840800B1 (ko) | 시험 장치, 위상 조정 방법, 및 메모리 제어기 | |
| US6298465B1 (en) | Skew calibration means and a method of skew calibration | |
| KR100402653B1 (ko) | Ｉｃ 시험장치의 타이밍 교정방법 및 그 교정방법을이용한 교정기능을 갖는 ｉｃ 시험장치 | |
| US7230444B2 (en) | Method for measuring characteristics of FETs | |
| JPH0862308A (ja) | 半導体試験装置の測定信号のタイミング校正方法及びその回路 | |
| JP2004515788A (ja) | 差動動作のためのシングル・エンド・チャネルの較正 | |
| US5811655A (en) | Delay time calibration circuit and method | |
| US6812727B2 (en) | Semiconductor integrated circuit device and testing method thereof | |
| US7768255B2 (en) | Interconnection substrate, skew measurement method, and test apparatus | |
| JPH10170603A (ja) | Ｉｃテスタのキャリブレーション方法 | |
| JP2002139553A (ja) | 電子回路素子の端部位置特定およびジッタの測定装置 | |
| JPH0526969A (ja) | Ｉｃテスタ | |
| US20070101219A1 (en) | Semiconductor testing apparatus and method of calibrating the same | |
| US6577150B1 (en) | Testing apparatus and method of measuring operation timing of semiconductor device | |
| KR960019094A (ko) | 다기능 측정기 | |
| US6175246B1 (en) | Method of increasing AC testing accuracy through linear extrapolation | |
| JP2001305197A (ja) | 半導体集積回路試験におけるパルス幅タイミング誤差補正のための較正方法および装置 | |
| JP3202722B2 (ja) | クロック同期式回路用動作速度評価回路及び方法 | |
| KR100783647B1 (ko) | 스큐 보정 방법 및 스큐 보정 기능을 갖는 반도체 메모리테스트 장비 | |
| US20020144197A1 (en) | Method of and apparatus for measuring the correctness of and correcting an automatic test arrangement | |
| JPH0495784A (ja) | Ｉｃ試験装置のタイミング校正方法 | |
| JP3611012B2 (ja) | タイミング・デスキュー装置及びタイミング・デスキュー方法 | |
| US7092827B2 (en) | Edge placement accuracy of signals generated by test equipment | |
| JPH0519018A (ja) | 半導体測定回路 | |
| JPH09325174A (ja) | 半導体検査装置 |