JPH04168377A - Ｉｃ試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ＩＣ試験装置に関する。

［従来の技術］ 従来のＩＣ試験装置での、被測定ＩＣへ試験信号を印加
するドライバ回路１と被測定ＩＣからの出力信号を取り
込み良否判定を行う比較判定器２間のタイミング補正回
路構成と方法を第７図に示す。第７図に示すように、複
数のドライバ回路１と比較判定器２は、分岐スイッチ５
によって、被測定ＩＣ測定のためのＩＣ測定信号ライン
３への接続と、両回路間のタイミング補正をするために
、両回路の電気的接続を目的とし、個々のドライバ回路
ｌから比較判定器２までの波形伝送時間が一定になるよ
うに構成されたマトリックス回路４への接続が可能とな
っている。また、個々のドライバ回路１は、設定タイミ
ングの補正が行えるドライバタイミング補正回路６を有
し、比較判定器２は、判定タイミングの補正が行える比
較器タイミング補正回路１０を有している。ＩＣ試験装
置内部のドライバ回路１と比較判定器２のタイミング自
動補正の手順を説明する。■：ドライバ回路間のタイミ
ング補正・・第８図にドライバ回路１間のタイミング補
正を行う際の電気的接続図を示す。

ＩＣ試験装置に構成されている複数のドライバ回路から
の出力信号は、設定タイミングに対し規定されたタイミ
ング設定精度内で設定されていなければならない。該性
能を保証するため、複数のドライバ回路１は分岐スイッ
チ５により、複数の比較判定器中の任意の比較判定器（
以下基準比較判定器１１と称す）までの波形伝達時間が
一定になるように構成されたマトリックス回路４に接続
され、個々のドライバ回路１から出力されたドライバ信
号は、該マトリックス回路４を経由して該基準比較判定
器１１に入力される。各ドライバ回路１でタイミング設
定された出力信号に対し、基準比較判定器１１の判定結
果が保証精度内に納まるように各ドライバ回路１内に構
成されたドライバタイミング補正回路６にドライバ補正
ライン９を経由して補正値が転送され自動的にドライバ
回路ｌのタイミング補正は行われる。■：比較判定器の
補正・・第９図に比較判定器２のタイミング補正を行う
際の電気的接続図を示す。ＩＣ試験装置に構成されてい
る複数の比較判定器は、被測定ＩＣの入力信号に対し一
定時間の遅延を持った出力信号が規定された精度保証内
で忠実に時間判定されなければならない。該性能を保証
するために、前述方法で補正された複数のドライバ回路
１中の任意のドライバ回路を基準として（以下基準ドラ
イバ回路１２と称す）、全ての比較判定器２との間で判
定タイミングの補正を行う。該基準ドライバ回路１２と
個々の比較判定器２は分岐スイッチ５によって、波形伝
達時間が一定になるように構成されたマトリックス回路
４を経由して接続される。

各比較判定器２には基準ドライバ回路１２からの基準信
号（以下基準ドライバ信号と称す）が入力され、各比較
判定器２において該基準ドライバ回路１２で設定された
タイミングに対する判定結果が保証精度内に納まるよう
に比較判定器２の比較器タイミング補正回路１０に補正
値を取り込み、判定タイミングの補正を行う。本方式に
よりドライバ回路１と比較判定器２間の相対的なタイミ
ング補正を行うことができ、ドライバ回路１の出力信号
から一定時間の遅延を持って出力される被測定ＩＣの出
力信号を保証精度内で、忠実に判定することができる。

しかし、近年の被測定ＩＣの高速化に伴いＩＣ試験装置
の測定精度のさらなる向上が望まれ、従来の被測定ＩＣ
に印加するドライバの設定タイミング精度、及び被測定
ＩＣの出力波形を正確に判定する比較判定器の判定タイ
ミング精度の保証方法が問題となってきている。従来の
精度保証においては、自動化も進み比較的容易に高精度
なタイミング保証ツールが開発されているが、比較判定
器の持つハード的性能（周波数透過帯域特性）に伴う判
定エラーが必ず発生する方式となっており、厳密な意味
で複数種類からなる被測定ＩＣの個々の特性に対応した
精度保証とはなっておらず、被測定ＩＣの高速化に伴う
高精度なカテゴリ分類の要求に対し、無視できない判定
エラーを発生する危険性を含んでいる。

［発明が解決しようとする課題１ 上述したような従来のＩＣ試験装置のドライバ回路と比
較判定器間の自動補正では、比較判定器に入力される基
準ドライバ信号がＩＣ試験装置内で構成されるドライバ
回路の出力信号であるため、基準ドライバ信号はＩＣ試
験装置固有のドライバ回路特性に依存することとなって
しまう。すなわち、ドライバ回路固有のトランジェント
時間を持った基準ドライバ信号によって比較判定器との
タイミング補正を行うこととなり、固有のトランジェン
ト時間の入力信号に対してのみ有効な補正値を持ったタ
イミング補正となってしまう。−船釣に比較判定器は、
固有の周波数透過帯域を有しており、人力された波形に
対し必ず周波数減衰が生じ、入力波形に対しトランジェ
ントスロープに鈍りを生じるが、従来の補正方法におい
ては、入力波形のトランジェント時間に対して周波数透
過帯域により一律に生じる波形の鈍りを補正値として設
けて、入力波形に対するタイミング補正を行っているの
である。

すなわち、従来の補正方法で求めた補正値は、固有のト
ランジェント時間を有する入力波形に対してのみ有効な
補正値となっているのである。表１に一例として比較判
定器の周波数透過帯域（２００ＭＨ２）に対してＩｏｎ
ｓのトランジェント時間を有する基準ドライバ信号でタ
イミング補正を行った場合に、トランジェント時間の異
なる被測定ＩＣを判定した場合に生じる判定エラーを表
す。

［式Ａ］ Ｊ５’＋１０’　　＝１１．１８ｎｓ （１１，１８−１０，０）／２＝０．５９ｎｓ　（ＩＯ
ＮＳによる補正値）４５’＋２０”　＝２０．６１ｎｓ Ｏ，３−０，５９＝−０，２９ｎｓ　　　　（２ＯＮＳ
に対す６判定エラー）表　　　１ 式Ａは、前記条件で２０ｎｓのトランジェント時間を有
するＩＣを測定した場合の判定エラーの算出例を示して
いる。式Ａで示すように、２０ｎＳのトランジェント時
間に対し本来補正されるべき０．３０ｎｓに対し、１０
ｎｓのトランジェント時間の基準ドライバ信号で補正を
行っているため、０．５９ｎｓの補正値が行われてしま
い、結果的にはその差分である０、２９ｎｓの判定エラ
ーが発生してしまうことになる。すなわち、従来の固有
のトランジェント時間の基準ドライバ信号による判定タ
イミングの補正方式では、実際の被測定ＩＣの出力波形
のトランジェント時間と、該基準ドライバ信号のトラン
ジェント時間が極端に異なる場合、判定結果に過大なエ
ラーを発生することとなり、高精度の測定技術が求めら
れるＩＣ試験装置においては重太な問題となる。

本発明の目的は、タイミング補正を可能としたＩＣ試験
装置を提供することにある。

［課題を解決するための手段］ 前記目的を達成するため、本発明に係るＩＣ試験装置に
おいては、被測定ＩＣに試験信号を印加してＩＣの良否
判定を行う試験装置において、被測定ＩＣからの出力信
号を取込み良否判定を行う比較判定器を有し、 比較判定器の自動補正機能に、比較判定器に入力するタ
イミング補正用基準ドライバ信号のトランジェント時間
をプログラマブルに変更する機能を有するものである。

〔作用］ 比較判定器の判定タイミングの自動補正を行う際、被測
定ＩＣの出力信号のトランジェント時間に合わせたタイ
ミング補正を行うために、比較判定器に入力される基準
ドライバ信号の出力トランジェント時間をプログラマブ
ルに変更する。

［実施例］ 次に本発明を図面を参照して説明する。

（実施例１） 第１図は、本発明に係るタイミング補正回路の実施例１
を示す構成図である。

第１図に示すように、本発明のＩＣ試験装置でのタイミ
ング補正回路は、ドライバ回路１と比較判定器２の信号
接続をＩＣ測定信号ライン３から分岐させ、複数のドラ
イバ回路１と比較判定器２の電気的な接続を目的とし、
ドライバ回路ｌから比較判定器２までの波形伝達時間が
一定になるように構成されたマトリックス回路４に、前
記両回路を接続させる分岐スイッチ５と、個々のドライ
バ回路ｌに付属されたドライバ回路１の設定タイミング
補正を行うドライバタイミング補正回路６と、コントロ
ールライン７からの制御信号によりプログラマブルに容
量値の変更が可能とされた容量素子で構成されたトラン
ジェント時間変更回路８と、比較判定器２の判定結果に
基づいて各ドライバ回路ｌのタイミング補正値をドライ
バタイミング補正回路６に転送するドライバ補正ライン
９と、比較判定器２のタイミング補正値を行う比較器タ
イミング補正回路１０とで構成されている。

本発明のタイミング補正回路の補正手順と動作を以下に
示す。■：ドライバ回路間の相対的なタイミング補正・
・この際使用される電気伝達経路を第２図に示す。分岐
スイッチ５をマトリックス回路４側に接続することによ
り、ＩＣ試験装置内の複数のドライバ回路１は複数の比
較判定器２中の任意の比較判定器（以下基準比較判定器
１１と称す）までの波形伝達時間が一定になるように構
成されたマトリックス回路４に接続され、個々のドライ
バ回路１から出力されたドライバ信号は、該マトリック
ス回路４を経由して該基準比較判定器１１に入力される
。個々のドライバ回路１で設定された設定タイミングに
対し、該基準比較判定器１１で得られた判定結果が保証
精度内に納まるように各ドライバ回路１内に構成された
ドライバタイミング補正回路６にドライバ補正ライン９
を通じて補正値を転送し自動的にドライバ回路１の出力
信号のタイミング補正が行われる。本補正により複数の
ドライバ回路１間の設定タイミングの補正を行うことが
でき、設定精度の保証が行われる。

ただし、被測定ＩＣの測定時に印加するドライバ信号は
、ドライバ回路の本来持つ特性で使用されるため、トラ
ンジェント時間変更回路８内の容量負荷値はドライバ回
路ｌに対し無負荷の設定とし、ドライバ回路１間のタイ
ミング補正時にはドライバ出力信号のトランジェント時
間は変更させない。

■二次に、ＩＣ試験装置に構成された全比較判定器２と
ドライバ回路１間の相対的なタイミング補正を行う。こ
の際使用される電気伝達経路を第３図に示す。分岐スイ
ッチ５は、■と同様にマトリックス回路４との接続状態
を保ったままで、複数のドライバ回路１中任意のドライ
バ回路（以下基準ドライバ回路１２と称す）と複数の比
較判定器２が個々に接続される状態で判定タイミング補
正を行う。ドライバ回路１の設定タイミングに対する全
比較判定器２の判定タイミング精度がＩＣ試験装置の総
合タイミング精度を規定することになるが、実際の被測
定ＩＣの測定にマツチしたタイミング精度を保証するた
めに、基準ドライバ回路１２からの出力信号（以下基準
ドライバ信号と称す）を、トランジェント時間が実際の
被測定ＬＣの出力信号と同等のトランジェント時間を持
つ信号になるようにトランジェント時間変更回路８によ
り変更する。該トランジェント時間の変更された基準ド
ライバ信号は個々の比較判定器２に順番に入力され、個
々の比較判定器２で該基準ドライバ信号の設定タイミン
グに対する判定を行った結果得られた補正値を比較器タ
イミング補正回路１０に設定し、比較判定器２とドライ
バ回路１間のタイミング補正を完了する。個々の比較判
定器は固有の周波数透過帯域を持っているため、一定の
トランジェント時間を持った基準ドライバ信号に対して
、一定のタイミング補正値を求めてしまうが、前述のよ
うにトランジェント時間を変更させた基準ドライバ信号
によってタイミング補正を行うことにより、比較判定器
の持つ周波数透過帯域の影響を受けないタイミング補正
を行うことができる。

（実施例２） 第４図は本発明に係るタイミング補正回路の実施例２を
示す構成図である。

第４図に示すように、本発明のＩＣ試験装置でのタイミ
ング補正回路は、ドライバ回路１と比較判定器２の信号
接続をＩＣ測定信号ライン３がら分岐させ、複数のドラ
イバ回路１と比較判定器２の電気的な接続を目的とし、
ドライバ回路１がら比較判定器２までの波形伝達時間が
一定になるように構成されたマトリックス回路４に、前
記両回路を接続させる分岐スイッチ５と、個々のドライ
バ回路１に付属されたドライバ回路１の設定タイミング
補正を行うドライバタイミング補正回路６と、コントロ
ールライン７からの制御信号によりプログラマブルに容
量値の変更が可能とされた容量素子で構成されたトラン
ジェント時間変更回路　　　　□８と、該トランジェン
ト時間変更回路８により得られた補正値をデータベース
化するデータベース回路１３と、データベース制御ライ
ン１４がらの制御信号によりデータベース回路１３から
必要に応じて補正値を各比較判定器２の比較器タイミン
グ補正回路１０に転送する補正データ転送ライン１５と
、比較判定器２の判定結果に基づいて各ドライバ回路ｌ
のタイミング補正値をドライバタイミング補正回路６に
転送するドライバ補正ライン９とで構成されている。

本発明のタイミング補正回路の補正手順と動作を以下に
示す。■：ドライバ回路間の相対的なタイミング補正・
・この際使用される電気伝達経路を第５図に示す。分岐
スイッチ５をマトリックス回路側に接続することにより
、ＩＣ試験装置内の複数のドライバ回路１は複数の比較
判定器２中の任意の比較判定器（以下基準比較判定器１
１と称す）までの波形伝達時間が一定になるように構成
されたマトリックス回路４に接続され、個々のドライバ
回路１から出力されたドライバ信号は、該マトリックス
回路４を経由して該基準比較判定器１１に入力される。

個々のドライバ回路１で設定された設定タイミングに対
し、該基準比較判定器１１で得られた判定結果が保証精
度内に納まるように各ドライバ回路１内に構成されたド
ライバタイミング補正回路６にドライバ補正ライン９を
通じて補正値を転送し自動的にドライバ回路１の出力信
号のタイミング補正が行われる。本補正により複数のド
ライバ回路１間の設定タイミングの補正を行うことがで
き、設定精度の保証が行われる。ただし、被測定ＩＣの
測定時に印加されるドライバ信号は、ドライバ回路の本
来持つ特性で使用するため、トランジェント時間変更回
路８内の容量負荷値はドライバ回路ｌに対し無負荷に設
定し、ドライバ回路１間のタイミング補正時にはドライ
バ呂力信号のトランジェント時間は変更させない。

■二次に、ＩＣ試験装置に構成された全比較判定器２と
ドライバ回路１間の相対的なタイミング補正を行う。こ
の際使用される電気伝達経路を第６図に示す。分岐スイ
ッチ５は、■と同様にマトリックス回路４との接続状態
を保ったままで、複数のドライバ回路１中任意のドライ
バ回路（以下基準ドライバ回路１２と称す）と複数の比
較判定器２が個々に接続される状態で判定タイミング補
正を行う。ドライバ回路１の設定タイミングに対する全
比較判定器２の判定タイミング精度がＩＣ試験装置の総
合タイミング精度を規定することになるが、実際の被測
定ＩＣの測定にマツチしたタイミング精度を保証するた
めに、予め基準ドライバ回路１２からの出力信号（以下
基準ドライバ信号と称す）のトランジェント時間を複数
種類に渡り、トランジェント時間変更回路８により変更
し、複数種類の異なるトランジェント時間を持つ基準ド
ライバ信号で求められた比較判定器２の補正値をデータ
ベース回路１３に登録する。そして、被測定ＩＣを実測
する際には、該データベース回路１３に対し、被測定Ｉ
Ｃの出力波形のトランジェント時間と、同等のトランジ
ェント時間の基準ドライバ信号で求められた比較判定器
の補正値を、データベース制御ライン１４からの制御信
号により補正データ転送ライン１５を通じて比較器タイ
ミング補正回路１０に設定する。本補正方法により、基
準ドライバ信号のトランジェント時間を被測定ＩＣの出
力信号と同等の状態にしたタイミング補正が行えるため
、比較判定器の持つ周波数透過特性の影響を受けないタ
イミング補正を行うことができる。

［発明の効果］ 以上説明したように、本発明のＩＣ試験装置は、比較判
定器の判定タイミングの自動補正を行う際、被測定ＩＣ
の出力信号のトランジェント時間に合わせたタイミング
補正を行うために、比較判定器に入力される基準ドライ
バ信号のトランジェント時間をプログラマブルに変更で
きる機能を有した補正機能により、タイミング補正を行
うために実際の被測定ＩＣの出力信号のトランジェント
時間と同等の条件でのタイミング補正をすることが可能
となり、実測定状態でのタイミング補正値を設定するこ
とができ、比較判定器の周波数透過帯域の影響による発
生する判定エラーを防止することができる。

【図面の簡単な説明】

第１図は、本発明の実施例１を示す構成図、第２図、第
３図は、実施例１の動作説明図、第４図は、本発明の実
施例２を示す構成図、第５図、第６図は、実施例２の動
作説明図、第７図は、従来例を示す構成図、第８図、第
９図は、従来例の動作説明図である。 トドライバ回路　　　　２・・・比較判定器３・・・Ｉ
Ｃ測定信号ライン　４・・・マトリックス回路５・・・
分岐スイッチ ６・・・ドライバタイミング補正回路 ７・・・コントロールライン ８・・・トランジェント時間変更回路 ９・・・ドライバ補正ライン １０・・・比較器タイミング補正回路 １１・・・基準比較判定器　１２・・・基準ドライバ回
路１３・・・データベース回路 １４・・・データベース制御ライン １５・・・補正データ転送ライン 特許出願人　　日本電気株式会社 第１図 第２図 第４図 第５図 第６図 今 第７図 第９図

Claims (1)

【特許請求の範囲】
1. （１）被測定ＩＣに試験信号を印加してＩＣの良否判定
   を行う試験装置において、 被測定ＩＣからの出力信号を取込み良否判定を行う比較
   判定器を有し、 比較判定器の自動補正機能に、比較判定器に入力するタ
   イミング補正用基準ドライバ信号のトランジェント時間
   をプログラマブルに変更する機能を有することを特徴と
   するＩＣ試験装置。