JP2001183432A - タイミング調整方法、半導体試験装置におけるタイミングキャリブレーション方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 正確なタイミング調整方法およびタイミング
リニアリティキャリブレーション方法を提供する。 【解決手段】 本発明によるタイミング調整方法のフロ
ーは、Ｓ１２で、ドライバの出力波形中の線形区間の二
点を測定する。Ｓ１４で、ストローブ信号の得ようとす
るタイミング分解能分のレベル増加分ΔＶを演算により
求める。Ｓ１６で、比較器に、電圧ＶＯＨとドライバ出
力を供給する。それから、Ｓ１８で、所定のタイミング
で、ストローブ信号を比較器に供給する。Ｓ２４で、Ｖ
ＯＨをΔＶだけ増分する。Ｓ２６で、ＶＯＨがＶｍａｘ
（１４００ｍＶ）以下であれば、Ｓ１６に戻り、所定の
タイミング分解能だけ遅延したストローブ信号の供給タ
イミングの調整を実行する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体試験装置な
どにおいて比較器に供給するストローブ信号の供給タイ
ミングを校正する方法に関し、特に、ドライバなどの半
導体素子の出力に基づいてストローブ信号の供給タイミ
ングを校正または調整する方法に関する。

【０００２】

【従来の技術】従来、半導体試験装置におけるタイミン
グリニアリティは、内部ループや自己ループを構成し
て、校正用のパルスをループ内で発振させる校正環境の
下で、所定時間におけるループを通過したパルスをカウ
ントするループ法を用いて校正される。また、別の方法
として、オシロスコープ等の外部測定装置を用いて、半
導体試験装置を実動作させた状態でタイミングを測定
し、タイミングリニアリティを校正する方法も存在す
る。

【０００３】

【発明が解決しようとする課題】ループ法を用いた半導
体試験装置の内部動作状態は、試験中の実使用動作状態
と異なる。そのため、校正中の動作状態と試験中の動作
状態とでは、熱ジッタなどの影響により回路素子の動作
特性が変化し、また、ピン間干渉の影響なども変化する
ことによって、ループ法により得られた校正データが、
実動作状態においてリニアリティ誤差を含んで、利用で
きない場合がある。

【０００４】外部測定装置を用いる方法によると、外部
測定装置が有する±１０ｐｓ程度の測定誤差そのもの
が、タイミングリニアリティの校正精度に影響する。さ
らに、通信機器による制御時間が長いため、タイミング
リニアリティの校正に長時間を要するという問題もあ
る。また、この方法では、ストローブ系のタイミングリ
ニアリティの校正に有効な手段がない。

【０００５】そこで本発明は、上記課題を解決すること
のできるタイミング調整方法またはタイミングリニアリ
ティキャリブレーション方法を提供することを目的とす
る。この目的は特許請求の範囲における独立項に記載の
特徴の組み合わせにより達成される。また従属項は本発
明の更なる有利な具体例を規定する。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に、本発明の第１の形態は、比較器に供給するストロー
ブ信号の供給タイミングを調整するタイミング調整方法
であって、半導体素子にタイミング調整用信号を供給す
るタイミング調整用信号供給ステップと、比較器の一方
の入力端子に、第１電位を供給する第１電位供給ステッ
プと、タイミング調整用信号に基づいて半導体素子から
出力された出力信号を、比較器の他方の入力端子に供給
するステップと、比較器にストローブ信号を供給するス
テップと、比較器が出力する比較結果に基づいて、スト
ローブ信号の供給タイミングを調整し、比較結果が切り
替わる第１タイミングを探す第１調整ステップとを備え
たことを特徴とするタイミング調整方法を提供する。

【０００７】第１の形態におけるタイミング調整方法
は、第１調整ステップの終了後、比較器の一方の入力端
子に、第１電位とは異なる値を示す第２電位を供給する
第２電位供給ステップと、半導体素子から出力された出
力信号を、比較器の他方の入力端子に供給するステップ
と、比較器にストローブ信号を供給するステップと、比
較器が出力する比較結果に基づいて、ストローブ信号の
供給タイミングを調整し、比較結果が切り替わる第２タ
イミングを探す第２調整ステップとを備える。第２電位
供給ステップは、半導体素子の出力波形中の変移区間に
おいて、半導体素子が第１電位を出力するタイミングに
対して、所定のタイミング差を有するタイミングで出力
される第２電位を、比較器の一方の入力端子に供給する
ステップを有するのが好ましい。所定のタイミング差
は、第１タイミングと第２タイミングのずれに相当する
のが好ましい。

【０００８】また、第１の形態におけるタイミング調整
方法は、タイミング調整用信号供給ステップを行う前
に、半導体素子の出力波形を測定するステップと、出力
波形に基づいて、比較器に供給する第１電位の値を定め
るステップとを備えてもよい。また、第１電位、出力波
形およびストローブ信号の得ようとするタイミング分解
能に基づいて、比較器に供給する第２電位の値を定める
ステップを備えてもよい。

【０００９】また、第１の形態におけるタイミング調整
方法は、出力波形に含まれる線形区間において、半導体
素子が第１電位を出力するタイミングと、第２電位を出
力するタイミングのタイミング差を測定するステップ
と、タイミング差と、ストローブ信号の得ようとするタ
イミング分解能に基づいて、比較器の一方の入力端子に
供給するためのタイミング分解能に対応する電圧分を演
算により求めるステップを備えてもよい。

【００１０】第２電位供給ステップは、出力波形に基づ
いて、第１電位から、ストローブ信号の得ようとするタ
イミング分解能に対応する電圧分ずつ変化させた電位
を、比較器の一方の入力端子に供給するステップを有
し、第２調整ステップは、変化された電位が供給された
比較器が出力するそれぞれの比較結果に基づいて、スト
ローブ信号の供給タイミングを調整して、それぞれの比
較結果が切り替わるタイミングを探すステップを有して
もよい。

【００１１】第１の形態におけるタイミング調整方法
は、比較器の一方の入力端子に、第１電位とは異なる値
を示す第３電位を供給する第３電位供給ステップと、半
導体素子から出力された出力信号を、比較器の他方の入
力端子に供給するステップと、比較器にストローブ信号
を供給するステップと、比較器が出力する比較結果に基
づいて、ストローブ信号の供給タイミングを調整し、比
較結果が切り替わる第３タイミングを探す第３調整ステ
ップと、遅延されたタイミング調整用信号を、半導体素
子に供給するステップと、遅延されたタイミング調整用
信号に基づいて半導体素子から出力された出力信号を、
比較器の他方の入力端子に供給するステップと、比較器
の一方の入力端子に、所定の電位を供給するステップ
と、比較器に第３タイミングでストローブ信号を供給す
るステップと、比較器が出力する比較結果に基づいて、
比較器に供給する電位を調整し、比較結果が切り替わる
第４電位を探す電位調整ステップとを備えるのが好まし
い。半導体素子は、ドライバであってもよい。

【００１２】また、本発明の第２の形態は、論理比較器
に供給するストローブ信号の供給タイミングを調整する
タイミング調整方法であって、半導体素子にタイミング
調整用信号を供給するタイミング調整用信号供給ステッ
プと、論理値生成用比較器の一方の入力端子に、第１電
位を供給する第１電位供給ステップと、タイミング調整
用信号に基づいて半導体素子から出力された出力信号
を、論理値生成用比較器の他方の入力端子に供給するス
テップと、論理値生成用比較器が出力する比較結果を、
論理比較器に供給するステップと、論理比較器にストロ
ーブ信号を供給するステップと、論理値生成用比較器が
出力する比較結果を供給された論理比較器が論理値を判
定した判定結果に基づいて、ストローブ信号の供給タイ
ミングを調整し、判定結果が切り替わる第１タイミング
を探す第１調整ステップと、半導体素子の出力波形中の
変移区間において、半導体素子が第１電位を出力するタ
イミングに対して、所定のタイミング差を有するタイミ
ングで出力される第２電位を、比較器の一方の入力端子
に供給する第２電位供給ステップと、半導体素子から出
力された出力信号を、論理値生成用比較器の他方の入力
端子に供給するステップと、論理値生成用比較器が出力
する比較結果を、論理比較器に供給するステップと、論
理比較器にストローブ信号を供給するステップと、論理
値生成用比較器が出力する比較結果を供給された論理比
較器が論理値を判定した判定結果に基づいて、ストロー
ブ信号の供給タイミングを調整し、判定結果が切り替わ
る第２タイミングを探す第２調整ステップとを備えたこ
とを特徴とするタイミング調整方法を提供する。

【００１３】第２電位供給ステップは、半導体素子の出
力波形に基づいて、第１電位から、ストローブ信号の得
ようとするタイミング分解能に対応する電圧分ずつ変化
させた電位を、論理値生成用比較器の一方の入力端子に
供給するステップを有し、第２調整ステップは、変化さ
れた電位が供給された論理値生成用比較器が出力するそ
れぞれの比較結果を供給された論理比較器が論理値を判
定した判定結果に基づいて、ストローブ信号の供給タイ
ミングを調整して、それぞれの判定結果が切り替わるタ
イミングを探すステップを有してもよい。

【００１４】また、第２の形態におけるタイミング調整
方法は、論理値生成用比較器の一方の入力端子に、第１
電位とは異なる値を示す第３電位を供給する第３電位供
給ステップと、半導体素子から出力された出力信号を、
論理値生成用比較器の他方の入力端子に供給するステッ
プと、論理比較器にストローブ信号を供給するステップ
と、論理値生成用比較器が出力する比較結果を供給され
た論理比較器が論理値を判定した判定結果に基づいて、
ストローブ信号の供給タイミングを調整し、判定結果が
切り替わる第３タイミングを探す第３調整ステップと、
遅延されたタイミング調整用信号を、半導体素子に供給
するステップと、遅延されたタイミング調整用信号に基
づいて半導体素子から出力された出力信号を、論理値生
成用比較器の他方の入力端子に供給するステップと、論
理値生成用比較器の一方の入力端子に、所定の電位を供
給するステップと、論理比較器に第３タイミングでスト
ローブ信号を供給するステップと、論理値生成用比較器
が出力する比較結果を供給された論理比較器が論理値を
判定した判定結果に基づいて、論理値生成用比較器に供
給する電位を調整し、判定結果が切り替わる第４電位を
探す電位調整ステップとを備えるのが好ましい。

【００１５】また、本発明の第３の形態は、パターン信
号を出力する波形整形器と、パターン信号を被試験デバ
イスに供給するドライバと、被試験デバイスから出力さ
れる出力信号を、論理値を表現するレベル信号に変換す
る論理値生成用比較器と、論理値生成用比較器から出力
されるレベル信号に基づいて被試験デバイスの出力の良
否を判定する論理比較器と、クロックを生成し、且つ論
理比較器の判定タイミングを定めるストローブ信号を生
成するタイミング発生器とを備えた半導体試験装置にお
いて、ストローブ信号を論理比較器に供給する供給タイ
ミングを校正するタイミングキャリブレーション方法を
提供する。

【００１６】第３の形態におけるタイミングキャリブレ
ーション方法は、タイミング発生器で生成されたクロッ
クを、波形整形器に供給するステップと、クロックに基
づいて波形整形器により出力されるパターン信号を、ド
ライバに供給するステップと、論理値生成用比較器の一
方の入力端子に、第１電位を供給する第１電位供給ステ
ップと、パターン信号に基づいてドライバから出力され
たドライバ出力信号を、論理値生成用比較器の他方の入
力端子に供給するステップと、論理値生成用比較器より
出力されるレベル信号を、論理比較器に供給するステッ
プと、論理比較器にストローブ信号を供給するステップ
と、レベル信号を供給された論理比較器が論理値を判定
した判定結果に基づいて、ストローブ信号の供給タイミ
ングを調整し、判定結果が切り替わる第１タイミングを
探す第１調整ステップとを備えたことを特徴とする。

【００１７】また、第３の形態におけるタイミングキャ
リブレーション方法は、第１調整ステップの終了後、ド
ライバの出力波形中の変移区間において、ドライバが第
１電位を出力するタイミングに対して、所定のタイミン
グ差を有するタイミングで出力される第２電位を、論理
値生成用比較器の一方の入力端子に供給する第２電位供
給ステップと、ドライバから出力されたドライバ出力信
号を、論理値生成用比較器の他方の入力端子に供給する
ステップと、論理値生成用比較器が出力するレベル信号
を、論理比較器に供給するステップと、論理比較器にス
トローブ信号を供給するステップと、レベル信号を供給
された論理比較器が論理値を判定した判定結果に基づい
て、ストローブ信号の供給タイミングを調整し、判定結
果が切り替わる第２タイミングを探す第２調整ステップ
とを備えてもよい。

【００１８】第２電位供給ステップは、ドライバの出力
波形に基づいて、第１電位から、ストローブ信号の得よ
うとするタイミング分解能に対応する電圧分ずつ変化さ
せた電位を、論理値生成用比較器の一方の入力端子に供
給するステップを有し、第２調整ステップは、変化され
た電位が供給された論理値生成用比較器が出力するそれ
ぞれのレベル信号を供給された論理比較器が論理値を判
定したそれぞれの判定結果に基づいて、ストローブ信号
の供給タイミングを調整して、それぞれの判定結果が切
り替わるタイミングを探すステップを有するのが好まし
い。

【００１９】また、第３の形態におけるタイミングキャ
リブレーション方法は、論理値生成用比較器の一方の入
力端子に、第１電位とは異なる値を示す第３電位を供給
する第３電位供給ステップと、ドライバから出力された
出力信号を、論理値生成用比較器の他方の入力端子に供
給するステップと、論理比較器にストローブ信号を供給
するステップと、レベル信号を供給された論理比較器が
論理値を判定した判定結果に基づいて、ストローブ信号
の供給タイミングを調整し、比較結果が切り替わる第３
タイミングを探す第３調整ステップと、遅延されたタイ
ミング調整用信号を、ドライバに供給するステップと、
遅延されたタイミング調整用信号に基づいてドライバか
ら出力されたドライバ出力信号を、論理値生成用比較器
の他方の入力端子に供給するステップと、論理値生成用
比較器の一方の入力端子に、所定の電位を供給するステ
ップと、論理比較器に第３タイミングでストローブ信号
を供給するステップと、レベル信号を供給された論理比
較器が論理値を判定した判定結果に基づいて、論理値生
成用比較器に供給する電位を調整し、比較結果が切り替
わる第４電位を探す電位調整ステップとを備えてもよ
い。

【００２０】なお上記の発明の概要は、本発明の必要な
特徴の全てを列挙したものではなく、これらの特徴群の
サブコンビネーションも又発明となりうる。

【００２１】

【発明の実施の形態】以下、発明の実施の形態を通じて
本発明を説明するが、以下の実施形態は特許請求の範囲
にかかる発明を限定するものではなく、又実施形態の中
で説明されている特徴の組み合わせの全てが発明の解決
手段に必須であるとは限らない。

【００２２】図１は、被試験デバイス３０を試験する半
導体試験装置１００の概略ブロック図を示す。半導体試
験装置１００は、タイミング発生器１０、パターン発生
器１２、波形整形器１４、ドライバ１６、比較器１８、
処理部２４、記憶部２６およびスイッチ４０、４２を備
える。比較器１８は、論理値生成用比較器２０と、論理
比較器２２を有する。半導体試験装置１００において、
波形整形器１４および論理比較器２２などの構成は、テ
スタ本体に設けられ、ドライバ１６および論理値生成用
比較器２０はテスタ本体外部に設けられたテストヘッド
に組み込まれてもよい。この場合、テスタ本体とテスト
ヘッドは、ケーブルなどにより電気的に接続されるのが
好ましい。

【００２３】図１においては、説明を簡略化するため
に、ドライバ１６および論理値生成用比較器２０が、被
試験デバイス３０の１ピンに対して設けられているよう
に示されているが、実際の半導体試験装置１００におい
ては、被試験デバイス３０の全てのピンに対して設けら
れるのが好ましい。各スイッチ４０、４２は、半導体試
験装置１００による試験時と、タイミングリニアリティ
の校正時に、それぞれ所要の回路機能を実現するように
切り替わる。半導体試験装置１００の外部には、正確な
電圧を供給することができるＤＣユニット３２が設けら
れる。

【００２４】以下に、半導体試験装置１００が被試験デ
バイス１６を試験する試験プロセスにおける各構成の動
作および機能について説明する。試験時には、スイッチ
４０が閉じ、スイッチ４２が、パターン発生器１２と論
理比較器２２を電気的に接続するように閉じている。

【００２５】タイミング発生器１０が、パターン発生器
１２にクロックを供給する。パターン発生器１２は、被
試験デバイス３０を試験するためのパターン信号を生成
する。波形整形器１４は、タイミング発生器１０からク
ロックを受け取り、パターン信号の波形を整形して、ド
ライバ１６に供給する。ドライバ１６は、被試験デバイ
ス３０の入力特性に応じて、パターン信号の電圧レベル
を変換し、パターン信号を被試験デバイス３０に供給す
る。被試験デバイス３０は、入力されたパターン信号に
基づいて、応答結果である出力信号を出力する。

【００２６】被試験デバイス３０の出力信号は、論理値
生成用比較器２０に供給される。ＤＣユニット３２は、
比較用電圧ＶＯＨを論理値生成用比較器２０に供給す
る。論理値生成用比較器２０は、出力信号と比較用電圧
ＶＯＨとを比較し、比較結果に基づいて、論理値を表現
するレベル信号に変換し、論理比較器２２に出力する。
パターン発生器１２は、被試験デバイス３０が出力する
べき期待値信号を論理比較器２２に供給し、タイミング
発生器１０は、論理比較器２２の判定タイミングを定め
るストローブ信号を、論理比較器２２に供給する。論理
比較器２２は、ストローブ信号の供給タイミングで、レ
ベル信号と期待値信号に基づいて被試験デバイス３０の
出力の良否を判定する。

【００２７】タイミング発生器１０は、被試験デバイス
３０の出力特性、または試験項目に基づいてストローブ
信号を正確な所定のタイミングで比較器１８（上記試験
プロセスにおいては、論理比較器２２）に供給する必要
がある。タイミング発生器１０がストローブ信号を所定
の遅延タイミングで出力するために、記憶部２６は、設
計された遅延タイミングを生成する遅延素子の組合せな
どを定めた設計遅延データを予め格納している。このよ
うな設計遅延データは、温度変化による遅延素子の動作
特性の相違や製造誤差などにより、半導体試験装置１０
０の実動作状態では、リニアリティ誤差を含んでいる。
そのため、上述した試験プロセスの実行前に、設計遅延
データは、半導体試験装置１００の実動作状態に適合す
るように、正確に校正される必要がある。

【００２８】以下に、試験プロセスの実行前に、ストロ
ーブ信号を比較器１８に供給する供給タイミングを校正
する本発明のタイミングキャリブレーション方法の第１
実施形態について説明する。本実施形態においては、特
に、比較器１８における論理比較器２２に供給するスト
ローブ信号の供給タイミングを校正するキャリブレーシ
ョン方法について説明する。本キャリブレーション方法
は、半導体素子であるドライバ１６の出力特性を利用す
ることを一つの特徴とする。

【００２９】図２は、半導体素子から出力される波形を
示す。半導体素子の出力波形には、立ち上がり過渡時間
Ｔｒと立ち下がり過渡時間Ｔｆが存在する。立ち上がり
過渡時間Ｔｒは、出力レベルがほぼ２０％から８０％ま
で変移する時間であり、立ち下がり過渡時間は、出力レ
ベルがほぼ８０％から２０％まで変移する時間である。
論理値が切り替わる出力波形中の変移区間において、ほ
ぼ３０％から７０％レベルの間には、電圧変化分と時間
変化分とがリニアに変移する線形区間が存在する。

【００３０】図３は、半導体素子であるドライバ１６か
ら出力される立ち上がり波形の一例を示す。ドライバ１
６の最大（１００％）出力レベルは２Ｖとする。図示さ
れるように、７０％出力レベルは、１４００ｍＶであ
り、３０％出力レベルは、６００ｍＶである。図２に関
連して説明したように、ドライバ１６の３０％出力レベ
ルと７０％出力レベルの間には、ほぼリニアな線形区間
が存在する。この例では、立ち上がり波形において、３
０％出力レベル（６００ｍＶ）から７０％出力レベル
（１４００ｍＶ）まで増加するのに、390.625ｐｓかか
る。

【００３１】図３に示されたドライバ１６の出力特性に
基づいて、比較器１８に供給するストローブ信号の供給
タイミングを調整または校正する方法について説明す
る。まず、ドライバ１６の出力波形に含まれる線形区間
において、ドライバ１６が６００ｍＶを出力するタイミ
ングと、１４００ｍＶを出力するタイミングのタイミン
グ差を、オシロスコープなどの外部測定装置を用いて測
定する。また、ストローブ信号の得ようとするタイミン
グ分解能を設定する。測定されたタイミング差が390.62
5ｐｓであり、得ようとするタイミング分解能を7.8125
ｐｓに設定すると、ドライバ１６の出力が６００ｍＶか
ら１４００ｍＶまで増加するのにかかる時間390.625ｐ
ｓは、得ようとするタイミング分解能の５０倍に相当す
る（390.625ｐｓ＝7.8125ｐｓ×50）。それから、タイ
ミング差（390.625ｐｓ）と、得ようとするタイミング
分解能（7.8125ｐｓ）に基づいて、タイミング分解能に
対応する電圧分を演算により求める。この例において
は、ドライバ１６の出力が7.8125ｐｓ遅延するとき、ド
ライバ１６の出力電圧は、ΔＶ＝(１４００−６００）
／５０＝１６ｍＶだけ増加する。

【００３２】図１を参照して、タイミングリニアリティ
校正時には、スイッチ４０が開かれ、スイッチ４２が、
比較電位を論理比較器２２に供給するように閉じられ
る。タイミング発生器１０が、クロックを生成し、波形
整形器１４に供給する。波形整形器１４は、クロックに
基づいて、タイミングを調整するために用いるタイミン
グ調整用信号としてのパターン信号をドライバ１６に供
給する。波形整形器１４は、パターン発生器１２から供
給された信号の波形を整形してパターン信号を出力して
もよく、クロックに基づいて、パターン信号を出力して
もよい。

【００３３】ＤＣユニット３２が、論理値生成用比較器
２０の一方の入力端子に、所定の電位ＶＯＨを供給す
る。本実施形態においては、ＤＣユニット３２が、ドラ
イバ１６の３０％出力レベルに相当する６００ｍＶを、
論理値生成用比較器２０の一方の入力端子に供給する。
また、ドライバ１６は、パターン信号に基づいてドライ
バ出力信号を出力し、論理値生成用比較器２０の他方の
入力端子に供給する。論理値生成用比較器２０は、ＶＯ
Ｈ（６００ｍＶ）とドライバ出力信号のレベルとを比較
し、比較結果に基づいて、論理値を表現するレベル信号
を出力する。レベル信号は、論理比較器２２に供給され
る。論理比較器２２には、レベル信号と比較するための
比較電位が供給される。比較電位は、レベル信号のハイ
（Ｈ）値またはロー（Ｌ）値であってもよく、また、Ｈ
値とＬ値の間の値であってもよい。

【００３４】タイミング発生器１０は、所定の供給タイ
ミングで、ストローブ信号を論理比較器２２に供給す
る。このとき、ストローブ信号は、記憶部２６に予め格
納されている校正前の設計遅延データによる供給タイミ
ングでタイミング発生器１０から出力されてもよく、又
は任意の供給タイミングで出力されてもよい。論理比較
器２２は、ストローブ信号が供給されるタイミングで、
供給されたレベル信号と比較電位とのレベルを比較し、
レベル信号の論理値を判定する。処理部２４は、判定結
果を受け取り、判定結果に基づいてタイミング発生器１
０によるストローブ信号の供給タイミングを変更させ
る。処理部２４は、論理比較器２２の判定（比較）結果
が切り替わるまで、ストローブ信号の供給タイミングを
変更させて、判定結果が切り替わるタイミングを探す。
処理部２４は、判定結果の切り替わるタイミングを検出
すると、そのタイミングに関するデータを記憶部２６に
格納する。このタイミングは、続くタイミング調整プロ
セスにおいて、基準タイミングとして用いられる。

【００３５】続いて、ＤＣユニット３２が、６００ｍＶ
から所定の電圧増加分ΔＶだけ増加した電位ＶＯＨ（６
１６ｍＶ）を、論理値生成用比較器２０の一方の入力端
子に供給する。また、タイミング発生器１０が波形整形
器１４にクロックを供給し、波形整形器１４がクロック
に基づいてパターン信号をドライバ１６に供給する。ド
ライバ１６は、図３に示される出力波形を有するドライ
バ出力信号を出力し、論理値生成用比較器２０の他方の
入力端子に供給する。論理値生成用比較器２０は、６１
６ｍＶとドライバ出力信号のレベルとを比較し、比較結
果に基づいて、論理値を表現するレベル信号を出力す
る。レベル信号は、論理比較器２２に供給される。

【００３６】タイミング発生器１０は、所定の供給タイ
ミングで、ストローブ信号を論理比較器２２に供給す
る。論理比較器２２は、ストローブ信号が供給されるタ
イミングで、供給されたレベル信号と比較電位とのレベ
ルを比較し、レベル信号の論理値を判定する。処理部２
４は、判定結果を受け取り、判定結果に基づいてタイミ
ング発生器１０によるストローブ信号の供給タイミング
を変更させる。処理部２４は、論理比較器２２の比較結
果が切り替わるまで、ストローブ信号の供給タイミング
を変更させて、判定結果が切り替わるタイミングを探
す。処理部２４は、比較結果の切り替わるタイミングを
検出すると、そのタイミングに関するデータを記憶部２
６に格納する。このタイミングは、基準タイミングに対
して、半導体試験装置１００の実動作状態で、正確に7.
8125ｐｓだけ遅延している。

【００３７】本実施形態においては、ＤＣユニット３２
が、（６００＋Ｎ×１６）ｍＶ（Ｎは０以上５０以下の
整数）を比較器１８に供給し、処理部２４が、比較器１
８が出力するそれぞれの比較結果に基づいて、ストロー
ブ信号の供給タイミングを調整して、それぞれの比較結
果が切り替わるタイミングを探す。ＤＣユニット３２
が、得ようとするタイミング分解能に相当する電圧分ず
つ増加した電圧を比較器１８に供給し、タイミング調整
を行うことによって、所定の時間範囲（390.625ｐｓ）
でストローブ信号の所定のタイミング分解能（7.8125ｐ
ｓ）を得ることが可能となる。

【００３８】図４は、本実施形態によるタイミング調整
方法のフローチャートである。Ｓ１０で、本タイミング
調整フローが開始する。Ｓ１２で、ドライバ１６の出力
波形中の線形区間の二点を測定する。例えば、ドライバ
１６の３０％出力レベルおよび７０％出力レベルの電圧
値、および３０％出力レベルから７０％出力レベルまで
の変移時間（Ｔｂ−Ｔａ）を、オシロスコープなどを用
いて測定する。Ｓ１４で、ストローブ信号の得ようとす
るタイミング分解能分のレベル増加分ΔＶを演算により
求める。

【００３９】Ｓ１６で、比較器１８に、電圧ＶＯＨとド
ライバ出力を供給する。本実施例において、電圧ＶＯＨ
は、６００ｍＶである。それから、Ｓ１８で、所定のタ
イミングで、ストローブ信号を比較器１８に供給する。
Ｓ２０で、比較器１８の比較結果が切り替わるタイミン
グを検出することができなければ、Ｓ２２で、ストロー
ブ信号の供給タイミングをずらし、Ｓ１６に戻る。一
方、Ｓ２０で、比較器１８の比較結果が切り替わるタイ
ミングを検出することができたのであれば、この切り替
わりタイミングに関するデータを格納して、次のタイミ
ングの調整ステップに進む。

【００４０】Ｓ２４で、ＶＯＨをΔＶだけ増分する。Ｓ
２６で、ＶＯＨがＶｍａｘ（１４００ｍＶ）以下であれ
ば、Ｓ１６に戻り、所定のタイミング分解能だけ遅延し
たストローブ信号の供給タイミングの調整を実行する。
Ｓ２６で、ＶＯＨがＶｍａｘを超えると、本タイミング
調整フローはＳ２８で終了する。本実施形態によるタイ
ミング調整フローによると、基準タイミングから390.62
5ｐｓまでの期間において、タイミング分解能7.8125ｐ
ｓで、ストローブ信号を供給することが可能となる。

【００４１】以上、説明したタイミング調整方法による
と、ドライバ１６の出力が３０％レベルから７０％レベ
ルに変移する時間（390.625ｐｓ）に等しいタイミング
調整範囲を得ることが可能となる。以下に、このタイミ
ング調整範囲を拡大する方法について説明する。本実施
形態によるタイミング調整方法は、タイミング調整範囲
を広げるために、ドライバ１６の７０％出力レベルにス
トローブ信号の供給タイミングを調整した後、ドライバ
１６の出力するドライバ出力信号を、所定時間遅延させ
ることを一つの特徴とする。本実施形態においては、ド
ライバ出力信号を遅延させるために、ドライバ１６に供
給するパターン信号を遅延させる。このとき、タイミン
グ発生器１０が、波形整形器１４に供給するクロックを
遅延させて、波形整形器１４が、遅延したパターン信号
を出力してもよく、また、波形整形器１４とドライバ１
６の間に、遅延素子を設けて、パターン信号を遅延させ
てもよい。さらには、波形整形器１４が、パターン信号
を遅延させてもよい。また、ドライバ１６の駆動タイミ
ングを定める駆動制御信号が遅延されてもよい。

【００４２】図５は、図３に示されたドライバ１６の出
力波形と、その波形を所定時間遅延した遅延波形を示
す。図５においては、遅延波形は、元の出力波形から39
0.625ｐｓ遅れている。

【００４３】ドライバ１６の７０％出力レベルのタイミ
ングＴｂに基づいて、ストローブ信号の供給タイミング
を調整した後、その供給タイミングに関するデータを、
第２基準タイミングとして、記憶部２６に格納する。そ
れから、ドライバ１６から出力されるドライバ出力信号
を、遅延させる。ドライバ出力信号の遅延量は、本実施
形態では390.625ｐｓとするが、別の実施形態では、39
0.625ｐｓ以下であってもよい。すなわち、遅延された
ドライバ出力は、タイミングＴｂにおいて、３０％出力
レベル（６００ｍＶ）から７０％出力レベル（１４００
ｍＶ）の間の出力値をとるのが好ましい。

【００４４】ドライバ１６が、遅延されたドライバ出力
信号を、論理値生成用比較器２０の他方の入力端子に供
給する。また、ＤＣユニット３２が、論理値生成用比較
器２０の一方の入力端子に、３０％出力レベル（６００
ｍＶ）の近傍の所定の電位を供給する。ここで、ＤＣユ
ニット３２が供給する電位は、６００ｍＶであってもよ
い。論理値生成用比較器２０は、供給された所定の電位
と、遅延されたドライバ出力信号のレベルとを比較し、
比較結果に基づいて、論理値を表現するレベル信号を出
力する。

【００４５】タイミング発生器１０が、論理比較器２２
に第２基準タイミングＴｂでストローブ信号を供給す
る。論理比較器２２は、第２基準タイミングＴｂで、論
理値生成用比較器２０が出力するレベル信号の論理値を
判定する。処理部２４は、判定結果を受け取り、判定結
果に基づいて、ＤＣユニット３２を制御して、論理値生
成用比較器２０に供給する電位を調整し、判定結果が切
り替わる電位を探す。この実施形態では、ＤＣユニット
３２の供給電位が６００ｍＶであるとき、処理部２４
が、論理比較器２２の出力する判定結果が切り替わるこ
とを検出する。すなわち、図５を参照すると、処理部２
４は、タイミングＴｂにおける遅延ドライバ出力波形の
出力レベルを探す。記憶部２６は、ドライバ出力信号を
遅延させる遅延データと、所定の基準タイミングＴａか
らのタイミング差に関するデータなどを格納する。それ
から、ＤＣユニット３２の供給電位を所定のタイミング
分解能に相当する電圧分だけ増加して、ストローブ信号
のタイミング調整を行うことによって、タイミング調整
範囲を、（Ｔｃ−Ｔａ）＝781.25ｐｓに拡大することが
可能となる。また、以上のタイミング調整範囲拡大フロ
ーを繰り返して行うことによって、タイミング調整範囲
を更に拡大することも可能となる。

【００４６】図６は、半導体素子から出力される立ち上
がり波形を示す。図６に示される出力波形は、半導体素
子の出力をオシロスコープなどにより測定することによ
って得られる。以下において、測定された出力波形を用
いてストローブ信号のタイミング調整を行う本発明によ
る第２実施形態を説明する。

【００４７】本実施形態においては、まず、得ようとす
るストローブ信号のタイミング分解能をサンプリング周
期として、半導体素子の出力波形を測定する。例えば、
得ようとするタイミング分解能が7.8125ｐｓであると
き、タイミングＴｄを基準として、7.8125ｐｓずつ遅延
したタイミングＴｅ、Ｔｆ、Ｔｇ・・・の出力レベルを
測定する。図６に示されるように、タイミングＴｄの出
力電位がＶｄ、タイミングＴｅの出力電位がＶｅ、タイ
ミングＴｆの出力電位がＶｆ、タイミングＴｇの出力電
位がＶｇであることが測定される。

【００４８】図１を参照して、ＤＣユニット３２が、論
理値生成用比較器２０の一方の入力端子に、所定の電位
Ｖｄを供給する。また、ドライバ１６は、図６に出力波
形が示されるドライバ出力信号を、論理値生成用比較器
２０の他方の入力端子に供給する。論理値生成用比較器
２０は、電位Ｖｄとドライバ出力信号のレベルとを比較
し、比較結果に基づいて、論理値を表現するレベル信号
を出力する。レベル信号は、論理比較器２２に供給され
る。

【００４９】タイミング発生器１０は、所定の供給タイ
ミングで、ストローブ信号を論理比較器２２に供給す
る。論理比較器２２は、ストローブ信号が供給されるタ
イミングで、供給されたレベル信号と比較電位とのレベ
ルを比較し、レベル信号の論理値を判定する。処理部２
４は、判定結果を受け取り、判定結果に基づいてタイミ
ング発生器１０によるストローブ信号の供給タイミング
を変更させ、判定結果が切り替わるタイミングを探す。
処理部２４は、論理比較器２２の判定（比較）結果が切
り替わるまで、ストローブ信号の供給タイミングを変更
させる。処理部２４は、比較結果の切り替わるタイミン
グを検出すると、そのタイミングに関するデータを記憶
部２６に格納する。このタイミングは、続くタイミング
調整において、基準タイミングとして用いられる。

【００５０】続いて、ＤＣユニット３２が、電位Ｖｅ
を、論理値生成用比較器２０の一方の入力端子に供給す
る。また、タイミング発生器１０が波形整形器１４にク
ロックを供給し、波形整形器１４がクロックに基づいて
パターン信号をドライバ１６に供給する。ドライバ１６
は、図６に示される出力波形を有するドライバ出力信号
を出力し、論理値生成用比較器２０の他方の入力端子に
供給する。論理値生成用比較器２０は、電位Ｖｅとドラ
イバ出力信号のレベルとを比較し、比較結果に基づい
て、論理値を表現するレベル信号を出力する。レベル信
号は、論理比較器２２に供給される。

【００５１】タイミング発生器１０は、所定の供給タイ
ミングで、ストローブ信号を論理比較器２２に供給す
る。論理比較器２２は、ストローブ信号が供給されるタ
イミングで、供給されたレベル信号と比較電位とのレベ
ルを比較し、レベル信号の論理値を判定する。処理部２
４は、判定結果を受け取り、判定結果に基づいてタイミ
ング発生器１０によるストローブ信号の供給タイミング
を変更させ、判定結果が切り替わるタイミングを探す。
処理部２４は、判定結果の切り替わるタイミングを検出
すると、そのタイミングに関するデータを記憶部２６に
格納する。このタイミングは、基準タイミングに対し
て、半導体試験装置１００の実動作状態で、（Ｔｅ−Ｔ
ｄ）7.8125ｐｓだけ遅延している。

【００５２】本実施形態においては、ＤＣユニット３２
が、ドライバ１６の出力波形中の変移区間において、ド
ライバ１６が電位Ｖｄを出力するタイミングＴｄに対し
て、所定のタイミング差（7.8125ｐｓ）を有するタイミ
ングＴｅで出力される電位Ｖｅを、比較器１８に供給す
る。この所定のタイミング差は、電位Ｖｄを用いて調整
されたストローブ信号の供給タイミングと電位Ｖｅを用
いて調整されたストローブ信号の供給タイミングとのタ
イミングのずれに相当する。比較器１８は、さらに、電
位Ｖｆ、Ｖｇを、ドライバ出力信号のレベルと比較す
る。処理部２４が、比較器１８が出力するそれぞれの比
較結果に基づいて、ストローブ信号の供給タイミングを
調整して、それぞれの比較結果が切り替わるタイミング
を探す。これにより、ストローブ信号の所定のタイミン
グ分解能（7.8125ｐｓ）を得ることが可能となる。

【００５３】第１実施形態および第２実施形態を通じ
て、比較器１８に供給するストローブ信号のタイミング
調整方法（タイミングリニアリティキャリブレーション
方法）について説明してきた。特に、第１実施形態およ
び第２実施形態においては、比較器１８における論理比
較器２２に供給するストローブ信号のタイミング調整方
法を説明した。以下においては、比較器１８における論
理値生成用比較器２０に供給するストローブ信号のタイ
ミング調整方法の本発明における第３の実施形態につい
て説明する。

【００５４】図７は、論理値生成用比較器２０に供給す
るストローブ信号のタイミングを調整または校正する構
成を示した機能ブロック図である。図７において図１の
構成と同一の符号を付された構成は、図１において対応
する構成と同一または同様の機能および動作を実現す
る。

【００５５】タイミング発生器１０が、タイミング調整
用信号を生成し、半導体素子であるドライバ１６に供給
する。図１と同様に、タイミング発生器１０とドライバ
１６の間には、タイミング発生器１０の出力レベルなど
をドライバ１６の入力特性に合わせる波形整形器が設け
られてもよい。

【００５６】ＤＣユニット３２が、論理値生成用比較器
２０の一方の入力端子に、所定の電位Ｖ１を供給する。
また、ドライバ１６は、タイミング調整用信号に基づい
てドライバ出力信号を出力し、論理値生成用比較器２０
の他方の入力端子に供給する。タイミング発生器１０
は、所定の供給タイミングで、ストローブ信号を論理比
較器２２に供給する。論理値生成用比較器２０は、スト
ローブ信号が供給されるタイミングで、Ｖ１とドライバ
出力信号のレベルとを比較し、比較結果に基づいて、論
理値を表現するレベル信号を出力する。レベル信号は、
処理部２４に供給される。

【００５７】処理部２４は、比較結果を受け取り、比較
結果に基づいてタイミング発生器１０によるストローブ
信号の供給タイミングを変更させる。処理部２４は、ス
トローブ信号の供給タイミングを変更させ、論理値生成
用比較器２０の比較結果が切り替わるタイミングを探
す。処理部２４は、比較結果の切り替わるタイミングを
検出すると、そのタイミングに関するデータを記憶部２
６に格納する。このタイミングは、続くタイミング調整
において、基準タイミングとして用いられる。

【００５８】続いて、ＤＣユニット３２が、所定の電圧
増加分ΔＶだけ増加した電位Ｖ２（Ｖ１＋ΔＶ）を、論
理値生成用比較器２０の一方の入力端子に供給する。電
位Ｖ２は、電位Ｖ１、ドライバ１６の出力波形およびス
トローブ信号の得ようとするタイミング分解能に基づい
て定められる。ドライバ１６の出力波形において、ドラ
イバ１６が電位Ｖ１を出力するタイミングと電位Ｖ２を
出力するタイミングとのタイミング差は、既知である
か、又は演算などによりほぼ正確に予測できることが望
ましい。タイミング発生器１０がドライバ１６にタイミ
ング調整用信号を供給する。ドライバ１６は、タイミン
グ調整用信号に基づいてドライバ出力信号を出力し、論
理値生成用比較器２０の他方の入力端子に供給する。

【００５９】タイミング発生器１０は、所定の供給タイ
ミングで、ストローブ信号を論理値生成用比較器２０に
供給する。論理値生成用比較器２０は、ストローブ信号
が供給されるタイミングで、Ｖ２とドライバ出力信号の
レベルとを比較し、比較結果に基づいて、論理値を表現
するレベル信号を出力する。レベル信号は、処理部２４
に供給される。処理部２４は、ストローブ信号の供給タ
イミングを変更させ、論理値生成用比較器２０の比較結
果が切り替わるタイミングを探す。処理部２４は、比較
結果の切り替わるタイミングを検出すると、そのタイミ
ングに関するデータを記憶部２６に格納する。このタイ
ミングは、基準タイミングに対して、半導体試験装置１
００の実動作状態で、ドライバ１６が電位Ｖ１を出力す
るタイミングと電位Ｖ２を出力するタイミングとのタイ
ミング差分だけ遅延している。

【００６０】上記説明から明らかなように、本発明によ
れば、ストローブ信号の供給タイミングを正確に調整ま
たは校正することができる。以上、本発明を実施の形態
を用いて説明したが、本発明の技術的範囲は上記実施の
形態に記載の範囲には限定されない。上記実施形態に、
多様な変更又は改良を加えることができることが当業者
に明らかである。その様な変更又は改良を加えた形態も
本発明の技術的範囲に含まれることが、特許請求の範囲
の記載から明らかである。

【００６１】

【発明の効果】本発明によると、ストローブ信号の供給
タイミングを正確に調整または校正することができる、
という効果を奏する。

【図面の簡単な説明】

【図１】被試験デバイス３０を試験する半導体試験装置
１００の概略ブロック図を示す。

【図２】半導体素子から出力される波形を示す。

【図３】半導体素子であるドライバ１６から出力される
立ち上がり波形の一例を示す。

【図４】本実施形態によるタイミング調整方法のフロー
チャートである。

【図５】図３に示されたドライバ１６の出力波形と、そ
の波形を所定時間遅延した遅延波形を示す。

【図６】半導体素子から出力される立ち上がり波形を示
す。

【図７】論理値生成用比較器２０に供給するストローブ
信号のタイミングを調整または校正する構成を示した機
能ブロック図である。

【符号の説明】

１０・・・タイミング発生器、１２・・・パターン発生
器、１４・・・波形整形器、１６・・・ドライバ、１８
・・・比較器、２０・・・論理値生成用比較器、２２・
・・論理比較器、２４・・・処理部、２６・・・記憶
部、３０・・・被試験デバイス、３２・・・ＤＣユニッ
ト、４０、４２・・・スイッチ、１００・・・半導体試
験装置

Claims (17)

【特許請求の範囲】
1. 【請求項１】 比較器に供給するストローブ信号の供給
   タイミングを調整するタイミング調整方法であって、 半導体素子にタイミング調整用信号を供給するタイミン
   グ調整用信号供給ステップと、 前記比較器の一方の入力端子に、第１電位を供給する第
   １電位供給ステップと、 前記タイミング調整用信号に基づいて前記半導体素子か
   ら出力された出力信号を、前記比較器の他方の入力端子
   に供給するステップと、 前記比較器に前記ストローブ信号を供給するステップ
   と、 前記比較器が出力する比較結果に基づいて、前記ストロ
   ーブ信号の供給タイミングを調整し、前記比較結果が切
   り替わる第１タイミングを探す第１調整ステップとを備
   えたことを特徴とするタイミング調整方法。
2. 【請求項２】 前記第１調整ステップの終了後、 前記比較器の前記一方の入力端子に、前記第１電位とは
   異なる値を示す第２電位を供給する第２電位供給ステッ
   プと、 前記半導体素子から出力された出力信号を、前記比較器
   の前記他方の入力端子に供給するステップと、 前記比較器に前記ストローブ信号を供給するステップ
   と、 前記比較器が出力する比較結果に基づいて、前記ストロ
   ーブ信号の供給タイミングを調整し、前記比較結果が切
   り替わる第２タイミングを探す第２調整ステップとを備
   えたことを特徴とする請求項１に記載のタイミング調整
   方法。
3. 【請求項３】 前記第２電位供給ステップは、前記半導
   体素子の出力波形中の変移区間において、前記半導体素
   子が前記第１電位を出力するタイミングに対して、所定
   のタイミング差を有するタイミングで出力される前記第
   ２電位を、前記比較器の前記一方の入力端子に供給する
   ステップを有することを特徴とする請求項２に記載のタ
   イミング調整方法。
4. 【請求項４】 前記所定のタイミング差は、前記第１タ
   イミングと前記第２タイミングのずれに相当することを
   特徴とする請求項３に記載のタイミング調整方法。
5. 【請求項５】 前記タイミング調整用信号供給ステップ
   を行う前に、前記半導体素子の出力波形を測定するステ
   ップと、 前記出力波形に基づいて、前記比較器に供給する前記第
   １電位の値を定めるステップとを備えることを特徴とす
   る請求項２から４のいずれかに記載のタイミング調整方
   法。
6. 【請求項６】 前記第１電位、前記出力波形および前記
   ストローブ信号の得ようとするタイミング分解能に基づ
   いて、前記比較器に供給する前記第２電位の値を定める
   ステップを備えることを特徴とする請求項５に記載のタ
   イミング調整方法。
7. 【請求項７】 前記出力波形に含まれる線形区間におい
   て、前記半導体素子が前記第１電位を出力するタイミン
   グと、前記第２電位を出力するタイミングのタイミング
   差を測定するステップと、 前記タイミング差と、前記ストローブ信号の得ようとす
   るタイミング分解能に基づいて、前記比較器の前記一方
   の入力端子に供給するための前記タイミング分解能に対
   応する電圧分を演算により求めるステップを備えること
   を特徴とする請求項２から４のいずれかに記載のタイミ
   ング調整方法。
8. 【請求項８】 前記第２電位供給ステップは、前記出力
   波形に基づいて、前記第１電位から、前記ストローブ信
   号の得ようとするタイミング分解能に対応する電圧分ず
   つ変化させた電位を、前記比較器の前記一方の入力端子
   に供給するステップを有し、 前記第２調整ステップは、変化された電位が供給された
   前記比較器が出力するそれぞれの比較結果に基づいて、
   前記ストローブ信号の供給タイミングを調整して、それ
   ぞれの前記比較結果が切り替わるタイミングを探すステ
   ップを有することを特徴とする請求項５から７のいずれ
   かに記載のタイミング調整方法。
9. 【請求項９】 前記比較器の前記一方の入力端子に、前
   記第１電位とは異なる値を示す第３電位を供給する第３
   電位供給ステップと、前記半導体素子から出力された出
   力信号を、前記比較器の前記他方の入力端子に供給する
   ステップと、 前記比較器に前記ストローブ信号を供給するステップ
   と、 前記比較器が出力する比較結果に基づいて、前記ストロ
   ーブ信号の供給タイミングを調整し、前記比較結果が切
   り替わる第３タイミングを探す第３調整ステップと、 遅延されたタイミング調整用信号を、前記半導体素子に
   供給するステップと、 遅延された前記タイミング調整用信号に基づいて前記半
   導体素子から出力された出力信号を、前記比較器の前記
   他方の入力端子に供給するステップと、 前記比較器の前記一方の入力端子に、所定の電位を供給
   するステップと、 前記比較器に前記第３タイミングで前記ストローブ信号
   を供給するステップと、 前記比較器が出力する比較結果に基づいて、前記比較器
   に供給する電位を調整し、前記比較結果が切り替わる第
   ４電位を探す電位調整ステップとを備えたことを特徴と
   する請求項１から８のいずれかに記載のタイミング調整
   方法。
10. 【請求項１０】 半導体素子は、ドライバであることを
    特徴とする請求項１から９のいずれかに記載のタイミン
    グ調整方法。
11. 【請求項１１】 論理比較器に供給するストローブ信号
    の供給タイミングを調整するタイミング調整方法であっ
    て、 半導体素子にタイミング調整用信号を供給するタイミン
    グ調整用信号供給ステップと、 論理値生成用比較器の一方の入力端子に、第１電位を供
    給する第１電位供給ステップと、 前記タイミング調整用信号に基づいて前記半導体素子か
    ら出力された出力信号を、前記論理値生成用比較器の他
    方の入力端子に供給するステップと、 前記論理値生成用比較器が出力する比較結果を、前記論
    理比較器に供給するステップと、 前記論理比較器に前記ストローブ信号を供給するステッ
    プと、 前記論理値生成用比較器が出力する比較結果を供給され
    た前記論理比較器が論理値を判定した判定結果に基づい
    て、前記ストローブ信号の供給タイミングを調整し、前
    記判定結果が切り替わる第１タイミングを探す第１調整
    ステップと、 前記半導体素子の出力波形中の変移区間において、前記
    半導体素子が前記第１電位を出力するタイミングに対し
    て、所定のタイミング差を有するタイミングで出力され
    る前記第２電位を、前記比較器の前記一方の入力端子に
    供給する第２電位供給ステップと、 前記半導体素子から出力された出力信号を、前記論理値
    生成用比較器の他方の入力端子に供給するステップと、 前記論理値生成用比較器が出力する比較結果を、前記論
    理比較器に供給するステップと、 前記論理比較器に前記ストローブ信号を供給するステッ
    プと、 前記論理値生成用比較器が出力する比較結果を供給され
    た前記論理比較器が論理値を判定した判定結果に基づい
    て、前記ストローブ信号の供給タイミングを調整し、前
    記判定結果が切り替わる第２タイミングを探す第２調整
    ステップとを備えたことを特徴とするタイミング調整方
    法。
12. 【請求項１２】 前記第２電位供給ステップは、前記半
    導体素子の出力波形に基づいて、前記第１電位から、前
    記ストローブ信号の得ようとするタイミング分解能に対
    応する電圧分ずつ変化させた電位を、前記論理値生成用
    比較器の前記一方の入力端子に供給するステップを有
    し、 前記第２調整ステップは、変化された電位が供給された
    前記論理値生成用比較器が出力するそれぞれの比較結果
    を供給された前記論理比較器が論理値を判定した判定結
    果に基づいて、前記ストローブ信号の供給タイミングを
    調整して、それぞれの前記判定結果が切り替わるタイミ
    ングを探すステップを有することを特徴とする請求項１
    １に記載のタイミング調整方法。
13. 【請求項１３】 前記論理値生成用比較器の前記一方の
    入力端子に、前記第１電位とは異なる値を示す第３電位
    を供給する第３電位供給ステップと、 前記半導体素子から出力された出力信号を、前記論理値
    生成用比較器の前記他方の入力端子に供給するステップ
    と、 前記論理比較器に前記ストローブ信号を供給するステッ
    プと、 前記論理値生成用比較器が出力する比較結果を供給され
    た前記論理比較器が論理値を判定した判定結果に基づい
    て、前記ストローブ信号の供給タイミングを調整し、前
    記判定結果が切り替わる第３タイミングを探す第３調整
    ステップと、 遅延されたタイミング調整用信号を、前記半導体素子に
    供給するステップと、 遅延された前記タイミング調整用信号に基づいて前記半
    導体素子から出力された出力信号を、前記論理値生成用
    比較器の前記他方の入力端子に供給するステップと、 前記論理値生成用比較器の前記一方の入力端子に、所定
    の電位を供給するステップと、 前記論理比較器に前記第３タイミングで前記ストローブ
    信号を供給するステップと、 前記論理値生成用比較器が出力する比較結果を供給され
    た前記論理比較器が論理値を判定した判定結果に基づい
    て、前記論理値生成用比較器に供給する電位を調整し、
    前記判定結果が切り替わる第４電位を探す電位調整ステ
    ップとを備えたことを特徴とする請求項１１または１２
    に記載のタイミング調整方法。
14. 【請求項１４】 パターン信号を出力する波形整形器
    と、前記パターン信号を被試験デバイスに供給するドラ
    イバと、前記被試験デバイスから出力される出力信号
    を、論理値を表現するレベル信号に変換する論理値生成
    用比較器と、前記論理値生成用比較器から出力される前
    記レベル信号に基づいて前記被試験デバイスの出力の良
    否を判定する論理比較器と、クロックを生成し、且つ前
    記論理比較器の判定タイミングを定めるストローブ信号
    を生成するタイミング発生器とを備えた半導体試験装置
    において、前記ストローブ信号を前記論理比較器に供給
    する供給タイミングを校正するタイミングキャリブレー
    ション方法であって、 前記タイミング発生器で生成されたクロックを、前記波
    形整形器に供給するステップと、 前記クロックに基づいて前記波形整形器により出力され
    るパターン信号を、前記ドライバに供給するステップ
    と、 前記論理値生成用比較器の一方の入力端子に、第１電位
    を供給する第１電位供給ステップと、 前記パターン信号に基づいて前記ドライバから出力され
    たドライバ出力信号を、前記論理値生成用比較器の他方
    の入力端子に供給するステップと、 前記論理値生成用比較器より出力されるレベル信号を、
    前記論理比較器に供給するステップと、 前記論理比較器に前記ストローブ信号を供給するステッ
    プと、 前記レベル信号を供給された前記論理比較器が論理値を
    判定した判定結果に基づいて、前記ストローブ信号の供
    給タイミングを調整し、前記判定結果が切り替わる第１
    タイミングを探す第１調整ステップとを備えたことを特
    徴とするタイミングキャリブレーション方法。
15. 【請求項１５】 前記第１調整ステップの終了後、 前記ドライバの出力波形中の変移区間において、前記ド
    ライバが前記第１電位を出力するタイミングに対して、
    所定のタイミング差を有するタイミングで出力される前
    記第２電位を、前記論理値生成用比較器の前記一方の入
    力端子に供給する第２電位供給ステップと、 前記ドライバから出力されたドライバ出力信号を、前記
    論理値生成用比較器の前記他方の入力端子に供給するス
    テップと、 前記論理値生成用比較器が出力するレベル信号を、前記
    論理比較器に供給するステップと、 前記論理比較器に前記ストローブ信号を供給するステッ
    プと、 前記レベル信号を供給された前記論理比較器が論理値を
    判定した判定結果に基づいて、前記ストローブ信号の供
    給タイミングを調整し、前記判定結果が切り替わる第２
    タイミングを探す第２調整ステップとを備えたことを特
    徴とする請求項１４に記載のタイミングキャリブレーシ
    ョン方法。
16. 【請求項１６】 前記第２電位供給ステップは、前記ド
    ライバの出力波形に基づいて、前記第１電位から、前記
    ストローブ信号の得ようとするタイミング分解能に対応
    する電圧分ずつ変化させた電位を、前記論理値生成用比
    較器の一方の入力端子に供給するステップを有し、 前記第２調整ステップは、変化された電位が供給された
    前記論理値生成用比較器が出力するそれぞれのレベル信
    号を供給された前記論理比較器が論理値を判定したそれ
    ぞれの判定結果に基づいて、前記ストローブ信号の供給
    タイミングを調整して、それぞれの前記判定結果が切り
    替わるタイミングを探すステップを有することを特徴と
    する請求項１５に記載のタイミングキャリブレーション
    方法。
17. 【請求項１７】 前記論理値生成用比較器の前記一方の
    入力端子に、前記第１電位とは異なる値を示す第３電位
    を供給する第３電位供給ステップと、 前記ドライバから出力された出力信号を、前記論理値生
    成用比較器の他方の入力端子に供給するステップと、 前記論理比較器に前記ストローブ信号を供給するステッ
    プと、 前記レベル信号を供給された前記論理比較器が論理値を
    判定した判定結果に基づいて、前記ストローブ信号の供
    給タイミングを調整し、前記比較結果が切り替わる第３
    タイミングを探す第３調整ステップと、 遅延されたタイミング調整用信号を、前記ドライバに供
    給するステップと、 遅延された前記タイミング調整用信号に基づいて前記ド
    ライバから出力されたドライバ出力信号を、前記論理値
    生成用比較器の前記他方の入力端子に供給するステップ
    と、 前記論理値生成用比較器の前記一方の入力端子に、所定
    の電位を供給するステップと、 前記論理比較器に前記第３タイミングで前記ストローブ
    信号を供給するステップと、 前記レベル信号を供給された前記論理比較器が論理値を
    判定した判定結果に基づいて、前記論理値生成用比較器
    に供給する電位を調整し、前記比較結果が切り替わる第
    ４電位を探す電位調整ステップとを備えたことを特徴と
    する請求項１４から１６のいずれかに記載のタイミング
    キャリブレーション方法。