DE10121291B4 - Verfahren zum Kalibrieren einer Testvorrichtung zum parallelen Testen einer Mehrzahl von elektronischen Bauteilen - Google Patents
Verfahren zum Kalibrieren einer Testvorrichtung zum parallelen Testen einer Mehrzahl von elektronischen Bauteilen Download PDFInfo
- Publication number
- DE10121291B4 DE10121291B4 DE10121291A DE10121291A DE10121291B4 DE 10121291 B4 DE10121291 B4 DE 10121291B4 DE 10121291 A DE10121291 A DE 10121291A DE 10121291 A DE10121291 A DE 10121291A DE 10121291 B4 DE10121291 B4 DE 10121291B4
- Authority
- DE
- Germany
- Prior art keywords
- test
- dut
- time
- critical parameter
- electronic components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Verfahren
zum Kalibrieren einer Testvorrichtung zur Messung eines zeitkritischen
Parameters elektronischer Bauteile, insbesondere Halbleiter-Speicher, mit
einer Mehrzahl von Testpositionen (DUT) zur chargenweisen Aufnahme
von elektronischen Bauteilen, wobei die Testpositionen (DUT) mit
einer Messeinheit individuell verbunden sind und wobei der zeitkritische
Parameter von individuellen Eigenschaften der Testpositionen (DUT)
abhängig
ist, gekennzeichnet durch die folgenden Verfahrenschritte:
a) Messen des zeitkritischen Parameters mehrerer zeitlich nacheinander in einer Testposition (DUT) angeordneten elektronischen Bauteile für jede Testposition der Testvorrichtung;
b) Ermitteln eines positionsspezifischen Mittelwertes des zeitkritischen Parameters für die jeweilige Testposition (DUT) aus den Messwerten für die entsprechende Testposition (DUT);
c) Ermitteln eines positionsunabhängigen Mittelwertes des zeitkritischen Parameters aus den Messwerten für mehrere Testpositionen (DUT);
d) Ermitteln der Differenz zwischen dem positionsunabhängigen und dem positionsspezifischen Mittelwert des zeitkritischen Parameters für jede Testposition (DUT); und
e) Kalibrieren der Messeinheit, in dem die für jede Testposition (DUT) zuvor ermittelte Differenz zum positionsspezifischen...
a) Messen des zeitkritischen Parameters mehrerer zeitlich nacheinander in einer Testposition (DUT) angeordneten elektronischen Bauteile für jede Testposition der Testvorrichtung;
b) Ermitteln eines positionsspezifischen Mittelwertes des zeitkritischen Parameters für die jeweilige Testposition (DUT) aus den Messwerten für die entsprechende Testposition (DUT);
c) Ermitteln eines positionsunabhängigen Mittelwertes des zeitkritischen Parameters aus den Messwerten für mehrere Testpositionen (DUT);
d) Ermitteln der Differenz zwischen dem positionsunabhängigen und dem positionsspezifischen Mittelwert des zeitkritischen Parameters für jede Testposition (DUT); und
e) Kalibrieren der Messeinheit, in dem die für jede Testposition (DUT) zuvor ermittelte Differenz zum positionsspezifischen...
Description
- Die Erfindung betrifft ein Verfahren zum Kalibrieren einer Testvorrichtung zum parallelen Testen einer Mehrzahl von elektronischen Bauteilen, insbesondere Halbleiter-Speichern, auf einen zeitkritischen Parameter, bei dem die Bauteile chargenweise in vorgegebenen Testpositionen positioniert werden und der Parameter gemessen wird, wobei die verschiedenen Testpositionen mangels Identität und aufgrund von individuellen Verdrahtungen mit einer Messeinheit zum Messen des Parameters unterschiedliche Messergebnisse liefern, die auf Grundlage einer Mittelwertbildung der Parametermessungen in sämtlichen Testpositionen ausgeglichen werden.
- Unter Testen eines Bausteins wird vorliegend die Betrachtung des Bausteins unter einem bestimmten zeitkritischen Wert verstanden, um auf "Test bestanden" bzw. "Pass" bzw. "Test nicht bestanden" bzw. "Fail" zu entscheiden. Hierbei bestimmt die Zeitablaufgenauigkeit, die sogenannte OTA (OTA steht für Overall Timing Accuracy) einer Testvorrichtung die Genauigkeitsgrenze, mit welcher der Baustein, beispielsweise ein SGRAM qualifiziert werden kann. Die zu überprüfenden Zeitparameter erfordern eine Genauigkeit des Testsystems, die um den Faktor 4 bis 6 besser ist als der zu überprüfende Zeitparameter. Bisherige Testvorrichtungen sind für die aktuell bestehenden Anforderungen im Zusammenhang mit Halbleiter-Speicherbausteinen, wie etwa den SGRAM 32M und 128M nicht ohne weiteres geeignet, weil der vorstehend genannte Faktor 4 bis 6 durch diese Vorrichtung nicht gewährleistet ist. Grundsätzlich lässt sich dieses Problem überwinden durch die alternative Nutzung von Testvorrichtungen, die die erforderliche Genauigkeit erbringen. Dies hat jedoch den Nachteil, dass bisherige, teuer angeschaffte Testvorrichtungen durch neue Vorrichtungen größerer Messgenauigkeit ersetzt werden müssen.
- Aus der
DE 199 395 95 C1 ist eine Testanordnung für eine Vielzahl von Halbleiterschaltungen bekannt, bei der die Testsignale in eine bestimmte zeitliche Relation zum Systemtakt gebracht werden, wobei eine Synchronisation der Testsignale stattfindet. - Die Aufgabe der vorliegenden Erfindung besteht darin, ein eingangs genanntes Verfahren zu schaffen, das es gestattet, Zeitparameter von Bauteilen, insbesondere Halbleiter-Speichern zuverlässig zu prüfen, ohne bisherige Testvorrichtungen durch teuere neue Testvorrichtungen mit höherer Genauigkeit ersetzen zu müssen.
- Gelöst wird diese Aufgabe durch die Merkmale des Anspruchs 1. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
- Mit anderen Worten verbessert das erfindungsgemäße Verfahren die Genauigkeitsgrenze der Testvorrichtung im Bereich des sogenannten Skew-Errors (Skew-Error steht für den Zeitunterschied von mehreren Signalen bezogen auf eine bestimmte Flanke, resultierend aus unterschiedlichen Laufzeiten). Dies hat den unmittelbaren Vorteil, dass bisherige Testvorrichtungen weiterhin genützt werden können und nicht durch neue ersetzt werden müssen.
- Mit anderen Worten werden die Grenzen bisheriger Testvorrichtungen hinsichtlich des Timings bzw. Zeitablaufs und der Kalibrierung durch eine statistische Methode hinausgeschoben. Im einzelnen wird ein zu testender Bauteil mit einem bekannten bestmöglichen Zeitparameter erfindungsgemäß in den Genauigkeitsgrenzen der Testvorrichtung gemessen. Das Messergebnis, welches mit dem erfindungsgemäßen Verfahren erzielt wird, basiert auf statistisch hinreichenden Probenahmen bzw. Samples, um mit der aus der Mathematik bekannten Dichtefunktionen, beispielsweise der Gauss-Funktion die Begrenzung durch die Bandbreite zu verbessern, die den bisherigen Testvorrichtungen eigen ist. Durch das erfindungsgemäße Verfahren können einzelne oder auch Gruppen von Testvorrichtungskanälen, vorliegend auch als Testpositionen bezeichnet, um mehrere Faktoren bezüglich des Timing (Skew) verbessert werden.
- Vorteilhaft ist ferner, dass das erfindungsgemäße Verfahren nicht zur Anwendung auf eine bestimmte Testvorrichtung beschränkt, sondern universell anwendbar ist. Voraussetzung für den Einsatz des erfindungsgemäßen Verfahrens ist lediglich die Kenntnis des Kalibriersystems an der jeweiligen Testvorrichtung und des Timings an dem zu messenden Baustein.
- Im einzelnen sieht das erfindungsgemäße Verfahren vor, dass in jeder Testposition ein positionsspezifischer Mittelwert aus chargenweisen Parametermessungen gebildet wird, dass ein positionsunabhängiger Mittelwert der chargenweisen Parametermessungen in sämtlichen Testpositionen gebildet wird, und dass für jede Testposition die Differenz zwischen dem positionsunabhängigen und dem positionsspezifischen Mittelwert zum positionsspezifischen Mittelwert addiert wird.
- Erfindungsgemäß erfolgt die Kalibrierung nicht einmalig, sondern durch sukzessive Angleichung mit fortschreitender Messprozedur zur sukzessiven Verbesserung der Messgenauigkeit. Dabei ist insbesondere vorgesehen, die Kalibrierung abhängig vom Takt der Chargen vorzunehmen. Bevorzugt entspricht dabei der Aktualisierungstakt dem Chargentakt.
- Nachfolgend wird die Erfindung anhand der Zeichnung beispielhaft näher erläutert; in dieser zeigen:
-
1 ein typisches Zeitlaufdiagramm von Signalen eines zu testenden Bausteins, -
2 eine Gauss-Verteilung eines gemessenen zeitkritischen Parameters verschiedener Bausteine, -
3 schematisch eine Ausführungsform einer Testvorrichtung zum Testen eines zeitkritischen Parameters von elektronischen Bauteilen, -
4 die Verteilung eines gemessenen zeitkritischen Parameters verschiedener zu testender Bausteine in verschiedenen Testpositionen der Testvorrichtung von3 , -
5 die Abhängigkeit der Ausbeuten von den Testpositionen, und -
6 den Korrekturverlauf der positionsabhängigen Mittelwerte der einzelnen Testpositionen bei Anwendung des erfindungsgemäßen Kalibrierverfahrens. - Das Verfahren zum Kalibrieren einer Testvorrichtung zum parallelen Testen einer Mehrzahl von elektronischen Bauteilen, insbesondere Halbleiter-Speicher, auf einen zeitkritischen Parameter, um die Funktion "Test bestanden" und "Test nicht bestanden" zu ermitteln, sieht vor, dass die Bauteile chargenweise in vorgegebenen Testpositionen positioniert werden und der Parameter gemessen wird.
1 zeigt beispielhaft ein Zeitlaufdiagramm zur Verdeutlichung der Erfassung des zeitkritischen Parameters und des hieraus abgeleiteten Testergebnisses. - In
1 bezeichnet der Signalverlauf a) ein Taktsignal, der Zeitverlauf b) bezeichnet ein DQS-Signal und der Signalverlauf c) bezeichnet ein Datensignal DQ. Die Signalperiode des Taktsignals und des DQS-Signals ist mit einem Doppelpfeil verdeutlicht und mit Rate bezeichnet. Der beispielhaft zu ermittelnde zeitkritische Parameter ist mit Tdqsq bezeichnet und dieser zeitkritische Parameter ist für jeden Baustein unterschiedlich. Im allgemeinen sind die Bausteine bezüglich des zeitkritischen Parameters normal verteilt. D.h., die Wer te dieses Parameters bezogen auf die getesteten Bausteine liegen auf einer Gausschen Glockenkurve, wie beispielhaft in2 gezeigt ist. In der Diagrammdarstellung von2 ist der zeitkritische Parameter auf der X-Achse aufgetragen, und die Wahrscheinlichkeit für das Auftreten der jeweiligen Werte des zeitkritischen Parameters ist auf der Y-Achse aufgetragen. Ferner ist mit einer parallel zur Y-Achse verlaufenden Geraden der Bereich "Test bestanden" (Pass-Bereich) vom Bereich "Test nicht bestanden" bzw. Fail-Bereich getrennt. Eine entsprechende Darstellung des Testergebisses ist in1 im unteren Teil der Signalverläufe in Gestalt von Messpunkten der Testvorrichtung gezeigt, die ebenfalls zwischen Pass-Bereich und Fail-Bereich getrennt sind. - Der Pass-Bereich kennzeichnet denjenigen Bereich, in welchem die getesteten Bausteine den technisch spezifizierten Anforderungen entsprechen. Summiert man die Anzahl der Bausteine, die im Pass-Bereich liegen, erhält man die Ausbeute bzw. den Yield einer Anzahl von getesteten Bausteinen. Hieraus lässt sich ein Mittelwert errechnen, der repräsentativ für eine Bausteingruppe ist und vorliegend als positionsunabhängiger Mittelwert 1 bezeichnet ist. Dieser Mittelwert ist eindeutig, wenn unter gleichen Hardware-Umgebungen getestet wird. Unter Hardware-Umgebung wird vorliegend das HiFix und die Elektronik des Testkopfes (z.B.
3 ) eines Testsystems verstanden. Man stellt jedoch fest, dass dieser Mittelwert um einen sogenannten Offset-Wert verschoben ist, sobald die Bausteine unter einer anderen Hardware-Umgebung getestet werden. Dies bedeutet im vorliegenden Fall, dass schon kleinste Abweichungen in der Fertigung vom Soll zu erheblichen Laufzeitdifferenzen führen. - Aktuell verwendete Testvorrichtungen verschiedener Hersteller erlauben das Testen mehrerer Bauteile parallel auf einer Testplatte, dem sogenannten HiFix-Board, das mehrere Testpositionen umfasst. Ein Beispiel eines derartigen HiFix-Board ist in
3 gezeigt, demnach diese Testplatte 16 Testpositionen DUT 1 bis DUT 16 umfasst (DUT steht für Device Under Test). Mit anderen Worten ist eine sechzehnfache Parallelmessung eines zeitkritischen Parameters von Bauelementen möglich, wenn in jeder Testposition DUT 1 bis DUT 16 jeweils ein Bauteil angeordnet wird. Die einzelnen Testpositionen, in welchen typischerweise Sockel zur Aufnahme des zu testenden Bausteils vorgesehen sind, sind mit einer Messeinheit über eine Verdrahtung verbunden. - Trägt man die Verteilung der gemessenen zeitkritischen Parameter der in den Testpositionen DUT 1 bis DUT 16 angeordneten Bausteine in Abhängigkeit der Testposition auf, ergeben sich um eine bestimmte Zeitdifferenz verschobene Normalverteilungen bzw. Gauss-Kurven gemäß
2 . Exemplarisch ist dies in4 für drei willkürlich ausgewählte Testpositionen gezeigt. Diese verschobenen Normalverteilungen resultieren aus der Tatsache, dass die Testpositionen bezüglich ihres Hardware-Aufbaus nicht identisch sind, und dass die Testpositionen mittels individueller Verdrahtungen mit der Messeinheit verbunden sind. - Zugunsten einer erhöhten Qualitätssicherung, da sämtliche Bausteine unter den gleichen Bedingungen getestet werden müssen, muss deshalb vorgesehen werden, dass die Verschiebung der Normalverteilungen möglichst vollständig aufgehoben wird. Wenn dieser Ausgleich erfolgt, wird die zu erwartende Ausbeute bzw. der zu erwartende Yield verbessert, da Bausteine, die den Test bestanden haben, je nach Testposition unter Umständen als den Test nicht bestanden gemessen werden.
-
5 zeigt diesbezüglich den Einfluss der verschiedenen Normalverteilungen auf die zu erwartende Ausbeute. In der Diagrammdarstellung von5 ist das Verhältnis der Kriterien "Test bestanden" zu "Test nicht bestanden" auf der X-Achse aufgetragen, während die Ausbeute in Prozent auf der Y-Achse aufgezeichnet ist, ausgehend von den verschobenen Normalverteilungen von4 . - Das erfindungsgemäße Verfahren ist derart ausgelegt, dass die Kalibrierungsvorgänge so verändert werden, dass die genannten Verteilungen ineinander zu liegen kommen. Zu diesem Zweck ist vorgesehen, dass in jeder Testposition ein positionsspezifischer Mittelwert aus chargenweisen Parametermessungen gebildet wird, dass ein positionsunabhängiger Mittelwert der chargenweisen Parametermessungen in sämtlichen Testpositionen gebildet wird, und dass für jede Testposition die Differenz zwischen dem positionsunabhängigen und dem positionsspezifischen Mittelwert zum positionsspezifischen Mittelwert addiert wird. Bevorzugt wird dies nicht durch eine einmalige Anpassung erreicht, sondern durch eine sukzessive Angleichung im Laufe der chargenweisen Messungen.
-
6 zeigt den Verlauf der sukzessiven Anpassung unter der Annahme, dass ein stabiler Mittelwert über sämtliche Testpositionsverteilungen nach einer hinreichend großen Anzahl gemessener Bausteine ermittelt und als stabil bestimmt werden soll. Bei diesem Mittelwert handelt es sich um den vorstehend "positionsabhängiger Mittelwert" bezeichneten Mittelwert. Im einzelnen ist in dem Diagramm von6 auf der X-Achse die Anzahl der zu testenden Bausteine aufgetragen, während auf der Y-Achse der Offset in Nanosekunden aufgetragen ist.
Claims (3)
- Verfahren zum Kalibrieren einer Testvorrichtung zur Messung eines zeitkritischen Parameters elektronischer Bauteile, insbesondere Halbleiter-Speicher, mit einer Mehrzahl von Testpositionen (DUT) zur chargenweisen Aufnahme von elektronischen Bauteilen, wobei die Testpositionen (DUT) mit einer Messeinheit individuell verbunden sind und wobei der zeitkritische Parameter von individuellen Eigenschaften der Testpositionen (DUT) abhängig ist, gekennzeichnet durch die folgenden Verfahrenschritte: a) Messen des zeitkritischen Parameters mehrerer zeitlich nacheinander in einer Testposition (DUT) angeordneten elektronischen Bauteile für jede Testposition der Testvorrichtung; b) Ermitteln eines positionsspezifischen Mittelwertes des zeitkritischen Parameters für die jeweilige Testposition (DUT) aus den Messwerten für die entsprechende Testposition (DUT); c) Ermitteln eines positionsunabhängigen Mittelwertes des zeitkritischen Parameters aus den Messwerten für mehrere Testpositionen (DUT); d) Ermitteln der Differenz zwischen dem positionsunabhängigen und dem positionsspezifischen Mittelwert des zeitkritischen Parameters für jede Testposition (DUT); und e) Kalibrieren der Messeinheit, in dem die für jede Testposition (DUT) zuvor ermittelte Differenz zum positionsspezifischen Messwert addiert wird.
- Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Kalibrierung sukzessive im Laufe der chargenweisen Messung erfolgt.
- Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass der Aktualisierungstakt dem Chargentakt entspricht.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10121291A DE10121291B4 (de) | 2001-04-27 | 2001-04-27 | Verfahren zum Kalibrieren einer Testvorrichtung zum parallelen Testen einer Mehrzahl von elektronischen Bauteilen |
US10/134,132 US6677745B2 (en) | 2001-04-27 | 2002-04-29 | Test apparatus for parallel testing a number of electronic components and a method for calibrating the test apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10121291A DE10121291B4 (de) | 2001-04-27 | 2001-04-27 | Verfahren zum Kalibrieren einer Testvorrichtung zum parallelen Testen einer Mehrzahl von elektronischen Bauteilen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10121291A1 DE10121291A1 (de) | 2002-11-21 |
DE10121291B4 true DE10121291B4 (de) | 2006-09-28 |
Family
ID=7683348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10121291A Expired - Fee Related DE10121291B4 (de) | 2001-04-27 | 2001-04-27 | Verfahren zum Kalibrieren einer Testvorrichtung zum parallelen Testen einer Mehrzahl von elektronischen Bauteilen |
Country Status (2)
Country | Link |
---|---|
US (1) | US6677745B2 (de) |
DE (1) | DE10121291B4 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6920407B2 (en) * | 2000-09-18 | 2005-07-19 | Agilent Technologies, Inc. | Method and apparatus for calibrating a multiport test system for measurement of a DUT |
EP1320763A4 (de) * | 2000-09-18 | 2005-07-27 | Agilent Technologies Inc | Verfahren und vorrichtung zur charakterisierung von symmetrischen oder asymmetrischen vorrichtungen mit mehreren anschlüssen |
US7239126B2 (en) * | 2003-06-23 | 2007-07-03 | General Motors Corporation | System bench wireless mapping board |
WO2008044391A1 (fr) * | 2006-10-05 | 2008-04-17 | Advantest Corporation | Dispositif de contrôle, procédé de contrôle et procédé de fabrication |
US7680615B2 (en) * | 2008-01-25 | 2010-03-16 | Azurewave Technologies, Inc. | Parallel testing system with shared golden calibration table and method thereof |
DE102013102155B4 (de) * | 2013-03-05 | 2015-04-09 | Friedrich-Alexander-Universität Erlangen-Nürnberg | Verfahren zum testen von bauelementen und messanordnung |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19939595C1 (de) * | 1999-08-20 | 2001-02-08 | Siemens Ag | Anordnung zum Testen einer Vielzahl von Halbleiterschaltungen |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4360903A (en) * | 1980-09-10 | 1982-11-23 | Mostek Corporation | Clocking system for a self-refreshed dynamic memory |
US4611197A (en) * | 1985-02-19 | 1986-09-09 | Sansky Michael J | Malfunction-detecting status monitoring system |
US5032789A (en) * | 1989-06-19 | 1991-07-16 | Hewlett-Packard Company | Modular/concurrent board tester |
US5467021A (en) * | 1993-05-24 | 1995-11-14 | Atn Microwave, Inc. | Calibration method and apparatus |
JPH0862308A (ja) * | 1994-08-22 | 1996-03-08 | Advantest Corp | 半導体試験装置の測定信号のタイミング校正方法及びその回路 |
US5984499A (en) * | 1997-09-12 | 1999-11-16 | Manufacturing Data Systems, Inc. | Method and apparatus for a numerical control system for processing multiple job streams |
US6417682B1 (en) * | 1998-05-19 | 2002-07-09 | Advantest Corporation | Semiconductor device testing apparatus and its calibration method |
KR20020059647A (ko) * | 1999-10-28 | 2002-07-13 | 파워스마트 인코포레이티드 | 센서데이터의 시간제한검색시스템과 방법 |
-
2001
- 2001-04-27 DE DE10121291A patent/DE10121291B4/de not_active Expired - Fee Related
-
2002
- 2002-04-29 US US10/134,132 patent/US6677745B2/en not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19939595C1 (de) * | 1999-08-20 | 2001-02-08 | Siemens Ag | Anordnung zum Testen einer Vielzahl von Halbleiterschaltungen |
Also Published As
Publication number | Publication date |
---|---|
DE10121291A1 (de) | 2002-11-21 |
US20020158625A1 (en) | 2002-10-31 |
US6677745B2 (en) | 2004-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19915398B4 (de) | Verfahren zum Einstellen von Verzögerungszeiten einer Mehrzahl von Anschlusskarten in einem IC-Testgerät | |
DE112005001517B4 (de) | Synchronisation zwischen Niedrigfrequenz- und Hochfrequenzdigitalsignalen | |
DE10153657A1 (de) | Anordnung zur Datenübertragung in einem Halbleiterspeichersystem und Datenübertragungsverfahren dafür | |
EP1176606B1 (de) | Verfahren und Vorrichtung zum Einlesen und zur Überprüfung der zeitlichen Lage von aus einem zu testenden Speicherbaustein ausgelesenen Datenantwortsignalen | |
DE19636916A1 (de) | Verzögerungszeitkalibrierungsschaltung und -verfahren | |
DE102014226136B3 (de) | Messschaltung | |
DE10212617A1 (de) | Kallibrierung von Anschlüssen von Testgeräten für integrierte Schaltungen | |
DE10121291B4 (de) | Verfahren zum Kalibrieren einer Testvorrichtung zum parallelen Testen einer Mehrzahl von elektronischen Bauteilen | |
DE3330886C2 (de) | ||
DE10131712B4 (de) | Elektronisches Bauelement, Testereinrichtung und Verfahren zur Kalibrierung einer Testereinrichtung | |
DE112006003430T5 (de) | Prüfvorrichtung und Stiftelektronikkarte | |
DE10231419B4 (de) | Vorrichtung und Verfahren zur Kalibrierung von Signalen | |
DE102007007339B4 (de) | Verfahren und Vorrichtung zum Lokalisieren von Fehlern auf elektronischen Leiterplatten | |
DE10122081B4 (de) | Verfahren zum Kalibrieren eines Testsystems für eine integrierte Halbleiterschaltung und kalibrierbares Testystem | |
DE102015113922A1 (de) | Verfahren zum Bestimmen der Leitfähigkeit eines Mediums | |
DE602004010136T2 (de) | Testvorrichtung mit einer einrichtung zur wellenform-formatierung | |
DE10126298A1 (de) | Verfahren und Vorrichtung zur Messung der Phasenverschiebung zwischen einem periodischen Signal und einem Ausgangssignal an einem Ausgang eines elektronischen Bauelements | |
DE102009030318B4 (de) | Vorrichtung und Verfahren zur Bestimmung eines Abtastratenunterschiedes | |
DE102018102470A1 (de) | Verfahren zur Erkennung einer Verdrahtungstopologie | |
DE10393447T5 (de) | Mehrabtastsignal-Gerät, Testgerät und Einstellverfahren | |
DE102005055830B4 (de) | Verfahren und Vorrichtung zum Quantifizieren des Zeitgebungsfehlers, der durch ein Übersprechen zwischen Signalpfaden verursacht wird | |
DE102004027854B4 (de) | Testvorrichtung und Verfahren zum Testen von zu testenden Schaltungseinheiten | |
DE102004010783A1 (de) | Verfahren und Schaltungsanordnung zum Testen elektrischer Bausteine | |
DE102020212329A1 (de) | Verfahren zum Testen eines Sensors und elektronische Schaltung | |
DE3230208C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |