KR20020042443A - Ｉｃ 테스터 조정 방법 및 장치 - Google Patents

Ｉｃ 테스터 조정 방법 및 장치 Download PDF

Info

Publication number
KR20020042443A
KR20020042443A KR1020010073817A KR20010073817A KR20020042443A KR 20020042443 A KR20020042443 A KR 20020042443A KR 1020010073817 A KR1020010073817 A KR 1020010073817A KR 20010073817 A KR20010073817 A KR 20010073817A KR 20020042443 A KR20020042443 A KR 20020042443A
Authority
KR
South Korea
Prior art keywords
test input
supplied
signal
timing
test
Prior art date
Application number
KR1020010073817A
Other languages
English (en)
Inventor
나가타다카히로
Original Assignee
나까무라 쇼오
안도덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나까무라 쇼오, 안도덴키 가부시키가이샤 filed Critical 나까무라 쇼오
Publication of KR20020042443A publication Critical patent/KR20020042443A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
    • G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references

Abstract

높은 정밀도로 단시간에 타이밍 조정을 행한다
임의로 선출한 특정 신호용 패드에 공급된 시험용 입력 신호의 타이밍을 파형 관측함으로써 규정 타이밍으로 조정하는 행정 A와, 각 신호용 패드에 각각 공급되는 시험용 입력 신호를 택일적으로 선택하여 컴퍼레이터로 출력하는 릴레이 매트릭스 회로에 특정 신호용 패드로 공급되는 시험용 입력 신호를 입력하고, 컴퍼레이터의 출력이 반전하는 반전 타이밍을 계측하는 행정 B와, 특정 신호용 패드 이외의 다른 신호용 패드에 공급되는 시험용 입력 신호를 릴레이 매트릭스 회로를 통하여 컴퍼레이터에 차례로 입력시키고, 다른 신호용 패드로 공급되는 시험용 입력 신호에 관한 반전 타이밍이 특정 신호용 패드로 공급되는 시험용 입력 신호에 관한 반전 타이밍과 같아지도록 조정하는 행정 C를 갖는다.

Description

ＩＣ 테스터 조정 방법 및 장치{Method and device for adjustment of ＩＣ tester}
본 발명은, 시험용 입력 신호를 IC에 입력함으로써 다양한 동작 시험을 행하는 IC 테스터에 관한 것으로, 시험용 입력 신호의 타이밍 조정을 행하는 IC 테스터 조정 방법 및 장치에 관한 것이다.
주지된 바와 같이, IC 테스터는 각종 IC의 동작 특성을 시험하는 장치이고, 시험용 입력 신호에 대한 출력 신호를 평가함으로써 IC의 동작이 정상인지의 여부를 시험하는 것이다. 이와 같은 IC 테스터는, 시험용 입력 신호의 상호 타이밍 관계를 정기적으로 또는 임의로 조정하는 것이 행해지고 있고, 이 조정에 전용 조정 장치, 즉 IC 테스터 조정 장치가 사용되고 있다. IC 테스터 조정 장치를 이용한 시험용 입력 신호의 상호 타이밍 관계 조정(타이밍 조정)은, 최근의 IC 고속화에 따라 매우 중요하게 되어 있고, 보다 정확하게 IC의 동작 특성을 시험할 필요에서 조정 회수도 늘어나고 있다.
도 2는, 종래의 IC 테스터 조정 장치의 일례를 나타내는 모식도이다. 이 도면에 있어서, 1은 측정 보드, 2a, 2b,...2n은 테스트용 드라이버, 3a, 3b,...3n은 개폐 스위치, 4는 파형 관측 프로우브, 5는 X-Y 로봇, 6은 오실로스코프이다. 측정 보드(1)의 표면에는 시험 대상 IC에 접촉 접속되는 신호용 패드가 표면에 다수 형성되어 있고, 이 각 신호용 패드에는 시험 대상 IC에 입력하는 시험용 입력 신호(Sa 내지 Sn)가 테스트용 드라이버(2a, 2b,...2n) 및 개폐 스위치(3a,3b,...3n)를 통하여 IC 테스터 본체(미도시)로부터 각각 공급되게 되어 있다. X-Y 로봇(5)을 작동시킴으로써 파형 관측 프로우브(4)를 각 신호용 패드에 접촉하는 상태로 하고, 해당 파형 관측 프로우브(4)에 취득되는 각 신호용 패드의 시험용 입력 신호(Sa 내지 Sn)의 파형을 오실로스코프(6)에 측정함으로써 각 신호용 패드에 공급되는 시험용 입력 신호(Sa 내지 Sn)의 타이밍 조정을 IC 테스터 본체측에서 행한다.
이러한 타이밍 조정으로는, 오실로스코프(6)로서 IC 테스터의 동작 최고 주파수의 시험용 입력 신호(Sa 내지 Sn)를 충분히 측정할 수 있는 광대역 주파수 특성을 갖는 것을 사용함으로써, 실제의 시험 대상 IC를 측정하는 경우와 동일 주파수의 시험용 입력 신호(Sa 내지 Sn)를 이용하여 타이밍 조정을 행하는 것이 가능하다. 그러나, 파형 관측 프로우브(4)를 X-Y 로봇(5)에 의해 각 신호용 패드상에 순차적으로 이동시켜 해당 각 신호용 패드의 시험용 입력 신호(Sa 내지 Sn)를 관측하기 때문에, 신호용 패드의 수에 비례하여 타이밍 조정 시간이 길어지는 문제가 있다.
이어서, 도 3은 종래의 IC 테스터 조정 장치의 하나의 예를 나타내는 모식도이다. 이 타이밍 조정은, 상기 파형 관측 프로우브(4), X-Y 로봇(5) 및 오실로스코프(6)를 대신하여, 개폐 스위치(7a, 7b,...7n), 릴레이 매트릭스 회로(8) 및 기준컴퍼레이터(9)를 이용하는 것이다. 즉, 개폐 스위치(3a, 3b,...3n)를 개방 상태로 함과 동시에 개폐 스위치(7a, 7b,...7n)를 폐쇄 상태로 함으로써 각 테스트용 드라이버(2a, 2b,...2n)로부터 출력된 시험용 입력 신호(Sa 내지 Sn)를 릴레이 매트릭스 회로(8)에 입력하고, 그 릴레이 매트릭스 회로(8)에 의해 택일적으로 선택하여 기준 컴퍼레이터(9)로 공급한다. 그리고, 기준 컴퍼레이터(9)의 출력 반전 타이밍으로서 각 시험용 입력 신호(Sa 내지 Sn)의 타이밍을 검출하고, 이 반전 타이밍을 규정값으로 조절한다.
이러한 타이밍 조정에서는, 파형 관측 프로우브(4)를 X-Y 로봇(5)에 의해 각 신호용 패드상에 순차적으로 이동시킬 필요가 없으므로, 타이밍 조정 시간이 길어지는 문제가 해결되지만, 릴레이 매트릭스 회로(8)에 의해 시험용 입력 신호(Sa 내지 Sn)의 파형 악화가 발생함과 동시에, 본래의 신호용 패드상에서가 아니라, 테스트용 드라이버(2a, 2b,...2n)의 각 출력단에서의 시험용 입력 신호(Sa 내지 Sn)의 타이밍을 조정하게 되므로, 정확한 타이밍 조정을 실현할 수 없다. 또한 이 타이밍 조정에서는, 릴레이 매트릭스 회로(8)에 있어서 시험용 입력 신호(Sa 내지 Sn)의 파형이 열화되므로, 실제의 시험 대상 IC를 측정하는 경우와 동일한 주파수의 시험용 입력 신호(Sa 내지 Sn)를 이용하여 타이밍 조정을 행할 수 없다는 문제점도 있다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 실제의 시험 대상 IC를 측정하는 경우와 동일한 주파수의 시험용 입력 신호를 이용하여 고정밀로 단시간에 타이밍 조정을 행하는 것을 목적으로 하는 것이다.
도 1은 본 발명의 일실시 형태의 IC 테스터 조정 장치의 구성을 나타내는 모식도이다.
도 2는 IC 테스터에서의 종래의 IC 테스터 조정 장치의 일예를 나타내는 모식도이다.
도 3은 IC 테스터에서의 종래의 IC 테스터 조정 장치의 일예를 나타내는 모식도이다.
[부호의 간단한 설명]
1 측정 보드
2a, 2b,...2n 테스트용 드라이버
3a, 3b,...3n, 7a, 7b,...7n 개폐 스위치(절환 수단)
4 파형 관측 프로우브(파형 관측 수단)
5 X-Y 로봇
6 오실로스코프(파형 관측 수단)
8 릴레이 매트릭스 회로
9 기준 컴퍼레이터
상기 목적을 달성하기 위해, 본 발명에서는, IC 테스터 조정 방법에 따른제1의 수단으로서, 측정 보드에 복수개 형성된 신호용 패드를 통하여 시험 대상 IC에 대한 시험용 입력 신호의 입력과 상기 시험용 입력 신호에 대한 시험 대상 IC의 출력 신호의 취득을 행하여 시험 대상 IC를 시험하는 IC 테스터에 대하여, 각 신호용 패드에 각각 공급되는 상기 시험용 입력 신호의 타이밍을 규정 타이밍으로 조정하는 방법으로서, 시험용 입력 신호 중에 임의로 선출한 특정 신호용 패드에 공급된 시험용 입력 신호의 타이밍을 파형 관측함으로써 규정 타이밍으로 조정하는 행정 A와, 각 신호용 패드에 각각 공급되는 시험용 입력 신호를 택일적으로 선택하여 컴퍼레이터에 출력하는 릴레이 매트릭스 회로에 상기 특정 신호용 패드에 공급되는 시험용 입력 신호를 입력하고, 비교측정기의 출력이 반전하는 반전 타이밍을 계측하는 행정 B와, 특정 신호용 패드 이외의 다른 신호용 패드에 공급되는 시험용 입력 신호를 릴레이 매트릭스 회로를 통하여 컴퍼레이터에 순차적으로 입력시키고, 다른 신호용 패드에 공급되는 시험용 입력 신호에 관한 반전 타이밍이 특정 신호용패드에 공급되는 시험용 입력 신호에 관한 반전 타이밍과 같아지도록 조정하는 행정 C를 갖는 수단을 채용한다.
IC 테스터 조정 방법에 따른 제2의 수단으로서, 상기 제1의 수단에 있어서,행정 A 내지 C에서의 시험용 입력 신호는, 실제의 시험 대상 IC를 시험하는 경우와 동일한 주파수로 설정되는 수단을 채용한다.
한편, 본 발명에서는, IC 테스터 조정 장치에 따른 제1의 수단으로서, 측정 보드에 복수개 형성된 신호용 패드를 통하여 시험 대상 IC에 대한 시험용 입력 신호의 입력과 상기 시험용 입력 신호에 대한 시험 대상 IC의 출력 신호의 취득을 행하여 시험 대상 IC를 시험하는 IC 테스터에 대하여, 각 신호용 패드로 각각 공급되는 시험용 입력 신호의 타이밍을 규정 타이밍으로 조정하는 장치로서, 시험용 입력 신호 중에 임의로 선출한 특정 신호용 패드로 공급되는 시험용 입력 신호의 타이밍을 파형 관측하는 파형 관측 수단과, 각 신호용 패드로 각각 공급되는 각 시험용 입력 신호를 택일적으로 선택하여 출력하는 릴레이 매트릭스 회로와, 상기 릴레이 매트릭스 회로의 출력을 소정의 문턱값과 비교하는 컴퍼레이터와, 각 신호용 패드로의 시험용 입력 신호의 공급과 릴레이 매트릭스 회로로의 시험용 입력 신호의 공급을 절환하는 절환 수단을 구비하며, 파형 관측 수단의 관측 파형에 따라 특정 신호용 패드로 공급되는 시험용 입력 신호의 타이밍을 규정 타이밍으로 조정함과 동시에, 절환 수단에 의해 특정 신호용 패드로 공급되는 시험용 입력 신호를 릴레이 매트릭스 회로에 공급하여 컴퍼레이터의 출력이 반전하는 반전 타이밍을 계측하고, 또한 특정 신호용 패드 이외의 다른 신호용 패드로 공급되는 시험용 입력 신호를 릴레이 매트릭스 회로를 통하여 컴퍼레이터에 순차적으로 입력시키고, 다른 신호용 패드로 공급되는 시험용 입력 신호에 관한 반전 타이밍을 특정 신호용 패드로 공급되는 시험용 입력 신호에 관한 반전 타이밍과 같아지도록 조정하는 수단을 채용한다.
또한 IC 테스터 조정 장치에 따른 제2의 수단으로서, 상기 제1의 수단에 있어서, 특정 신호용 패드로 공급되는 시험용 입력 신호의 타이밍을 규정 타이밍으로 조정할 때의 시험용 입력 신호, 특정 신호용 패드로 공급되는 시험용 입력 신호의 반전 타이밍을 계측할 때의 시험용 입력 신호, 및 다른 신호용 패드로 공급되는 시험용 입력 신호에 관한 반전 타이밍을 특정 신호용 패드로 공급되는 시험용 입력 신호에 관한 반전 타이밍과 같아지도록 조정할 때의 시험용 입력 신호는, 실제의 시험 대상 IC를 시험하는 경우와 동일한 주파수로 설정된다.
IC 테스터 조정 장치에 따른 제3의 수단으로서, 상기 제1 또는 제2의 수단에 있어서, 절환 수단은 각 시험용 입력 신호마다 설치된 복수 테스트용 드라이버의 출력과 각 신호용 패드와의 사이에 각각 삽입된 복수개의 개폐 스위치와, 상기 테스트용 드라이버의 출력과 릴레이 매트릭스 회로의 각 입력과의 사이에 각각 삽입된 복수개의 개폐 스위치로 구성되는 수단을 채용한다.
이하, 도면을 참조하여 본 발명에 따른 IC 테스터 조정 방법 및 장치의 일실시 형태에 대하여 설명하기로 한다. 또한, 이하의 설명에서는, 이미 설명한 구성 요소에는 동일 부호를 부가하여 그 설명을 생략하기로 한다.
도 1은, 본 실시 형태의 IC 테스터 조정 장치의 구성을 나타내는 모식도이다. 이 구성 특징은, 파형 관측 프로우브(4)를 임의로 선출된 특정의 신호용 패드(특정 신호 패드)상에 고정 배치함과 동시에, 각 테스트용 드라이버(2a, 2b,...2n)로부터 출력되는 각 시험용 입력 신호(Sa 내지 Sn)를 개폐 스위치(7a, 7b,...7n)를 통하여 릴레이 매트릭스 회로(8)에 입력하고, 이 릴레이 매트릭스 회로(8)에 의해 시험용 입력 신호(Sa 내지 Sn)의 어느 하나를 차례로 택일적으로 선택하여 기준 컴퍼레이터(9)에 공급하는 점이다.
즉, 본 IC 테스터 조정 장치는, 종래의 기술과 같이 파형 관측 프로우브(4)를 각 신호용 패드상으로 이동시키는 X-Y 로봇(5)을 구비하는 것은 아니며, 파형관측 프로우브(4) 및 오실로스코프(6)는 임의로 선출된 특정의 신호 패드로 공급되는 시험용 입력 신호(Sa)의 파형 관측만을 위하여 구비되는 것이다.
또한, 본 실시 형태에서의 파형 관측 프로우브(4)와 오실로스코프(6)는, 상기 특정 신호용 패드로 공급되는 시험용 입력 신호(Sa)의 타이밍을 파형 관측하는 파형 관측 수단을 구성하는 것이다. 또한 복수개의 개폐 스위치(3a, 3b,...3n, 7a, 7b,...7n)는, 각 신호용 패드로의 시험용 입력 신호(Sa 내지 Sn)의 공급과 릴레이 매트릭스 회로(8)로의 시험용 입력 신호(Sa 내지 Sn)의 공급을 절환하는 절환 수단을 구성하는 것이고, 개폐 스위치(3a 내지 3n)는, 각 시험용 입력 신호(Sa 내지 Sn)마다 마련된 테스트용 드라이버(2a, 2b,...2n)의 출력과 각 신호용 패드와의 사이에 각각 삽입되고, 각 개폐 스위치(7a 내지 7n)는 테스트용 드라이버(2a, 2b...2n)의 출력과 릴레이 매트릭스 회로(8)의 각 입력과의 사이에 각각 삽입되어 있다.
이어서, 이 IC 테스터 조정 장치의 동작에 대하여 상세하게 설명하기로 한다.
또한, 이하의 설명에서는, 도 1에 도시한 바와 같이 파형 관측 프로우브(4)가 개폐스위치(3a)를 통하여 테스트용 드라이버(2a)에 접속되는 신호용 패드, 즉 시험용 입력 신호(Sa)가 공급되는 신호용 패드가 특정의 신호 패드로 설정되어 있는 경우에 대하여 설명하기로 한다.
우선, 상기 특정 신호패드상에서의 시험용 입력 신호(Sa)의 타이밍 조정을 행한다. 즉, 개폐 스위치(3a)를 폐쇄 상태로 함과 동시에 개폐 스위치(7a)를 개방상태로 하고, 파형 관측 프로우브(6)에 의해 취득되는 시험용 입력 신호(Sa)의 파형을 오실로스코프(6)를 이용하여 관측함으로써 시험용 입력 신호(Sa)의 타이밍(Tpa), 예컨대 상승 에지가 규정 타이밍(TR, 즉 Tpa=TR)이 되도록 IC 테스터 본체를 조정한다.
또한, 이 때의 시험용 입력 신호(Sa)는, 실제의 시험 대상 IC를 측정하는 경우와 동일한 주파수이고, 또한 이하에서 이용하는 시험용 입력 신호(Sa 내지 Sn)도, 실제의 시험 대상 IC을 측정하는 경우와 완전히 동일한 주파수로 설정된다.
이어서, 개폐 스위치(3a)를 개방 상태로 함과 동시에 개폐 스위치(7a)를 폐쇄 상태로 함으로써 시험용 입력 신호(Sa)를 릴레이 매트릭스 회로(8)에 입력시킴과 동시에, 해당 시험용 입력 신호(Sa)가 기준 컴퍼레이터(9)에 입력되도록 릴레이 매트릭스 회로(8)의 상태를 설정한다. 그리고, 기준 컴퍼레이터(9)의 출력 신호의 반전 타이밍, 즉 시험용 입력 신호(Sa)의 상승 에지가 소정의 문턱값과 교차하는 타이밍(Tca)을 검출한다.
여기서, 릴레이 매트릭스 회로(8)를 경유한 시험용 입력 신호(Sa)는, 파형이 왜곡되므로, 타이밍(Tca)은, 타이밍(Tpa), 즉 규정 타이밍(TR)과 같아지지 않는다. 그러나, 이 타이밍(Tca)은 릴레이 매트릭스 회로(8)를 경유시킨 경우에 있어서, 규정 타이밍(TR)이 되도록 먼저 설정된 타이밍(Tpa)에 1 대 1로 대응하는 것이다.
따라서, 해당 시험용 입력 신호(Sa) 이외의 다른 각 시험용 입력 신호(Sb 내지 Sn)에 대하여, 릴레이 매트릭스 회로(8)를 통하여 기준 컴퍼레이터(9)에서 검출된 타이밍(Tcb 내지 Tcn)이 타이밍(Tca)과 같아지도록 조절함으로써 각 시험용 입력 신호(Sb 내지 Sn)의 각 신호 패드상에서의 타이밍(Tpb 내지 Tpn)은, 타이밍(Tpa)과 같아진다.
본 실시 형태에 의하면, 파형 관측 프로우브(4)를 특정의 신호 패드상에 고정 배치하기 때문에, 각 시험용 입력 신호(Sa 내지 Sn)의 타이밍 조정을 단시간에 행할 수 있으며, 또한 실제의 시험 대상 IC를 측정하는 경우와 동일한 주파수의 시험용 입력 신호(Sa)에 계측된 타이밍(Tpa)을 기준으로 하여 다른 각 시험용 입력 신호(Sb 내지 Sn)도 조정하기 때문에, 고정밀도의 조정을 실현할 수 있다.
이상 설명한 바와 같이, 본 발명에 따른 IC 테스터 조정 방법 및 장치에 의하면, 신호용 패드에 공급된 모든 시험용 입력 신호를 파형 관측하는 것은 아니며, 특정의 신호용 패드로 공급된 시험용 입력 신호를 파형 관측하기 때문에, 각 시험용 입력 신호를 단시간에 타이밍 조정할 수 있다. 또한 실제의 시험 대상 IC를 측정하는 경우와 동일한 주파수의 시험용 입력 신호를 사용하고, 특정의 신호용 패드에 공급되는 시험용 입력 신호의 타이밍을 규정 타이밍으로 조정하기 때문에, 해당 시험용 입력 신호 및 다른 신호용 패드에 공급되는 시험용 입력 신호의 각 타이밍을 높은 정밀도로 조정할 수 있다.

Claims (5)

  1. 측정 보드(1)에 복수 형성된 신호용 패드를 통하여 시험 대상 IC에 대한 시험용 입력 신호(Sa 내지 Sn)의 입력과 상기 시험용 입력 신호(Sa 내지 Sn)에 대한 시험 대상 IC의 출력 신호의 취득을 행하여 시험 대상 IC를 시험하는 IC 테스터에 대하여, 각 신호용 패드에 각각 공급되는 상기 시험용 입력 신호(Sa 내지 Sn)의 타이밍을 규정 타이밍(TR)으로 조정하는 방법으로서, 상기 시험용 입력 신호(Sa 내지 Sn) 중 임의로 선출한 특정 신호용 패드에 공급된 시험용 입력 신호(Sa)의 타이밍(Tpa)을 파형 관측함으로써 규정 타이밍(TR)으로 조정하는 행정 A와,
    각 신호용 패드에 각각 공급되는 시험용 입력 신호(Sa 내지 Sn)를 택일적으로 선택하여 컴퍼레이터(9)로 출력하는 릴레이 매트릭스 회로(8)에 상기 특정 신호용 패드에 공급되는 시험용 입력 신호(Sa)를 입력하고, 상기 컴퍼레이터(9)의 출력이 반전하는 반전 타이밍(Tca)을 계측하는 행정 B와,
    특정 신호용 패드 이외의 다른 신호용 패드에 공급되는 시험용 입력 신호(Sb 내지 Sn)를 릴레이 매트릭스 회로(8)를 통하여 컴퍼레이터(9)에 순차적으로 입력시켜, 다른 신호용 패드에 공급되는 시험용 입력 신호(Sb 내지 Sn)에 관한 반전 타이밍(Tcb 내지 Tcn)이 특정 신호용 패드에 공급되는 시험용 입력 신호(Sa)에 관한 반전 타이밍(Tca)과 같아지도록 조정하는 행정 C를 갖는 것을 특징으로 하는 IC 테스터 조정 방법.
  2. 제 1 항에 있어서, 행정 A 내지 C에서의 시험용 입력 신호(Sa 내지 Sn)는, 실제의 시험 대상 IC를 시험하는 경우와 동일한 주파수로 설정되는 것을 특징으로 하는 IC 테스터 조정 방법.
  3. 측정 보드(1)에 복수 형성된 신호용 패드를 통하여 시험 대상 IC에 대한 시험용 입력 신호(Sa 내지 Sn)의 입력과 상기 시험용 입력 신호(Sa 내지 Sn)에 대한 시험 대상 IC의 출력 신호의 취득을 행하여 시험 대상 IC를 시험하는 IC 테스터에 대하여, 각 신호용 패드에 각각 공급되는 상기 시험용 입력 신호(Sa 내지 Sn)의 타이밍을 규정 타이밍(TR)으로 조정하는 장치로서, 시험용 입력 신호(Sa 내지 Sn) 중에 임의로 선출한 특정 신호용 패드에 공급되는 시험용 입력 신호(Sa)의 타이밍(Tpa)을 파형 관측하는 파형 관측 수단(4, 6)과,
    각 신호용 패드에 각각 공급되는 각 시험용 입력 신호(Sa 내지 Sn)를 택일 적으로 선택하여 출력하는 릴레이 매트릭스 회로(8)와,
    상기 릴레이 매트릭스 회로(8)의 출력을 소정의 문턱값과 비교하는 컴퍼레이터(9)와,
    각 신호용 패드로의 시험용 입력 신호(Sa 내지 Sn)의 공급과 릴레이 매트릭스 회로(8)로의 시험용 입력 신호(Sa 내지 Sn)의 공급을 바꾸는 절환 수단(3a 내지 3n, 7a 내지 7n)을 구비하고,
    파형 관측 수단(4, 6)의 관측 파형에 기초하여 특정 신호용 패드에 공급되는 시험용 입력 신호(Sa)의 타이밍(Tpa)을 규정 타이밍(TR)으로 조정함과 동시에, 절환 수단(3a 내지 3n, 7a 내지 7n)에 의해 특정 신호용 패드로 공급되는 시험용 입력 신호(Sa)를 릴레이 매트릭스 회로(8)에 공급하여 컴퍼레이터(9)의 출력이 반전되는 반전 타이밍(Tca)을 계측하고, 또한 특정 신호용 패드 이외의 다른 신호용 패드에 공급되는 시험용 입력 신호(Sb 내지 Sn)를 릴레이 매트릭스 회로(8)를 통하여 컴퍼레이터(9)로 순차적으로 입력시키며, 다른 신호용 패드로 공급되는 시험용 입력 신호(Sb 내지 Sn)에 관한 반전 타이밍(Tcb 내지 Tcn)을 특정 신호용 패드로 공급되는 시험용 입력 신호(Sa)에 관한 반전 타이밍(Tca)과 같아지도록 조정하는 것을 특징으로 하는 IC 테스터 조정 장치.
  4. 제 3 항에 있어서, 특정 신호용 패드에 공급되는 시험용 입력 신호(Sa)의 타이밍(Tpa)을 규정 타이밍(TR)으로 조정할 때의 시험용 입력 신호(Sa), 특정 신호용 패드에 공급되는 시험용 입력 신호(Sa)의 반전 타이밍(Tca)을 계측할 때의 시험용 입력 신호(Sa), 및 다른 신호용 패드로 공급되는 시험용 입력 신호(Sb 내지 Sn)에 관한 반전 타이밍(Tcb 내지 Tcn)을 특정 신호용 패드에 공급되는 시험용 입력 신호(Sa)에 관한 반전 타이밍(Tca)과 같아지도록 조정할 때의 시험용 입력 신호(Sb 내지 Sn)는 실제의 시험 대상 IC를 시험하는 경우와 동일한 주파수로 설정되는 것을 특징으로 하는 IC 테스터 조정 장치.
  5. 제 3 항 또는 제 4 항에 있어서, 절환 수단(3a 내지 3n, 7a 내지 7n)은, 각 시험용 입력 신호(Sb 내지 Sn)마다 설치된 복수 테스트용 드라이버(2a, 2b,...2n)의 출력과 각 신호용 패드와의 사이에 각각 삽입된 복수의 개폐 스위치(3a 내지 3n)와, 상기 테스트용 드라이버(2a, 2b,...2n)의 출력과 릴레이 매트릭스 회로(8)의 각 입력과의 사이에 각각 삽입된 복수의 개폐 스위치(7a 내지 7n)로 구성되는 것을 특징으로 하는 IC 테스터 조정 장치.
KR1020010073817A 2000-11-30 2001-11-26 Ｉｃ 테스터 조정 방법 및 장치 KR20020042443A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00366014 2000-11-30
JP2000366014A JP2002168924A (ja) 2000-11-30 2000-11-30 Ｉｃテスタ調整方法及び装置

Publications (1)

Publication Number Publication Date
KR20020042443A true KR20020042443A (ko) 2002-06-05

Family

ID=18836695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010073817A KR20020042443A (ko) 2000-11-30 2001-11-26 Ｉｃ 테스터 조정 방법 및 장치

Country Status (2)

Country Link
JP (1) JP2002168924A (ko)
KR (1) KR20020042443A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116859894B (zh) * 2023-08-08 2024-04-02 南京航空航天大学 基于多代理技术的直升机内部电子调节器的自动测试方法

Also Published As

Publication number Publication date
JP2002168924A (ja) 2002-06-14

Similar Documents

Publication Publication Date Title
US6275962B1 (en) Remote test module for automatic test equipment
EP0882239B1 (en) Assembly and method for testing integrated circuit devices
US7036062B2 (en) Single board DFT integrated circuit tester
KR100499849B1 (ko) 반도체 테스트 시스템용 전원 전류 측정 유닛
EP1307755A2 (en) Capturing and evaluating high speed data streams
US10451653B2 (en) Controlling a per-pin measurement unit
US7956628B2 (en) Chip-based prober for high frequency measurements and methods of measuring
KR20070086393A (ko) 고전압 기능부를 가진 핀 전자기기
KR20010071802A (ko) 전송경로손실보상을 갖는 구동기
WO2001059466A8 (en) Testing arrangement and testing method
KR20020042443A (ko) Ｉｃ 테스터 조정 방법 및 장치
US7206985B2 (en) Method and apparatus for calibrating a test system for an integrated semiconductor circuit
US20100018286A1 (en) Calibration apparatus, contact judging method and semiconductor testing apparatus
KR20020045508A (ko) 집적회로 테스터 조정방법 및 장치
JPH11190761A (ja) 半導体試験装置
KR20020045507A (ko) 집적회로 테스터 조정방법 및 장치
JP2006038791A (ja) プローバ針切り換え装置、プローバ装置および半導体素子測定方法
JPH11101850A (ja) Ｉｃ試験装置
KR20000062475A (ko) 반도체 집적 회로 및 패드셀의 기능 테스트를 위한 방법
Grund et al. TLP systems with combined 50-and 500-/spl Omega/impedance probes and Kelvin probes
JP4129723B2 (ja) 集積回路試験装置及びアナログ波形測定方法
US6411115B2 (en) Apparatus for testing a semiconductor and process for the same
JP4173229B2 (ja) Ｉｃ試験装置
JP2002202354A (ja) Ｉｃテスタ調整装置及び方法
JP2816705B2 (ja) Ｉｃ試験装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application