JP2002122634A - 半導体試験装置のタイミング確認方法及びタイミング補正方法及び補正装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 オシロスコープのプローブを順次接触パッド
に接触させなくても、各ドライバから出力される信号の
スキューを確認できるようにする。 【解決手段】 ソケットの各接触パッド８１〜８ｎがシ
ョート端に対して等長及び等インピーダンスとなるよう
にショート接続する。制御回路１０は、時間確認対象と
なるテスタピンのドライバ２１からはローレベル（１
［Ｖ］）からハイレベル（２［Ｖ］）に振幅の変化する
信号波形８１Ｓをショート端２Ｓに向かって出力させ、
それ以外のドライバ２２〜２ｎからはローレベル（１
［Ｖ］）の振幅の変化しない信号波形８２Ｓ〜８ｎＳを
ショート端に向かって出力させる。各信号波形はショー
ト端２Ｓで合成される。この合成波形の振幅変化点のタ
イミングを測定することによって、時間確認対象となる
テスタピンのドライバ２１〜２ｎから出力された信号が
ショート端に到達するまでの時間すなわちスキューを正
確に計測する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体試験装置の
各種試験信号のタイミングを確認することのできる半導
体試験装置のタイミング確認方法、並びにこのタイミン
グ確認方法を用いて半導体試験装置の各種試験信号のタ
イミングを補正することのできる半導体試験装置のタイ
ミング補正方法に関する。

【０００２】

【従来の技術】従来、半導体試験装置などにおいて、ド
ライバやコンパレータに供給される信号のタイミングを
補正するものとして、特開平４−１２７０７３号公報に
記載されたものが知られている。図１は、この従来技術
の概要を示す。この従来技術では、ＩＣメモリなどの被
測定デバイスに代えて、各信号ピンがショート接続され
た専用ＩＣ（ショート治具）２を半導体試験装置（ＩＣ
テスタ）３のソケット（図示せず）に搭載する。制御回
路２０は、タイミング発生器１１を動作させる。タイミ
ング発生器１１は、補正対象ピン以外のテスタピンのド
ライバ２１〜２ｎの全出力をショート治具２に印加させ
る。例えば、補正対象ピンがドライバ２１を含むピンの
場合には、これ以外のテスタピンのドライバ２２〜２ｎ
からショート治具２に対して信号が印加される。これら
の信号は、ショート治具２のショート端で合成された単
一の合成波形となる。制御回路２０は、この合成波形に
基づいて、コンパレータ用可変遅延回路６１の遅延量を
増加減少させて、テスタピンのコンパレータ３１，４１
に供給されるストローブ信号のタイミング補正を行う。
以上のタイミング補正処理を補正対象ピンを順次切り換
えながら、全テスタピンのコンパレータ３１〜３ｎ，４
１〜４ｎに対して行う。

【０００３】このタイミング補正が終了したら、テスタ
ピンの出力端が開放された状態あるいはショート治具２
を装着したままの状態で、制御回路２０は、各テスタピ
ンのコンパレータ３１〜３ｎ，４１〜４ｎのタイミング
を基準にドライバ用可変遅延回路５１〜５ｎの遅延量を
増加減少させて、ドライバ２１〜２ｎに印加される信号
のタイミング補正を行う。上述のコンパレータ３１〜３
ｎ，４１〜４ｎに対するタイミング補正を判定系デスキ
ューと言い、ドライバ２１〜２ｎに対するタイミング補
正を印加系デスキューと言う。従来は、この判定系デス
キューを行った後に印加系デスキューを行っていた。

【０００４】

【発明が解決しようとする課題】従来は、上述の判定系
デスキューと印加系デスキューが終了した後に、ショー
ト治具２を外した状態で、図２のように、ソケットの接
触パッド８１〜８ｎにオシロスコープ９のプローブ９１
を順次接触させて、その波形を観測することによって実
際にドライバ２１〜２ｎから出力された信号がソケット
に到達するまでの時間を計測し、その時間のバラツキ
（スキュー）が許容範囲内にあるか否かの検査を行って
いた。

【０００５】ところが、最近では、被測定デバイスの微
細化に伴い接触パッド８１〜８ｎが小さく狭くなってお
り、オシロスコープ９のプローブ９１を接触パッド８１
〜８ｎに順次接触させることが非常に面倒であり、ま
た、被測定デバイスの高速化に伴い、その高速周波数帯
においてプロープ９１のグランドを確保することが難し
いという問題があった。

【０００６】また、上述の印加系デスキューは、ドライ
バ２１〜２ｎから出力された出力波形がそれぞれ１本の
信号線を介してテスタピンの出力端又はショート治具２
のシュート端に到達し、そこで反射して同じ１本の信号
線を介して戻って来た反射波形を各コンパレータ３１〜
３ｎ，４１〜４ｎで検出することによって行っていた。
従って、コンパレータ３１〜３ｎ，４１〜４ｎではその
反射点からドライバ２１〜２ｎまでの経路長を含んだ反
射波形に対して印加系デスキューを行っていたことにな
る。そこで、従来は、その経路長をＴＤＲ（Ｔｉｍｅ
ＤｏｍａｉｎＲｅｆｌｅｃｔｏｍｅｔｅｒ）で予め求め
ておき、その経路長に基づいてタイミングエッジを時間
的に補正しなければならなかった。

【０００７】第１の発明は、オシロスコープのプローブ
を順次接触パッドに接触させなくても、各ドライバから
出力される信号のスキューを確認することができる半導
体試験装置のタイミング確認方法を提供することを目的
とする。

【０００８】第２の発明は、ＴＤＲを用いて予め経路長
を測定しなくても印加系デスキューを高精度に行うこと
のできる半導体試験装置のタイミング補正方法及び補正
装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】請求項１に記載された本
発明の半導体試験装置のタイミング確認方法は、被測定
デバイスの搭載されるソケットの各接触パッドをショー
ト端に対して等長及び等インピーダンスとなるようにシ
ョート接続するステップと、時間確認対象となるテスタ
ピンのドライバ手段からは振幅の変化する信号波形を前
記ショート端に向かって出力させ、前記時間確認対象と
なるテスタピン以外のドライバ手段からは振幅の変化し
ない信号波形を前記ショート端に向かって出力させるス
テップと、前記ショート端で合成された波形に基づいて
前記時間確認対象となるテスタピンのドライバ手段から
出力された信号が前記ショート端に到達するまでの時間
を計測するステップとを含んで構成されるものである。

【００１０】半導体試験装置は、被測定デバイスを搭載
するソケットを複数備えており、各テスタピンと各ソケ
ットの接触パッドとの間は、半導体取付装置のテストピ
ン数（ｎ個）に対応する複数本（ｎ本）の同軸ケーブル
等によってそれぞれ１対１に接続されている。このソケ
ットの各接触パッドがショート端に対して等長，等イン
ピーダンスとなるようにショート接続する。このような
ショート接続を行う最も簡単な方法は、上述の従来技術
の項で説明したショート治具をソケットに搭載する方法
である。ショート治具は各ピンがショート端に対して等
長及び等インピーダンスとなるようにショート接続され
ている。このショート治具がソケットに搭載された状態
で、時間確認対象となるテスタピンのドライバ手段から
は振幅の変化する信号波形をショート端に向かって出力
させ、それ以外のドライバ手段からは振幅の変化しない
信号波形をショート端に向かって出力させる。すると、
これらの各信号波形はショート端で合成される。この合
成波形は、ドライバ手段の数がｎ個の場合には、ｎ分の
１の振幅を示す波形となる。例えば、時間計測対象のド
ライバ手段がローレベル（例えば１［Ｖ］）からハイレ
ベル（例えば２［Ｖ］）に振幅の変化するパルス状の信
号波形を出力し、それ以外の全てのドライバ手段がロー
レベル（例えば１［Ｖ］）の信号を出力する。このと
き、ショート端で得られる合成波形はローレベルから１
／ｎ［Ｖ］だけ振幅値の変化する単一の合成波形とな
る。すなわち、ドライバ手段から出力されたパルス状の
信号波形のハイレベル部分の振幅がｎ分の１に減少した
合成波形がショート端に現れることになる。この合成波
形の振幅変化点のタイミングを測定することによって、
時間確認対象となるテスタピンのドライバ手段から出力
された信号がショート端に到達するまでの時間を正確に
計測することができる。また、時間確認対象となるテス
タピンのドライバ手段を順次切り換えることによって全
てのテスタピンのドライバ手段について、そのドライバ
手段から出力された信号がショート端に到達するまでの
時間を順次計測することによって、オシロスコープのプ
ローブを順次接触パッドに接触させなくても、各ドライ
バから出力される信号のスキューを確認することができ
る。

【００１１】請求項２に記載された本発明の半導体試験
装置のタイミング確認方法は、請求項１において、前記
ショート端にオシロスコープのプローブを接続し、前記
ショート端で合成された波形を前記オシロスコープに表
示することによって前記時間を計測するステップを行う
ものである。これは、ドライバ手段から出力された信号
がショート端に到達するまでの時間を計測する手段とし
て、ショート端にプローブの接続されたオシロスコープ
を用いるようにしたものである。このプローブとして
は、ＳＭＡコネクタが好ましい。

【００１２】請求項３に記載された本発明の半導体試験
装置のタイミング確認方法は、請求項１において、前記
ショート端に対して等長及び等インピーダンスとなるよ
うに予め配線された専用ＩＣを用いて前記ショート接続
するステップを行うものである。これは、ソケットの各
接触パッドをショート端に対して等長，等インピーダン
スとなるようにショート接続する手段として、上述の従
来技術の項で説明した専用ＩＣを用いるようにしたもの
である。

【００１３】請求項４に記載された本発明の半導体試験
装置のタイミング補正方法は、被測定デバイスの搭載さ
れるソケットの各接触パッドをショート端に対して等長
及び等インピーダンスとなるようにショート接続するス
テップと、印加系デスキュー取得対象となるテスタピン
のドライバ手段からは振幅の変化する信号波形を前記シ
ョート端に向かって出力させ、前記印加系デスキュー取
得対象となるテスタピン以外のドライバ手段からは振幅
の変化しない信号波形を前記ショート端に向かって出力
させるステップと、前記ショート治具のショート端で合
成された波形を基準にして、前記印加系デスキュー取得
対象となるテスタピンのドライバ用可変遅延手段の遅延
量を増加減少させてタイミング補正を行うことによって
印加系デスキューを行うステップとを含んで構成された
ものである。これは、請求項１のタイミング確認方法を
用いて、印加系デスキューを行うようにしたタイミング
補正方法である。このタイミング補正方法によれば、ド
ライバ手段からソケットの接触パッドまでの経路長を含
んだ形で印加系デスキューのタイミング補正を行うこと
ができるので、経路長を予め測定する必要がない。従っ
て、測定周波数が５００［ＭＨｚ］以上の高速な場合で
も、それと同じ周波数でタイミング補正を行うことがで
きる。

【００１４】請求項５に記載された本発明の半導体試験
装置のタイミング補正方法は、請求項４において、前記
ショート端に対して等長及び等インピーダンスとなるよ
うに予め配線された専用ＩＣを用いて前記ショート接続
するステップを行うものである。これは、請求項３と同
様にショート接続する手段として、上述の従来技術の項
で説明した専用ＩＣを用いるようにしたものである。

【００１５】請求項６に記載された本発明の半導体試験
装置のタイミング補正装置は、ドライバ手段を少なくと
も有し、被測定デバイスの搭載されるソケットの各接触
パッドに信号線を介して接続されたテスタピン群と、前
記ソケットの各接触パッドをショート端に対して等長及
び等インピーダンスとなるようにショート接続するショ
ート手段と、前記テスタピン群の中の印加系デスキュー
取得対象となるテスタピンのドライバ手段からは振幅の
変化する信号波形を出力させ、前記印加系デスキュー取
得対象となるテスタピン以外のドライバ手段からは振幅
の変化しない信号波形を出力させ、前記ショート治具の
ショート端で合成された波形を基準にして、前記印加系
デスキュー取得対象となるテスタピンのドライバ用可変
遅延手段の遅延量を増加減少させてタイミング補正を行
うことによって印加系デスキューを行う制御手段とを含
んで構成されたものである。これは、請求項４の半導体
試験装置のタイミング補正方法を実現するための装置に
関する発明であり、その作用などは請求項４と同じであ
る。

【００１６】請求項７に記載された本発明の半導体試験
装置のタイミング補正装置は、請求項７において、前記
ショート手段を、前記ショート端に対して等長及び等イ
ンピーダンスとなるように予め配線された専用ＩＣで構
成したものである。これは、請求項３と同様にショート
接続する手段として、上述の従来技術の項で説明した専
用ＩＣを用いるようにしたものである。

【００１７】

【発明の実施の形態】以下、添付図面に示された実施の
形態を用いてこの発明の詳細を説明する。図３は、本発
明の半導体試験装置のタイミング確認方法及び補正方法
の一例を示す。図３において、図１と同じ構成部品には
同一の符号が付してある。

【００１８】この実施の形態に係る半導体試験装置１
は、制御回路１０、タイミング発生器１１、ドライバ２
１〜２ｎ、コンパレータ３１〜３ｎ，４１〜４ｎ、ドラ
イバ用可変遅延回路５１〜５ｎ、コンパレータ用可変遅
延回路６１〜６ｎ、Ｉ／Ｏスイッチ７１〜７ｎから構成
される。なお、実際の半導体試験装置は、図示していな
いパターン発生器、ピン制御回路及びフェイルビットメ
モリなどの他の構成部品を有するが、本明細書中では本
発明の特徴を理解するのに必要な部分のみが示されてい
る。

【００１９】制御回路１０は、半導体試験装置１の全体
制御、運用及び管理等を行うものであり、マイクロプロ
セッサ構成になっている。従って、図示していないが、
制御回路１０はシステムプログラムを格納するＲＯＭや
各種データ等を格納するＲＡＭ等を含んで構成される。
制御回路１０は、各種の制御信号やデータをそれぞれの
構成部品に出力する。タイミング発生器１１は、その内
部メモリに記憶したタイミングデータに基づいて、図示
していないパターン発生器、ピン制御回路及びフェイル
ビットメモリなどに高速の動作クロックを出力し、被測
定デバイスに対するデータの書込タイミングや読出タイ
ミングなどの制御を行うものである。

【００２０】この実施の形態に係るタイミング確認方法
は、タイミング発生器１１から出力された信号によって
各ドライバ２１〜２ｎから出力された信号波形が信号線
を介してソケットの接触パッド８１〜８ｎに到達するま
での時間を計測するものである。ショート治具２は、Ｉ
Ｃメモリなどの被測定デバイスに代えて、各信号ピンが
ショート端２Ｓに対して等長及び等インピーダンスとな
るように予めショート接続された専用ＩＣで構成されて
いる。ショート治具２の各信号ピンは半導体試験装置１
０のソケット（図示せず）の接触パッド８１〜８ｎにそ
れぞれ接続される。ショート治具２の各信号ピン（接触
パッド８１〜８ｎ）からショート端２Ｓまでの各配線は
等長及び等インピーダンスとなるように構成されてい
る。

【００２１】図３において、第１のテスタピンは、ドラ
イバ２１、コンパレータ３１，４１、ドライバ用可変遅
延回路５１、コンパレータ用可変遅延回路６１、Ｉ／Ｏ
スイッチ７１によって構成される。第２〜第ｎのテスタ
ピンも同じように、ドライバ２２〜２ｎ、コンパレータ
３２〜３ｎ，４２〜４ｎ、ドライバ用可変遅延回路５２
〜５ｎ、コンパレータ用可変遅延回路６２〜６ｎ、Ｉ／
Ｏスイッチ７２〜７ｎによって構成される。なお、図３
においては第３〜第ｎ−１のテスタピンについては図示
を省略してある。

【００２２】通常、各テスタピンとソケットの接触パッ
ド８１〜８ｎとの間は、複数個の被測定デバイスをソケ
ット（図示せず）に搭載できるように構成された図示し
ない半導体取付装置の全入出力端子数（ｎ個）に対応す
る複数本（ｎ本）の同軸ケーブル等で構成されたインタ
ーフェイスボードによって接続され、その接続関係は図
示していないリレーマトリックスによって対応付けられ
ており、各種信号の伝送が所定の端子と同軸ケーブルと
の間で行なわれるようになっている。インターフェイス
ボードは、図３に示すように、全ての信号線が第１〜第
ｎの各テスタピンとソケットの各接触パッド８１〜８ｎ
との間を１対１で接続するように構成されている。この
ソケットにショート治具２が搭載されることによって、
ソケットの各接触パッド８１〜８ｎはショート端２Ｓに
対して等長及び等インピーダンスとなるようにショート
接続される。

【００２３】この実施の形態では、オシロスコープ９の
ＳＭＡコネクタ９３がショート治具２のショート端２Ｓ
に接続される。ＳＭＡコネクタ９３は実質的に５０
［Ω］のインピーダンスを有するインピーダンス整合同
軸コネクタである。このようにＳＭＡコネクタ９３がシ
ョート端２Ｓに接続された状態で、各ドライバ２１〜２
ｎから所定の信号を出力することによって、各ドライバ
２１〜２ｎから出力された信号がソケット（ショート治
具２のショート端２Ｓ）に到達するまでの時間を順次計
測することができる。すなわち、制御回路１０は、時間
計測対象のドライバがローレベル（例えば１［Ｖ］）か
らハイレベル（例えば２［Ｖ］）に変化するパルス状の
信号を出力し、時間計測対象以外の全てのドライバはロ
ーレベル（例えば１［Ｖ］）の信号を出力するように制
御する。

【００２４】例えば、時間計測対象が第１のテスタピン
のドライバ２１の場合には、制御回路１０は、図４
（Ａ）に示すように、ドライバ２１がパルス状の信号８
１Ｓを出力し、ドライバ２１以外の各テスタピンのドラ
イバ２２〜２ｎがローレベル（例えば１［Ｖ］）の信号
８２Ｓ〜８ｎＳを出力するように制御する。これらの信
号８１Ｓ〜８ｎＳは、ショート治具２のショート端で合
成され、ローレベルから１／ｎ［Ｖ］だけ振幅値の変化
する単一の合成波形９１Ｓとなる。すなわち、ドライバ
２１から出力されたパルス状の信号８１Ｓのハイレベル
部分の振幅がｎ分の１に減少した合成波形９１Ｓがオシ
ロスコープ９の画面上で観測されるようになる。そこ
で、合成波形９１Ｓの振幅変化点に基づいてドライバ２
１から出力された信号８１Ｓがソケット（ショート治具
２のショート端２Ｓ）に到達するまでの時間を計測する
ことができる。

【００２５】次に、時間計測対象が第２のテスタピンの
ドライバ２２の場合には、制御回路１０は、図４（Ｂ）
に示すように、ドライバ２２がパルス状の信号８２Ｓを
出力し、ドライバ２２以外の各テスタピンのドライバ２
１，２３〜２ｎがローレベル（例えば１［Ｖ］）の信号
８１Ｓ，８３Ｓ〜８ｎＳを出力するように制御する。こ
れらの信号８１Ｓ〜８ｎＳは、前述の場合と同じように
ショート治具２のショート端で合成され、ローレベルか
ら１／ｎ［Ｖ］だけ振幅値の変化する単一の合成波形９
２Ｓとなる。すなわち、ドライバ２２から出力されたパ
ルス状の信号８２Ｓのハイレベル部分の振幅がｎ分の１
に減少した合成波形９２Ｓがオシロスコープ９の画面上
で観測されることになる。合成波形９２Ｓの振幅変化点
に基づいてドライバ２２から出力された信号８２Ｓがソ
ケット（ショート治具２のショート端２Ｓ）に到達する
までの時間を計測することができる。

【００２６】以下、同様にして、時間計測対象となるテ
スタピンを第３〜第ｎのように順番に切り換えて、その
合成波形９３Ｓ〜９ｎＳをオシロスコープ９の画面上で
観測することによって、ドライバ２３〜２ｎから出力さ
れた信号８３Ｓ〜８ｎＳがソケット（ショート治具２の
ショート端２Ｓ）に到達するまでの時間を計測すること
ができる。なお、図４では、合成波形９１Ｓ，９２Ｓ，
９ｎＳの振幅値は実際のものよりも拡大した形で示して
ある。これらの各合成波形９１Ｓ〜９ｎＳの振幅変化点
の違いがいわゆる印加系のスキューとなる。

【００２７】次に、上述のタイミング確認方法を用いた
半導体試験装置のタイミング補正方法及び補正装置につ
いて説明する。このタイミング補正方法及び補正装置
は、図３のオシロスコープ９で観測された合成波形９１
Ｓ〜９ｎＳに基づいて、ドライバ２１〜２ｎから出力さ
れた信号８１Ｓ〜８ｎＳがソケット（ショート治具２の
ショート端２Ｓ）に到達するまでの時間データを計測
し、その時間データをＲＳ２３２Ｃなどのインターフェ
イス９２を介して半導体試験装置１にフィードバック
し、フィードバックされた時間データに基づいて印加系
デスキューを行うようにしたものである。前述のよう
に、オシロスコープ９は、タイミング発生器１１から出
力された信号が各ドライバ２１〜２ｎに入力し、ドライ
バ２１〜２ｎ及び信号線を介してソケットの接触パッド
８１〜８ｎに到達するまでの時間を順次観測することが
できるので、その観測された時間データをインターフェ
イス９２を介して逐次半導体試験装置１にフィードバッ
クする。半導体試験装置１は、フィードバックされた時
間データが許容範囲内に入るようにドライバ用可変遅延
回路５１〜５ｎの遅延量を増加減少させて、各ドライバ
２１〜２ｎに供給される信号のタイミング補正を行い、
印加系デスキューを行う。この印加系デスキューを第１
から第ｎまでの全てのテスタピンに対して行った後に、
オシロスコープ９のＳＭＡコネクタ９３をショート治具
２のショート端２Ｓから外し、ショート治具２を用いて
従来と同様の方法にて判定系デスキューを行えばよい。

【００２８】この実施の形態のタイミング補正方法によ
れば、ドライバからデバイス端までの経路長を含んだ形
で印加系デスキューのタイミング補正を行うことができ
るので、経路長を予め測定する必要がない。従って、測
定周波数が５００［ＭＨｚ］以上の高速な場合でも、そ
れと同じ周波数でタイミング補正を行うことができる。
また、オシロスコープを用いてスキューを観測している
ので、そのスキューが許容範囲内にあるか否かの検査を
同時に行うことができる。

【００２９】なお、上述の実施の形態では、オシロスコ
ープを用いたタイミング確認方法、並びにタイミング補
正方法及び補正装置について説明したが、オシロスコー
プの代わりに合成波形９１Ｓ〜９ｎＳの振幅変化点を測
定可能な手段を別途半導体試験装置１内に設け、それに
基づいてタイミング確認及び補正を行うようにしてもよ
い。

【００３０】上述の実施の形態では、時間計測対象のド
ライバがローレベル（例えば１［Ｖ］）からハイレベル
（例えば２［Ｖ］）に変化するパルス状の信号を出力
し、時間計測対象以外の全てのドライバはローレベル
（例えば１［Ｖ］）の信号を出力する場合について説明
したが、逆に、時間計測対象のドライバがハイレベル
（例えば２［Ｖ］）からローレベル（例えば１［Ｖ］）
に変化する信号を出力するようにしてもよい。

【００３１】ショート治具の信号ピンの数がｎの場合、
ドライバから出力されたパルス状の信号のハイレベル部
分の振幅がｎ分の１に減少した合成波形がオシロスコー
プで観測される。従って、ショート治具の信号ピンの数
が２５６個などのように大きくなった場合には、２５６
分の１に減少した合成波形の振幅変化を観測することが
困難になる。そこで、このような場合には、ショート治
具に複数のショート端を設け、それぞれのショート端に
おける合成波形を観測することによって、合成波形の振
幅の減少を抑制することができる。すなわち、信号ピン
が２５６個であっても、ショート端の数が８個存在すれ
ば、各ショート端には３２分の１に減少した合成波形が
現れるので、振幅変化の観測が困難となることはない。
この場合でも、ショート治具は各ショート端に対して等
長及び等インピーダンスとなるように配線する必要があ
る。

【００３２】

【発明の効果】第１の発明のタイミング確認方法によれ
ば、オシロスコープのプローブを順次接触パッドに接触
させなくても、各ドライバから出力される信号のスキュ
ーを確認することができる。第２の発明のタイミング補
正方法によれば、ＴＤＲを用いて予め経路長を測定しな
くても印加系デスキューを高精度に行うことができる。

【図面の簡単な説明】

【図１】 従来のタイミング補正方法の概要を示す図。

【図２】 従来のタイミング確認方法の概要を示す図。

【図３】 本発明の半導体試験装置のタイミング確認方
法及び補正方法の一例を示す図。

【図４】 図３の動作例を示す信号波形図。

【符号の説明】

１…ＩＣテスタ ２…ショート治具 １０…制御回路 １１…タイミング発生器 ２１〜２ｎ…ドライバ ３１〜３ｎ，４１〜４ｎ…コンパレータ ５１〜５ｎ…ドライバ用可変遅延回路 ６１〜６ｎ…コンパレータ用可変遅延回路 ７１〜７ｎ…Ｉ／Ｏスイッチ ８１〜８ｎ…接触パッド

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大崎 昭雄 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 丹羽 宏昌 東京都渋谷区東３丁目16番３号 日立電子 エンジニアリング株式会社内 Ｆターム(参考） 2G032 AD06 AE06 AE07 AE08 AE09 AE11 AG07

Claims (7)

【特許請求の範囲】
1. 【請求項１】 被測定デバイスの搭載されるソケットの
   各接触パッドをショート端に対して等長及び等インピー
   ダンスとなるようにショート接続するステップと、 時間確認対象となるテスタピンのドライバ手段からは振
   幅の変化する信号波形を前記ショート端に向かって出力
   させ、前記時間確認対象となるテスタピン以外のドライ
   バ手段からは振幅の変化しない信号波形を前記ショート
   端に向かって出力させるステップと、 前記ショート端で合成された波形に基づいて前記時間確
   認対象となるテスタピンのドライバ手段から出力された
   信号が前記ショート端に到達するまでの時間を計測する
   ステップとを含んで構成されることを特徴とする半導体
   試験装置のタイミング確認方法。
2. 【請求項２】 請求項１において、 前記ショート端にオシロスコープのプローブを接続し、
   前記ショート端で合成された波形を前記オシロスコープ
   に表示することによって前記時間を計測するステップを
   行うことを特徴とする半導体試験装置のタイミング確認
   方法。
3. 【請求項３】 請求項１において、 前記ショート端に対して等長及び等インピーダンスとな
   るように予め配線された専用ＩＣを用いて前記ショート
   接続するステップを行うことを特徴とする半導体試験装
   置のタイミング確認方法。
4. 【請求項４】 被測定デバイスの搭載されるソケットの
   各接触パッドをショート端に対して等長及び等インピー
   ダンスとなるようにショート接続するステップと、 印加系デスキュー取得対象となるテスタピンのドライバ
   手段からは振幅の変化する信号波形を前記ショート端に
   向かって出力させ、前記印加系デスキュー取得対象とな
   るテスタピン以外のドライバ手段からは振幅の変化しな
   い信号波形を前記ショート端に向かって出力させるステ
   ップと、 前記ショート治具のショート端で合成された波形を基準
   にして、前記印加系デスキュー取得対象となるテスタピ
   ンのドライバ用可変遅延手段の遅延量を増加減少させて
   タイミング補正を行うことによって印加系デスキューを
   行うステップとを含んで構成されたことを特徴とする半
   導体試験装置のタイミング補正方法。
5. 【請求項５】 請求項４において、 前記ショート接続するステップを、前記ショート端に対
   して等長及び等インピーダンスとなるように予め配線さ
   れた専用ＩＣを用いて行うことを特徴とする半導体試験
   装置のタイミング補正方法。
6. 【請求項６】 ドライバ手段を少なくとも有し、被測定
   デバイスの搭載されるソケットの各接触パッドに信号線
   を介して接続されたテスタピン群と、 前記ソケットの各接触パッドをショート端に対して等長
   及び等インピーダンスとなるようにショート接続するシ
   ョート手段と、 前記テスタピン群の中の印加系デスキュー取得対象とな
   るテスタピンのドライバ手段からは振幅の変化する信号
   波形を出力させ、前記印加系デスキュー取得対象となる
   テスタピン以外のドライバ手段からは振幅の変化しない
   信号波形を出力させ、前記ショート治具のショート端で
   合成された波形を基準にして、前記印加系デスキュー取
   得対象となるテスタピンのドライバ用可変遅延手段の遅
   延量を増加減少させてタイミング補正を行うことによっ
   て印加系デスキューを行う制御手段とを含んで構成され
   たことを特徴とする半導体試験装置のタイミング補正装
   置。
7. 【請求項７】 請求項６において、 前記ショート手段を、前記ショート端に対して等長及び
   等インピーダンスとなるように予め配線された専用ＩＣ
   で構成したことを特徴とする半導体試験装置のタイミン
   グ補正装置。