JP2010054314A - 半導体試験装置 - Google Patents

半導体試験装置 Download PDF

Info

Publication number
JP2010054314A
JP2010054314A JP2008218980A JP2008218980A JP2010054314A JP 2010054314 A JP2010054314 A JP 2010054314A JP 2008218980 A JP2008218980 A JP 2008218980A JP 2008218980 A JP2008218980 A JP 2008218980A JP 2010054314 A JP2010054314 A JP 2010054314A
Authority
JP
Japan
Prior art keywords
test
multiplexer
dut
duts
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008218980A
Other languages
English (en)
Inventor
Takuya Muranushi
拓也 村主
Yosuke Kobayashi
陽介 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2008218980A priority Critical patent/JP2010054314A/ja
Publication of JP2010054314A publication Critical patent/JP2010054314A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】安価な回路構成で、直流電圧を高精度に測定できる半導体試験装置を実現すること。
【解決手段】複数のＤＵＴに対して並列に直流試験を行うために複数の直流試験モジュールが設けられ、前記ＤＵＴの出力電位に関連した各直流試験モジュールのアナログ出力信号がマルチプレクサを介して選択的にＡ／Ｄ変換器に入力される半導体試験装置において、前記各ＤＵＴの出力電位を前記各直流試験モジュールを介することなく前記マルチプレクサに直接入力する複数のバイパス経路が設けられたことを特徴とするもの。
【選択図】 図１

Description

本発明は、半導体試験装置に関し、特に高精度な直流電圧測定機能を有する半導体試験装置に関する。
被試験デバイス（ＤＵＴ）の初期不良を試験するのにあたり、半導体試験装置を用いて直流試験と交流試験が行われる。ここで、直流試験とは直流信号を印加したときに測定される直流信号が予め定められた規格内であるか否かを判定する試験であり、交流試験とはパルス状の試験信号をＤＵＴに印加したときに期待通りの信号が得られるか否かを判定する試験である。
前記直流試験は、ＤＵＴの特定のピンに電流を印加したときに現れる電圧を測定する電流印加電圧測定試験（ＩＦＶＭ試験）と、ＤＵＴの特定のピンに電圧を印加したときにそのピンから出力される電流を測定する電圧印加電流測定試験（ＶＦＩＭ試験）に大別される。そこで、これらの直流試験を行うために、従来から、半導体試験装置には電圧測定部と電流測定部を含む直流試験モジュールが設けられている。
ところで、ＤＵＴの試験にあたり、ＤＵＴの試験に要するコストをできるだけ低くすることが望ましい。ＤＵＴの試験コストを低減するためには、短時間で試験できるＤＵＴの量を増やさなければならず、半導体試験装置で並列試験できるＤＵＴの数を増やす必要がある。
並列試験できるＤＵＴの数を増やすためには、上述した直流試験モジュールも並列試験するＤＵＴの分だけ備えなければならず、半導体試験装置のコストが飛躍的に増大してしまう。
そこで、半導体試験装置のコストダウンを図るために、直流試験モジュールに設けられる電子部品のうち、たとえばＤ／Ａ変換器やＡ／Ｄ変換器などの高精度で高価な電子部品については複数の直流試験モジュールに対して共通化することが行われている。
特許文献１には、Ｄ／Ａ変換器を複数の直流試験モジュールに対して共通化した半導体試験装置の構成が開示されている。
特開２００８−９６３５４号公報
図３は、従来の半導体試験装置の一例を示すブロック図であり、Ａ／Ｄ変換器３０を複数の直流試験モジュールに対して共通化した例を示している。図３において、半導体試験装置１００には、並列試験できるＤＵＴ２００の数ｎに応じた複数ｎの直流試験モジュール１０１〜１０nが設けられている。これら直流試験モジュール１０１〜１０nのアナログ出力信号は、マルチプレクサ２０を介して選択的にＡ／Ｄ変換器３０に入力される。Ａ／Ｄ変換器３０で変換された出力データは、制御部４０に入力される。なお、Ａ／Ｄ変換器３０の基準電位は直流試験モジュール１０１〜１０nの基準電位Ｖｓに設定されている。
各直流試験モジュール１０１〜１０nにおいて、Ｄ／Ａ変換器１１は制御部４０から入力されるデジタルデータをアナログ信号に変換し、電流／電圧印加部１２の一方の入力端子に入力する。電流／電圧印加部１２は、ＤＵＴ２００１〜２００nに印加する測定用の電流／電圧を生成する。この電流／電圧印加部１２の出力系統には抵抗１３が接続されている。この抵抗１３の両端は、電流測定部１４の入力端子に接続されている。この電流測定部１４の出力信号は、スイッチ１５の一方の入力端子に入力されている。このスイッチ１５の出力信号は、前記電流／電圧印加部１２の他方の入力端子に入力されるとともに、マルチプレクサ２０に入力されている。電圧測定部１６の一方の入力端子にはＤＵＴ２００１〜２００nの出力電位Ｖｄを測定するために抵抗１３とＤＵＴ２００１〜２００nの接続点が接続され、他方の入力端子にはＤＵＴ２００１〜２００nの基準電位Ｖｇが入力され、出力信号は前記スイッチ１５の他方の入力端子に入力されている。
このように、各直流試験モジュール１０１〜１０nの電流／電圧印加部１２は制御部４０から入力されるデジタルデータに基づいてＤＵＴ２００１〜２００nに印加する測定用の電流／電圧を生成し、電流測定部１４は抵抗１３に流れる電流に基づく電位差を測定して電流／電圧印加部１２およびＡ／Ｄ変換器３０に帰還し、電圧測定部１６はＤＵＴ２００１〜２００nの基準電位ＶｇとＤＵＴ２００１〜２００nの出力電位Ｖｄとの電位差を測定して電流／電圧印加部１２およびＡ／Ｄ変換器３０に帰還する。なお、電流測定部１４および電圧測定部１６の出力電位は、直流試験モジュール１０１〜１０nの基準電位Ｖｓを基準にして出力される。
図３に示したように、Ａ／Ｄ変換器３０を複数ｎの直流試験モジュール１０１〜１０nで共通化することにより、各種の直流試験を安価に行えるが、測定すべきアナログ信号は電流測定部１４と電圧測定部１６およびスイッチ１５を介してＡ／Ｄ変換器３０へ入力されることから、Ａ／Ｄ変換器３０の誤差の他に電流測定部１４と電圧測定部１６およびスイッチ１５の誤差が加算されることになり、測定精度の向上が難しいという問題がある。特に電圧測定については、近年低電圧動作のＤＵＴ２００１〜２００nが増えてきたこともあり、より高精度な直流電圧測定の要求がある。
対策として、各部に高精度部品を使用することにより測定精度を向上させることができるが、高精度部品は一般的に高価なため、それらを追加使用すると半導体試験装置がコストアップすることになる。
本発明は、これらの問題点に鑑みてなされたものであり、その目的は、安価な回路構成で、直流電圧を高精度に測定できる半導体試験装置を実現することにある。
このような問題を解決するため、請求項１記載の発明は、
複数のＤＵＴに対して並列に直流試験を行うために複数の直流試験モジュールが設けられ、前記ＤＵＴの出力電位に関連した各直流試験モジュールのアナログ出力信号がマルチプレクサを介して選択的にＡ／Ｄ変換器に入力される半導体試験装置において、
前記各ＤＵＴの出力電位を前記各直流試験モジュールを介することなく前記マルチプレクサに直接入力する複数のバイパス経路が設けられたことを特徴とする。
請求項２記載の発明は、
複数のＤＵＴに対して並列に直流試験を行うために複数の直流試験モジュールが設けられ、前記ＤＵＴの出力電位に関連した各直流試験モジュールのアナログ出力信号がマルチプレクサを介して選択的にＡ／Ｄ変換器に入力される半導体試験装置において、
前記各ＤＵＴの出力電位を前記各直流試験モジュールを介することなく前記マルチプレクサに直接入力する複数のバイパス経路と、
前記マルチプレクサの選択動作に連動して前記Ａ／Ｄ変換器の基準電位を切り換える基準切換部が設けられ、
前記マルチプレクサで前記直流試験モジュールのアナログ出力信号が選択されると前記基準切換部は前記直流試験モジュールの基準電位を出力し、前記マルチプレクサで前記バイパス経路が選択されると前記基準切換部は前記ＤＵＴの基準電位を出力することを特徴とする。
請求項３記載の発明は、請求項１または請求項２記載の半導体試験装置において、
前記各バイパス経路には、バッファアンプが設けられたことを特徴とする。
これらにより、安価な回路構成で、直流電圧を高精度に測定できる半導体試験装置ができる。
以下、本発明について図面を参照して説明する。図１は本発明による半導体試験装置の構成例を示すブロック図であり、図３と共通する部分には同一の符号を付けている。図１では、図３の直流試験モジュール１０１〜１０nを含む測定構成の他に、ＤＵＴ２００１〜２００nの出力電位Ｖｄを直流試験モジュール１０１〜１０nを介することなく直接マルチプレクサ２０に入力するためのバイパス経路６０１〜６０nが設けられるとともに、Ａ／Ｄ変換器３０の基準電位として直流試験モジュール１０１〜１０nの基準電位ＶｓとＤＵＴ２００１〜２００nの基準電位Ｖｇとを選択的に切り換える基準切換部５０が接続されている。すなわち、各バイパス経路６０１〜６０nの一端は抵抗１３とＤＵＴ２００１〜２００nの接続点に接続され、他端はマルチプレクサ２０に接続されている。
図１の測定動作を説明する。ＤＵＴ２００１〜２００nの出力電位Ｖｄを高精度に測定する場合、マルチプレクサ２０で直流試験モジュール１０１〜１０nを迂回するように設けられたバイパス経路６０１〜６０nを選択するとともに、基準切換部５０でＤＵＴ２００１〜２００nの基準電位Ｖｇを選択し、Ａ／Ｄ変換器３０でアナログ信号をデジタル信号に変換し測定値として取得する。
これにより、マルチプレクサ２０には直流試験モジュール１０１〜１０nを迂回したバイパス経路６０１〜６０nを介してＤＵＴ２００１〜２００nの出力電位Ｖｄが入力されることから、直流試験モジュール１０１〜１０nを構成している電流測定部１４と電圧測定部１６およびスイッチ１５の誤差の影響を受けることはなく、ＤＵＴ２００１〜２００nの出力電位Ｖｄを高精度に測定できる。
また、本発明は、比較的安価なマルチプレクサ２０と基準切換部５０とバイパス経路６０１〜６０nを用いて構成できることから、半導体試験装置の大幅なコストアップを抑制できる。
図２は、本発明の他の実施例を示すブロック図であり、図１と共通する部分には同一の符号を付けている。図２において、バイパス経路６０１〜６０nにはそれぞれバッファアンプ７０１〜７０nが設けられている。
図１に示すように、ＤＵＴ２００１〜２００nの出力電位Ｖｄを、直流試験モジュール１０１〜１０nを迂回するバイパス経路６０１〜６０nを用いて、マルチプレクサ２０に直接入力する場合、Ａ／Ｄ変換器３０のバイアス電流やバイパス経路６０１〜６０nのリーク電流の影響を受けて、直流試験モジュール１０１〜１０nを使用した場合と比較すると測定精度が悪化してしまうことが考えられる。しかし、これら原因による測定精度の悪化は、図２に示すようにバイパス経路６０１〜６０nにそれぞれバッファアンプ７０１〜７０nを設けることにより防ぐことができる。
以上説明したように、本発明によれば、比較的安価な回路構成で、直流電圧を高精度に測定できる半導体試験装置を実現でき、効率よくＤＵＴの直流試験が行える。
本発明による半導体試験装置の構成例を示すブロック図である。 本発明の他の実施例を示すブロック図である。 従来の半導体試験装置の一例を示すブロック図である。
符号の説明
１０１〜１０n 直流試験モジュール
２０ マルチプレクサ
３０ Ａ／Ｄ変換器
４０ 制御部
５０ 基準切換部
６０１〜６０n バイパス経路
７０１〜７０n バッファアンプ
１００ 半導体試験装置
２００１〜２００n ＤＵＴ

Claims (3)

  1. 複数のＤＵＴに対して並列に直流試験を行うために複数の直流試験モジュールが設けられ、前記ＤＵＴの出力電位に関連した各直流試験モジュールのアナログ出力信号がマルチプレクサを介して選択的にＡ／Ｄ変換器に入力される半導体試験装置において、
    前記各ＤＵＴの出力電位を前記各直流試験モジュールを介することなく前記マルチプレクサに直接入力する複数のバイパス経路が設けられたことを特徴とする半導体試験装置。
  2. 複数のＤＵＴに対して並列に直流試験を行うために複数の直流試験モジュールが設けられ、前記ＤＵＴの出力電位に関連した各直流試験モジュールのアナログ出力信号がマルチプレクサを介して選択的にＡ／Ｄ変換器に入力される半導体試験装置において、
    前記各ＤＵＴの出力電位を前記各直流試験モジュールを介することなく前記マルチプレクサに直接入力する複数のバイパス経路と、
    前記マルチプレクサの選択動作に連動して前記Ａ／Ｄ変換器の基準電位を切り換える基準切換部が設けられ、
    前記マルチプレクサで前記直流試験モジュールのアナログ出力信号が選択されると前記基準切換部は前記直流試験モジュールの基準電位を出力し、前記マルチプレクサで前記バイパス経路が選択されると前記基準切換部は前記ＤＵＴの基準電位を出力することを特徴とする半導体試験装置。
  3. 前記各バイパス経路には、バッファアンプが設けられたことを特徴とする請求項１または２記載の半導体試験装置。
JP2008218980A 2008-08-28 2008-08-28 半導体試験装置 Withdrawn JP2010054314A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008218980A JP2010054314A (ja) 2008-08-28 2008-08-28 半導体試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008218980A JP2010054314A (ja) 2008-08-28 2008-08-28 半導体試験装置

Publications (1)

Publication Number Publication Date
JP2010054314A true JP2010054314A (ja) 2010-03-11

Family

ID=42070407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008218980A Withdrawn JP2010054314A (ja) 2008-08-28 2008-08-28 半導体試験装置

Country Status (1)

Country Link
JP (1) JP2010054314A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005106513A1 (ja) * 2004-04-28 2005-11-10 Advantest Corporation 直流試験装置
JP2008096354A (ja) * 2006-10-13 2008-04-24 Yokogawa Electric Corp 半導体試験装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005106513A1 (ja) * 2004-04-28 2005-11-10 Advantest Corporation 直流試験装置
JP2008096354A (ja) * 2006-10-13 2008-04-24 Yokogawa Electric Corp 半導体試験装置

Similar Documents

Publication Publication Date Title
US7859268B2 (en) Method of testing driving circuit and driving circuit for display device
US20130328588A1 (en) Testing circuit and printed circuit board using same
JP5183447B2 (ja) 試験装置および診断方法
EP2562932B1 (en) Integrated circuit
JP4977013B2 (ja) 電力印加回路、及び試験装置
US8860455B2 (en) Methods and systems to measure a signal on an integrated circuit die
CN103913660B (zh) 大电流、智能数字焊接系统检定校准方法
TWI408375B (zh) 電流測量裝置以及電腦系統
JP4735250B2 (ja) 計測装置
JP2010054314A (ja) 半導体試験装置
JP2007201150A (ja) Ｄａｃセトリング特性評価方法、ｄａｃセトリング特性評価装置及び電子線描画装置
JP2009156580A (ja) 入力容量測定回路
JP2010096606A (ja) 電圧印加電流測定回路とそれを用いた半導体試験装置
JP4941164B2 (ja) 基準電圧校正回路及び方法
JP2010015921A (ja) マルチプレクサスイッチの試験方法とその装置および多点測定装置
JP2010145373A (ja) 抵抗測定装置
JP4714067B2 (ja) キャリブレーション回路、キャリブレーション方法、及び試験装置
KR101823762B1 (ko) 집적 회로를 테스트하는 디바이스 및 방법
JP4924231B2 (ja) 半導体試験装置
US20240192257A1 (en) Device inspection apparatus and device inspection method
JP2009133762A (ja) 半導体装置およびその試験方法
JP4232637B2 (ja) Ｉｃテスタ
JP2012185055A (ja) 評価試験装置および評価試験方法
JP5003955B2 (ja) Ｉｃテスタ
JP2008190922A (ja) 電子部品試験装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120821

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130405