JP3556615B2 - 差動型データドライバのテスト装置及びテスト方法 - Google Patents
差動型データドライバのテスト装置及びテスト方法 Download PDFInfo
- Publication number
- JP3556615B2 JP3556615B2 JP2001169750A JP2001169750A JP3556615B2 JP 3556615 B2 JP3556615 B2 JP 3556615B2 JP 2001169750 A JP2001169750 A JP 2001169750A JP 2001169750 A JP2001169750 A JP 2001169750A JP 3556615 B2 JP3556615 B2 JP 3556615B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- differential
- voltage
- data output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31924—Voltage or current aspects, e.g. driver, receiver
Description
【０００１】
【発明の属する技術分野】
本発明は、 差動型データドライバのテスト装置及びテスト方法に関するものである。
【０００２】
【従来の技術】
図９は、差動型データドライバの従来のテスト装置を示した概略の構成図である。図１０は、差動型データドライバのクロスオーバ電圧波形を示した波形図である。図９に示したように、差動型データドライバ１では、データ入力端子１３から入力したデータは、Ｄ＋データ出力ドライバ１１及びＤ−データ出力ドライバ１２へ入力される。また、 ドライバ出力イネーブル信号端子１４からイネーブル信号を入力して、Ｄ＋データ出力ドライバ１１及びＤ−データ出力ドライバ１２をデータ出力状態にすることで、Ｄ＋データ出力線１５及びＤ−データ出力線１６から差動信号が、それぞれテスト装置１７のＤ＋データ入力端子１８及びＤ−データ入力端子１９へ伝搬される。この差動型データドライバ１では、 差動型データ転送を行う上で、 図１０に示したように、伝搬されたＤ＋データ出力ドライバ１１の出力信号２１と、Ｄ−データ出力ドライバ１２の出力信号２２と、のクロスオーバ電圧（ＶＣＲＳ）２５が、 基準電圧範囲であるクロスオーバ上限電圧（ＶＯＨ）２３とクロスオーバ下限電圧（ＶＯＬ）２４との間でなければならない。
【０００３】
従来、 差動型データドライバ１における差動信号のテストは、次のように行われていた。すなわち、ある時刻ｔ０からＤ−データ出力信号２２がクロスオーバ下限電圧（ＶＯＬ）２４に達したポイント２８までの時間（ｔ１）２１０と、Ｄ＋データ出力信号２１がクロスオーバ上限電圧（ＶＯＨ）２３に達したポイント２６までの時間（ｔ２）２１１と、を測定する。同様に、Ｄ−データ出力信号２２がクロスオーバ上限電圧（ＶＯＨ）２３に達したポイント２７までの時間（ｔ３）２１２と、 Ｄ＋データ出力信号２１がクロスオーバ下限電圧（ＶＯＬ）２４に達したポイント２９までの時間（ｔ４）２１３と、を測定する。テスト装置１７では、これらの測定値がｔ１＜ｔ４かつｔ２＜ｔ３である場合、 クロスオーバ電圧（ＶＣＲＳ）２５が、クロスオーバ上限電圧（ＶＯＨ）２３及びクロスオーバ下限電圧（ＶＯＬ）２４の間にあると判断し、 測定した差動信号が仕様を満たしていると判断する。
【０００４】
【発明が解決しようとする課題】
しかしながら、 前述のテスト方法では、 クロスオーバ電圧（ＶＣＲＳ）２５が基準電圧範囲を満たしているか否かをテストする場合、 測定ポイントとして最低でも４ポイントの時間測定及び電圧測定が必要となる。そのため、テスト装置１７の構成が複雑になるという問題がある。
【０００５】
また、 テスト装置１７では、差動型データドライバ１のＤ＋データ出力ドライバ１１からＤ＋データ出力線１５を介してテスト装置１７に伝搬する差動信号と、Ｄ−データ出力ドライバ１２からＤ−データ出力線１６を介してテスト装置１７に伝搬する差動信号と、を別々にテストする。そのため、 テスト装置１７における測定チャンネル間スキューが問題となる。そのため、従来技術では、差動型データドライバ１の差動信号を精度良く測定する事は困難であった。
【０００６】
そこで、本発明は、 上記の問題を解決するために創作したものであり、その目的は、簡素な構成で精度良く差動信号のテストが可能な差動型データドライバのテスト回路及びテスト方法を提供することである。
【０００７】
【課題を解決するための手段】
この発明は、上記の課題を解決するための手段として、以下の構成を備えている。
【０００８】
（１） 差動型データドライバの２つのデータ出力端子から出力された両信号の電圧の和に応じて、該差動型データドライバの差動信号の良否判定を行うことを特徴とする。
【０００９】
この構成において、差動型データドライバのテスト装置は、差動型データドライバの差動信号の良否判定を、差動型データドライバの２つのデータ出力端子から出力された両信号の電圧の和に応じて行う。したがって、経過時間を測定することなく、差動信号の良否判定を行うことができ、テスト装置の構成を簡素にすることが可能となる。また、 Ｄ＋データ出力信号とＤ−データ出力信号との電圧の和をテストすることで、 テスト装置の同一チャンネルでのテストが可能となり、 チャンネル間のスキューの影響を受けることなく高精度での測定が可能となる。
【００１０】
（２） 略同じ値の抵抗を２つ直列接続した直列抵抗を備え、該直列抵抗の両端に前記差動型データドライバの２つのデータ出力端子をそれぞれ接続し、前記差動型データドライバの両出力信号の電圧を抵抗分割して、前記両信号の電圧の和を検出することを特徴とする。
【００１１】
この構成において、差動型データドライバのテスト装置では、差動型データドライバの２つのデータ出力端子から出力された両信号の電圧の和を、略同じ値の抵抗を２つ直列接続した直列抵抗の両端に、差動型データドライバの２つのデータ出力端子をそれぞれ接続し、差動型データドライバの両出力信号の電圧を抵抗分割して検出する。したがって、テスト装置の構成を簡素にすることが可能となる。また、 Ｄ＋データ出力信号とＤ−データ出力信号の合成信号をテストすることで、 テスト装置の同一チャンネルでのテストが可能となり、 チャンネル間のスキューの影響を受けることなく、高精度での測定が可能となる。
【００１２】
（３） 前記直列抵抗の両端に、それぞれ開閉手段を設けたことを特徴とする。
【００１３】
この構成において、差動型データドライバのテスト装置では、直列抵抗の両端に、それぞれ開閉手段を設けている。したがって、差動信号の良否判定以外のテスト時には、直列抵抗の影響を受けることなく、テストを行うことが可能となる。
【００１４】
（４） 前記差動信号の良否判定以外のテスト時には、前記開閉手段をそれぞれ開放することを特徴とする。
【００１５】
この構成において、差動型データドライバのテスト装置では、差動信号の良否判定以外のテスト時には、開閉手段をそれぞれ開放する。したがって、テスト装置でのテスト内容に応じて、直列抵抗を使用することが可能となる。
【００１６】
（５） 差動型データドライバの２つのデータ出力端子から出力された両信号の電圧の和に応じて、該差動型データドライバの良否判定を行うことを特徴とする。
この構成において、差動型データドライバの差動信号の良否判定を、差動型データドライバの２つのデータ出力端子から出力された両信号の電圧の和に応じて行う。したがって、経過時間を測定することなく、差動信号の良否判定を行うことができ、差動型データドライバのテストを容易に行うことが可能となる。
【００１７】
【発明の実施の形態】
図１は、本発明の実施形態に係る差動型データドライバのテスト装置を示した構成図である。図１には、クロスオーバ電圧をテストするための回路構成を示している。なお、図１において、図９と同一部分には同一符号を付している。差動型データドライバ１は、図９に示した構成と同様であり、Ｄ＋データ出力ドライバ１１及びＤ−データ出力ドライバ１２を備えている。Ｄ＋データ出力ドライバ１１及びＤ−データ出力ドライバ１２に同じ信号を入力すると、差動信号（互いに位相の反転した信号）を出力する。Ｄ＋データ出力ドライバ１１及びＤ−データを出力ドライバ１２の入力端子は、それぞれデータ入力端子１３に接続されている。また、Ｄ＋データ出力ドライバ１１及びＤ−データを出力ドライバ１２のイネーブル端子は、それぞれイネーブル信号入力端子１４に接続されている。さらに、Ｄ＋データ出力ドライバ１１の出力端子は、Ｄ＋データ出力線１５に接続され、Ｄ−データ出力ドライバ１２の出力端子は、Ｄ−データ出力線１６に接続されている。
【００１８】
テスト装置２は、差動型データドライバの２つのデータ出力端子から出力された両信号の電圧の和に応じて、該差動型データドライバの差動信号の良否判定を行うために、合成信号を出力するテスト装置３０をテスト装置１７に接続した構成である。つまり、従来のテスト装置１７においては、経過時間測定回路を使用しないかまたは廃止する。また、差動型データドライバ１のクロスオーバ電圧をテストするために、合成信号入力端子２０を設け、電圧測定回路で合成信号の電圧を測定する構成である。
【００１９】
テスト装置３０は合成信号を出力するための構成として、開閉手段であるリレースイッチ３１、直列抵抗を構成する抵抗３２及び抵抗３３、並びに開閉手段であるリレースイッチ３４を備え、これらは、この順に直列接続されている。また、テスト装置３０は、Ｄ＋データ入力端子３５、Ｄ−データ入力端子３６、Ｄ＋データ出力端子３７、Ｄ−データ出力端子３８、及び合成信号出力端子３９を備えている。Ｄ＋データ入力端子３５及びＤ＋データ出力端子３７、並びにＤ−データ入力端子３６及びＤ−データ出力端子３８は、直接接続されている。また、リレースイッチ３１の抵抗３２に接続された方と反対側の端子は、Ｄ＋データ入力端子３５に接続され、リレースイッチ３４の抵抗３３に接続された方と反対側の端子は、Ｄ−データ入力端子３６に接続されている。さらに、直列抵抗を構成する抵抗３２及び抵抗３３の間は、合成信号出力端子３９に接続されている。
【００２０】
また、テスト装置３０とテスト装置１７とは、Ｄ＋データ出力端子３７及びＤ＋データ入力端子１８、Ｄ−データ出力端子３８及びＤ−データ入力端子１９、並びに合成信号出力端子３９及び合成信号入力端子２０が、それぞれ接続されている。
【００２１】
テスト装置３０の抵抗３２及び抵抗３３は、略等しい抵抗値の抵抗である。また、リレースイッチ３１及びリレースイッチ３４は、テスト装置２が備える図外の制御部からの信号により、開閉可能である。
【００２２】
データ入力端子１３から入力された所定のデータは、Ｄ＋データ出力ドライバ１１とＤ−データ出力ドライバ１２とに入力される。そして、 イネーブル信号入力端子１４から入力したイネーブル信号がデータ出力状態の期間、 差動信号としてＤ＋データ出力ドライバ１１からはＤ＋データ信号が出力され、Ｄ−データ出力ドライバ１２からはＤ−データ信号が出力される。出力された差動信号は、それぞれＤ＋データ出力線１５とＤ−データ出力線１６とを介してテスト装置３０及びテスト装置１７に伝搬される。
【００２３】
差動信号のテスト時には、リレースイッチ３１及びリレースイッチ３４をオン状態にして、Ｄ＋データ出力とＤ−データ出力とを、テスト装置３０における抵抗値の略等しい抵抗３２、３３で抵抗分割する。これにより、両信号の電圧の和である合成信号が、合成信号出力端子３９を介してテスト装置１７の合成信号入力端子２０へ伝搬されるようにする。そして、テスト装置１７では、テスト装置３０から送られてきた差動型データドライバ１の合成信号に基づいて、クロスオーバ電圧の良否判定を行う。
【００２４】
このように、Ｄ＋データ出力信号とＤ−データ出力信号の合成信号をテストすることで、 テスト装置の同一チャンネルでのテストが可能となり、 チャンネル間のスキューの影響を受けることなく高精度での測定が可能となる。
【００２５】
なお、テスト装置３０において、クロスオーバ電圧テスト時以外の通常テスト時は、リレースイッチ３１及びリレースイッチ３４をオフ状態にする。これは、差動型データドライバ１の通常テスト時では、合成信号を検査する必要がないからである。
【００２６】
次に、差動型データドライバ１からテスト装置３０を介してテスト装置１７に伝送されるＤ＋出力信号、Ｄ−出力信号、及び合成信号について説明する。テスト装置３０によって生成される合成信号は、差動型データドライバ１から出力されるＤ＋出力信号及びＤ−出力信号の状態により種々の波形となる。Ｄ＋出力信号及びＤ−出力信号が種々の条件となった時の波形例を、図２〜図８に示す。なお、本実施形態では、Ｄ＋出力ドライバ１１とＤ−出力ドライバ１２との出力電流が、等しい場合について述べる。
【００２７】
図２は、クロスオーバ電圧（ＶＣＲＳ）２５が、ｈｉｇｈデータ出力電圧（ＶＤＨ）４７及びｌｏｗデータ出力電圧（ＶＤＬ）４８の中間の電圧である中間電圧４９と、クロスオーバ上限電圧（ＶＯＨ）２３と、の間にある場合を示した信号波形図である。図２において、Ｄ−データ立ち上がり開始点４５までは、Ｄ＋データ出力信号２１の電位がｈｉｇｈデータ出力電圧（ＶＤＨ）４７、Ｄ−データ出力信号２２の電位がｌｏｗデータ出力電圧（ＶＤＬ）４８であり、 合成信号４１の電位は１／２（ＶＤＨ＋ＶＤＬ）となる。また、 Ｄ−データ立ち上がり開始点４５からＤ＋データ立ち下がり開始点４３までの合成信号４１の電位は１／２［（Ｄ−データ出力信号の電位）＋ＶＤＨ］である。さらに、Ｄ＋データ立ち下がり開始点４３からＤ−データ立ち上がり終了点４４までの合成信号４１の電位は、１／２［（Ｄ−データ出力信号の電位）＋（Ｄ＋データ出力信号の電位）］となる。この時の合成信号４１の電位は、Ｄ＋出力信号の電位とＤ−出力信号の電位が同電位となるクロスオーバ電圧（ＶＣＲＳ）２５を越えて高くなることはない。加えて、Ｄ−データ立ち上がり終了点４４からＤ＋データ立ち下がり終了点４６までの合成信号４１の電位は１／２［ＶＤＨ＋（Ｄ＋出力信号の電位）］、Ｄ＋データ立ち下がり終了点４６以降の合成信号４１の電位は、再び１／２（ＶＤＨ＋ＶＤＬ）となる。
【００２８】
この合成信号４１をテスト装置３０からテスト装置１７へ入力する。そして、テスト装置１７において、ストローブ４２でクロスオーバ電圧（ＶＣＲＳ）２５がクロスオーバ上限電圧（ＶＯＨ）２３とクロスオーバ下限電圧（ＶＯＬ）２４とで規定された基準電圧範囲を満足しているか否かをテストすることで、差動型データドライバ１のクロスオーバ電圧（差動電圧）の良否をテストすることができる。図２に示した例では、合成信号４１の電圧は、クロスオーバ上限電圧（ＶＯＨ）２３よりも低く、クロスオーバ下限電圧（ＶＯＬ）２４よりも高いので、合成信号４１も基準電圧範囲を満足している。よって、テスト装置２でのテスト結果はパス（良品）となる。
【００２９】
図３は、クロスオーバ電圧（ＶＣＲＳ）２５がデータｈｉｇｈ出力電圧（ＶＤＨ）４７とデータｌｏｗ出力電圧（ＶＤＬ）との中間電圧４９と等しい場合を示した信号波形図である。図３において、Ｄ−データ立ち上がり開始点４５及びＤ＋データ立ち下がり開始点４３、並びにＤ−データ立ち上がり終了点４４及びＤ＋データ立ち下がり終了点４６は、一致している。Ｄ＋データ立ち下がり開始点４３（Ｄ−データ立ち上がり開始点４５）までは、Ｄ＋データ出力信号２１の電位がｈｉｇｈデータ出力電圧（ＶＤＨ）４７、Ｄ−データ出力信号２２の電位がｌｏｗデータ出力電圧（ＶＤＬ）４８であり、 合成信号４１の電位は１／２（ＶＤＨ＋ＶＤＬ）となる。また、 Ｄ＋データ立ち下がり開始点４３（Ｄ−データ立ち上がり開始点４５）からＤ−データ立ち上がり終了点４４（Ｄ＋データ立ち下がり終了点４６）までは、合成信号４１の電位は、１／２［（Ｄ−データ出力信号の電位）＋（Ｄ＋データ出力信号の電位）］＝１／２（ＶＤＨ＋ＶＤＬ）となる。さらに、Ｄ−データ立ち上がり終了点４４（Ｄ＋データ立ち下がり終了点４６）以降の合成信号４１の電位も、１／２（ＶＤＨ＋ＶＤＬ）となる。
【００３０】
したがって、この場合も図２の場合と同様に、合成信号４１の電圧は、基準電圧範囲を満たしているため、テスト装置２でのテスト結果はパス（良品）となる。
【００３１】
図４は、クロスオーバ電圧（ＶＣＲＳ）２５が、ｈｉｇｈデータ出力電圧（ＶＤＨ）４７及びｌｏｗデータ出力電圧（ＶＤＬ）４８の中間電圧４９と、クロスオーバ下限電圧（ＶＯＬ）２４と、の間にある場合を示した信号波形図である。図４において、Ｄ＋データ立ち下がり開始点４３までは、Ｄ＋データ出力信号２１の電位がｈｉｇｈデータ出力電圧（ＶＤＨ）４７、Ｄ−データ出力信号２２の電位がｌｏｗデータ出力電圧（ＶＤＬ）４８であり、 合成信号４１の電位は１／２（ＶＤＨ＋ＶＤＬ）となる。また、 Ｄ＋データ立ち下がり開始点４３からＤ−データ立ち上がり開始点４５までの合成信号４１の電位は１／２［（Ｄ＋データ出力信号の電位）＋ＶＤＬ］である。さらに、Ｄ−データ立ち上がり開始点４５からＤ＋データ立ち下がり終了点４６までの合成信号４１の電位は、１／２［（Ｄ−データ出力信号の電位）＋（Ｄ＋データ出力信号の電位）］となる。この時の合成信号４１の電位は、Ｄ＋出力信号の電位とＤ−出力信号の電位が同電位となるクロスオーバ電圧（ＶＣＲＳ）２５を越えて低くなることはない。加えて、Ｄ＋データ立ち下がり終了点４６からＤ−データ立ち上がり終了点４４までの合成信号４１の電位は１／２［ＶＤＬ＋（Ｄ−出力信号の電位）］であり、Ｄ−データ立ち上がり終了点４４以降の合成信号４１の電位は、再び１／２（ＶＤＨ＋ＶＤＬ）となる。
【００３２】
したがって、この場合も、図２の場合と同様に、合成信号４１の電圧は、基準電圧範囲を満たしているため、テスト装置２でのテスト結果はパス（良品）となる。
【００３３】
次に、テスト装置１７でのテストがフェイルの場合を示す。図５は、クロスオーバ電圧（ＶＣＲＳ）２５がクロスオーバ上限電圧（ＶＯＨ）２３より高く、ｈｉｇｈデータ出力電圧（ＶＤＨ）４７より低い場合を示した信号波形図である。図５においては、図２と同様に合成信号４１の電位は推移する。しかしながら、この時、 クロスオーバ電圧（ＶＣＲＳ）２５は、クロスオーバ上限電圧（ＶＯＨ）２３とｈｉｇｈデータ出力電圧（ＶＤＨ）４７との間まで上昇するため、合成信号４１は、クロスオーバ上限電圧（ＶＯＨ）２３とクロスオーバ下限電圧（ＶＯＬ）２４とで規定された基準電圧範囲を超えてしまう。よって、ストローブ信号４２を用いて合成信号４１が基準電圧範囲のクロスオーバ上限電圧（ＶＯＨ）２３を満たしていないフェイル領域７１を検出することにより、クロスオーバ電圧（ＶＣＲＳ）２５が基準電圧範囲を満足していないことを、テスト装置２でテストできる。
【００３４】
図６は、クロスオーバ電圧（ＶＣＲＳ）２５がクロスオーバ下限電圧（ＶＯＬ）２４よりも低く、 ｌｏｗデータ出力電圧（ＶＤＬ）４８よりも高い場合で基準電圧範囲を満たしていないテストフェイルの場合を示した信号波形図である。図６においては、図４と同様に合成信号４１の電位は推移する。しかしながら、この時、 合成信号４１は、クロスオーバ上限電圧（ＶＯＨ）２３とクロスオーバ下限電圧（ＶＯＬ）２４とで規定された基準電圧範囲を満たしていないクロスオーバ電圧（ＶＣＲＳ）まで低下するため、 図５の場合と同様、 クロスオーバ電圧（ＶＣＲＳ）２５が基準電圧範囲を満足していないことを、テスト装置２でテストできる。
【００３５】
図７，図８は、Ｄ＋データ出力信号２１及びＤ＋データ出力信号２２が遷移状態でクロスしない場合で、基準電圧範囲を満たしていないテストフェイルの例を示した波形図である。この場合も図５、図６の例と同様、 ストローブ４２で合成信号４１が基準電圧範囲を満たしていないフェイル領域７１を検出することにより、クロスオーバ電圧（ＶＣＲＳ）２５が、クロスオーバ上限電圧（ＶＯＨ）２３とクロスオーバ下限電圧（ＶＯＬ）２４とで規定された基準電圧範囲を満足していないことを、テスト装置２でテストできる。
【００３６】
以上のように、本発明の実施形態に係る差動型データドライバのテスト装置及びテスト方法を用いることで、簡素な構成で容易に差動型データドライバのテストを行うことができる。
【００３７】
【発明の効果】
本発明によれば、以下の効果が得られる。
【００３８】
（１） 差動型データドライバのテスト装置は、差動型データドライバの差動信号の良否判定を、差動型データドライバの２つのデータ出力端子から出力された両信号の電圧の和に応じて行うため、経過時間を測定することなく、差動信号の良否判定を行うことができ、テスト装置の構成を簡素にできる。また、 Ｄ＋データ出力信号とＤ−データ出力信号との電圧の和をテストすることで、 テスト装置の同一チャンネルでのテストが可能となり、 チャンネル間のスキューの影響を受けることなく高精度でに測定ができる。
【００３９】
（２） 差動型データドライバのテスト装置では、差動型データドライバの２つのデータ出力端子から出力された両信号の電圧の和を、略同じ値の抵抗を２つ直列接続した直列抵抗の両端に、差動型データドライバの２つのデータ出力端子をそれぞれ接続し、差動型データドライバの両出力信号の電圧を抵抗分割して検出するので、テスト装置の構成を簡素にできる。また、 Ｄ＋データ出力信号とＤ−データ出力信号の合成信号をテストすることで、 テスト装置の同一チャンネルでのテストが可能となり、 チャンネル間のスキューの影響を受けることなく、高精度な測定を行うことができる。
【００４０】
（３） 差動型データドライバのテスト装置では、直列抵抗の両端に、それぞれ開閉手段を設けているので、差動信号の良否判定以外のテスト時には、直列抵抗の影響を受けることなく、テストを行うことができる。
【００４１】
（４） 差動型データドライバのテスト装置では、差動信号の良否判定以外のテスト時には、開閉手段をそれぞれ開放するので、テスト装置でのテスト内容に応じて、直列抵抗を使用することができる。
【００４２】
（５） 差動型データドライバの差動信号の良否判定を、差動型データドライバの２つのデータ出力端子から出力された両信号の電圧の和に応じて行うことにより、経過時間を測定することなく、差動信号の良否判定を行うことができ、差動型データドライバのテストを容易に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る差動型データドライバのテスト装置を示した構成図である。
【図２】クロスオーバ電圧（ＶＣＲＳ）２５が、ｈｉｇｈデータ出力電圧（ＶＤＨ）４７及びｌｏｗデータ出力電圧（ＶＤＬ）４８の中間の電圧である中間電圧４９と、クロスオーバ上限電圧（ＶＯＨ）２３と、の間にある場合を示した信号波形図である。
【図３】クロスオーバ電圧（ＶＣＲＳ）２５がデータｈｉｇｈ出力電圧（ＶＤＨ）４７とデータｌｏｗ出力電圧（ＶＤＬ）との中間電圧４９と等しい場合を示した信号波形図である。
【図４】クロスオーバ電圧（ＶＣＲＳ）２５が、ｈｉｇｈデータ出力電圧（ＶＤＨ）４７及びｌｏｗデータ出力電圧（ＶＤＬ）４８の中間電圧４９と、クロスオーバ下限電圧（ＶＯＬ）２４と、の間にある場合を示した信号波形図である。
【図５】クロスオーバ電圧（ＶＣＲＳ）２５がクロスオーバ上限電圧（ＶＯＨ）２３より高く、ｈｉｇｈデータ出力電圧（ＶＤＨ）４７より低い場合を示した信号波形図である。
【図６】クロスオーバ電圧（ＶＣＲＳ）２５がクロスオーバ下限電圧（ＶＯＬ）２４よりも低く、 ｌｏｗデータ出力電圧（ＶＤＬ）４８よりも高い場合で基準電圧範囲を満たしていないテストフェイルの場合を示した信号波形図である。
【図７】Ｄ＋データ出力信号２１及びＤ＋データ出力信号２２が遷移状態でクロスしない場合で、基準電圧範囲を満たしていないテストフェイルの例を示した波形図である。
【図８】Ｄ＋データ出力信号２１及びＤ＋データ出力信号２２が遷移状態でクロスしない場合で、基準電圧範囲を満たしていないテストフェイルの例を示した波形図である。
【図９】差動型データドライバの従来のテスト装置を示した概略の構成図である。
【図１０】差動型データドライバのクロスオーバ電圧波形を示した波形図である。
【符号の説明】
１：差動型データドライバ
２，１７，３０：テスト装置
１１：＋データ出力ドライバ
１２：Ｄ−データ出力ドライバ
１３：送信データ
１４：ドライバ出力イネーブル信号
１５：Ｄ＋データ出力線
１６：Ｄ−データ出力線
３１，３４：リレースイッチ
３２，３３：抵抗
【発明の属する技術分野】
本発明は、 差動型データドライバのテスト装置及びテスト方法に関するものである。
【０００２】
【従来の技術】
図９は、差動型データドライバの従来のテスト装置を示した概略の構成図である。図１０は、差動型データドライバのクロスオーバ電圧波形を示した波形図である。図９に示したように、差動型データドライバ１では、データ入力端子１３から入力したデータは、Ｄ＋データ出力ドライバ１１及びＤ−データ出力ドライバ１２へ入力される。また、 ドライバ出力イネーブル信号端子１４からイネーブル信号を入力して、Ｄ＋データ出力ドライバ１１及びＤ−データ出力ドライバ１２をデータ出力状態にすることで、Ｄ＋データ出力線１５及びＤ−データ出力線１６から差動信号が、それぞれテスト装置１７のＤ＋データ入力端子１８及びＤ−データ入力端子１９へ伝搬される。この差動型データドライバ１では、 差動型データ転送を行う上で、 図１０に示したように、伝搬されたＤ＋データ出力ドライバ１１の出力信号２１と、Ｄ−データ出力ドライバ１２の出力信号２２と、のクロスオーバ電圧（ＶＣＲＳ）２５が、 基準電圧範囲であるクロスオーバ上限電圧（ＶＯＨ）２３とクロスオーバ下限電圧（ＶＯＬ）２４との間でなければならない。
【０００３】
従来、 差動型データドライバ１における差動信号のテストは、次のように行われていた。すなわち、ある時刻ｔ０からＤ−データ出力信号２２がクロスオーバ下限電圧（ＶＯＬ）２４に達したポイント２８までの時間（ｔ１）２１０と、Ｄ＋データ出力信号２１がクロスオーバ上限電圧（ＶＯＨ）２３に達したポイント２６までの時間（ｔ２）２１１と、を測定する。同様に、Ｄ−データ出力信号２２がクロスオーバ上限電圧（ＶＯＨ）２３に達したポイント２７までの時間（ｔ３）２１２と、 Ｄ＋データ出力信号２１がクロスオーバ下限電圧（ＶＯＬ）２４に達したポイント２９までの時間（ｔ４）２１３と、を測定する。テスト装置１７では、これらの測定値がｔ１＜ｔ４かつｔ２＜ｔ３である場合、 クロスオーバ電圧（ＶＣＲＳ）２５が、クロスオーバ上限電圧（ＶＯＨ）２３及びクロスオーバ下限電圧（ＶＯＬ）２４の間にあると判断し、 測定した差動信号が仕様を満たしていると判断する。
【０００４】
【発明が解決しようとする課題】
しかしながら、 前述のテスト方法では、 クロスオーバ電圧（ＶＣＲＳ）２５が基準電圧範囲を満たしているか否かをテストする場合、 測定ポイントとして最低でも４ポイントの時間測定及び電圧測定が必要となる。そのため、テスト装置１７の構成が複雑になるという問題がある。
【０００５】
また、 テスト装置１７では、差動型データドライバ１のＤ＋データ出力ドライバ１１からＤ＋データ出力線１５を介してテスト装置１７に伝搬する差動信号と、Ｄ−データ出力ドライバ１２からＤ−データ出力線１６を介してテスト装置１７に伝搬する差動信号と、を別々にテストする。そのため、 テスト装置１７における測定チャンネル間スキューが問題となる。そのため、従来技術では、差動型データドライバ１の差動信号を精度良く測定する事は困難であった。
【０００６】
そこで、本発明は、 上記の問題を解決するために創作したものであり、その目的は、簡素な構成で精度良く差動信号のテストが可能な差動型データドライバのテスト回路及びテスト方法を提供することである。
【０００７】
【課題を解決するための手段】
この発明は、上記の課題を解決するための手段として、以下の構成を備えている。
【０００８】
（１） 差動型データドライバの２つのデータ出力端子から出力された両信号の電圧の和に応じて、該差動型データドライバの差動信号の良否判定を行うことを特徴とする。
【０００９】
この構成において、差動型データドライバのテスト装置は、差動型データドライバの差動信号の良否判定を、差動型データドライバの２つのデータ出力端子から出力された両信号の電圧の和に応じて行う。したがって、経過時間を測定することなく、差動信号の良否判定を行うことができ、テスト装置の構成を簡素にすることが可能となる。また、 Ｄ＋データ出力信号とＤ−データ出力信号との電圧の和をテストすることで、 テスト装置の同一チャンネルでのテストが可能となり、 チャンネル間のスキューの影響を受けることなく高精度での測定が可能となる。
【００１０】
（２） 略同じ値の抵抗を２つ直列接続した直列抵抗を備え、該直列抵抗の両端に前記差動型データドライバの２つのデータ出力端子をそれぞれ接続し、前記差動型データドライバの両出力信号の電圧を抵抗分割して、前記両信号の電圧の和を検出することを特徴とする。
【００１１】
この構成において、差動型データドライバのテスト装置では、差動型データドライバの２つのデータ出力端子から出力された両信号の電圧の和を、略同じ値の抵抗を２つ直列接続した直列抵抗の両端に、差動型データドライバの２つのデータ出力端子をそれぞれ接続し、差動型データドライバの両出力信号の電圧を抵抗分割して検出する。したがって、テスト装置の構成を簡素にすることが可能となる。また、 Ｄ＋データ出力信号とＤ−データ出力信号の合成信号をテストすることで、 テスト装置の同一チャンネルでのテストが可能となり、 チャンネル間のスキューの影響を受けることなく、高精度での測定が可能となる。
【００１２】
（３） 前記直列抵抗の両端に、それぞれ開閉手段を設けたことを特徴とする。
【００１３】
この構成において、差動型データドライバのテスト装置では、直列抵抗の両端に、それぞれ開閉手段を設けている。したがって、差動信号の良否判定以外のテスト時には、直列抵抗の影響を受けることなく、テストを行うことが可能となる。
【００１４】
（４） 前記差動信号の良否判定以外のテスト時には、前記開閉手段をそれぞれ開放することを特徴とする。
【００１５】
この構成において、差動型データドライバのテスト装置では、差動信号の良否判定以外のテスト時には、開閉手段をそれぞれ開放する。したがって、テスト装置でのテスト内容に応じて、直列抵抗を使用することが可能となる。
【００１６】
（５） 差動型データドライバの２つのデータ出力端子から出力された両信号の電圧の和に応じて、該差動型データドライバの良否判定を行うことを特徴とする。
この構成において、差動型データドライバの差動信号の良否判定を、差動型データドライバの２つのデータ出力端子から出力された両信号の電圧の和に応じて行う。したがって、経過時間を測定することなく、差動信号の良否判定を行うことができ、差動型データドライバのテストを容易に行うことが可能となる。
【００１７】
【発明の実施の形態】
図１は、本発明の実施形態に係る差動型データドライバのテスト装置を示した構成図である。図１には、クロスオーバ電圧をテストするための回路構成を示している。なお、図１において、図９と同一部分には同一符号を付している。差動型データドライバ１は、図９に示した構成と同様であり、Ｄ＋データ出力ドライバ１１及びＤ−データ出力ドライバ１２を備えている。Ｄ＋データ出力ドライバ１１及びＤ−データ出力ドライバ１２に同じ信号を入力すると、差動信号（互いに位相の反転した信号）を出力する。Ｄ＋データ出力ドライバ１１及びＤ−データを出力ドライバ１２の入力端子は、それぞれデータ入力端子１３に接続されている。また、Ｄ＋データ出力ドライバ１１及びＤ−データを出力ドライバ１２のイネーブル端子は、それぞれイネーブル信号入力端子１４に接続されている。さらに、Ｄ＋データ出力ドライバ１１の出力端子は、Ｄ＋データ出力線１５に接続され、Ｄ−データ出力ドライバ１２の出力端子は、Ｄ−データ出力線１６に接続されている。
【００１８】
テスト装置２は、差動型データドライバの２つのデータ出力端子から出力された両信号の電圧の和に応じて、該差動型データドライバの差動信号の良否判定を行うために、合成信号を出力するテスト装置３０をテスト装置１７に接続した構成である。つまり、従来のテスト装置１７においては、経過時間測定回路を使用しないかまたは廃止する。また、差動型データドライバ１のクロスオーバ電圧をテストするために、合成信号入力端子２０を設け、電圧測定回路で合成信号の電圧を測定する構成である。
【００１９】
テスト装置３０は合成信号を出力するための構成として、開閉手段であるリレースイッチ３１、直列抵抗を構成する抵抗３２及び抵抗３３、並びに開閉手段であるリレースイッチ３４を備え、これらは、この順に直列接続されている。また、テスト装置３０は、Ｄ＋データ入力端子３５、Ｄ−データ入力端子３６、Ｄ＋データ出力端子３７、Ｄ−データ出力端子３８、及び合成信号出力端子３９を備えている。Ｄ＋データ入力端子３５及びＤ＋データ出力端子３７、並びにＤ−データ入力端子３６及びＤ−データ出力端子３８は、直接接続されている。また、リレースイッチ３１の抵抗３２に接続された方と反対側の端子は、Ｄ＋データ入力端子３５に接続され、リレースイッチ３４の抵抗３３に接続された方と反対側の端子は、Ｄ−データ入力端子３６に接続されている。さらに、直列抵抗を構成する抵抗３２及び抵抗３３の間は、合成信号出力端子３９に接続されている。
【００２０】
また、テスト装置３０とテスト装置１７とは、Ｄ＋データ出力端子３７及びＤ＋データ入力端子１８、Ｄ−データ出力端子３８及びＤ−データ入力端子１９、並びに合成信号出力端子３９及び合成信号入力端子２０が、それぞれ接続されている。
【００２１】
テスト装置３０の抵抗３２及び抵抗３３は、略等しい抵抗値の抵抗である。また、リレースイッチ３１及びリレースイッチ３４は、テスト装置２が備える図外の制御部からの信号により、開閉可能である。
【００２２】
データ入力端子１３から入力された所定のデータは、Ｄ＋データ出力ドライバ１１とＤ−データ出力ドライバ１２とに入力される。そして、 イネーブル信号入力端子１４から入力したイネーブル信号がデータ出力状態の期間、 差動信号としてＤ＋データ出力ドライバ１１からはＤ＋データ信号が出力され、Ｄ−データ出力ドライバ１２からはＤ−データ信号が出力される。出力された差動信号は、それぞれＤ＋データ出力線１５とＤ−データ出力線１６とを介してテスト装置３０及びテスト装置１７に伝搬される。
【００２３】
差動信号のテスト時には、リレースイッチ３１及びリレースイッチ３４をオン状態にして、Ｄ＋データ出力とＤ−データ出力とを、テスト装置３０における抵抗値の略等しい抵抗３２、３３で抵抗分割する。これにより、両信号の電圧の和である合成信号が、合成信号出力端子３９を介してテスト装置１７の合成信号入力端子２０へ伝搬されるようにする。そして、テスト装置１７では、テスト装置３０から送られてきた差動型データドライバ１の合成信号に基づいて、クロスオーバ電圧の良否判定を行う。
【００２４】
このように、Ｄ＋データ出力信号とＤ−データ出力信号の合成信号をテストすることで、 テスト装置の同一チャンネルでのテストが可能となり、 チャンネル間のスキューの影響を受けることなく高精度での測定が可能となる。
【００２５】
なお、テスト装置３０において、クロスオーバ電圧テスト時以外の通常テスト時は、リレースイッチ３１及びリレースイッチ３４をオフ状態にする。これは、差動型データドライバ１の通常テスト時では、合成信号を検査する必要がないからである。
【００２６】
次に、差動型データドライバ１からテスト装置３０を介してテスト装置１７に伝送されるＤ＋出力信号、Ｄ−出力信号、及び合成信号について説明する。テスト装置３０によって生成される合成信号は、差動型データドライバ１から出力されるＤ＋出力信号及びＤ−出力信号の状態により種々の波形となる。Ｄ＋出力信号及びＤ−出力信号が種々の条件となった時の波形例を、図２〜図８に示す。なお、本実施形態では、Ｄ＋出力ドライバ１１とＤ−出力ドライバ１２との出力電流が、等しい場合について述べる。
【００２７】
図２は、クロスオーバ電圧（ＶＣＲＳ）２５が、ｈｉｇｈデータ出力電圧（ＶＤＨ）４７及びｌｏｗデータ出力電圧（ＶＤＬ）４８の中間の電圧である中間電圧４９と、クロスオーバ上限電圧（ＶＯＨ）２３と、の間にある場合を示した信号波形図である。図２において、Ｄ−データ立ち上がり開始点４５までは、Ｄ＋データ出力信号２１の電位がｈｉｇｈデータ出力電圧（ＶＤＨ）４７、Ｄ−データ出力信号２２の電位がｌｏｗデータ出力電圧（ＶＤＬ）４８であり、 合成信号４１の電位は１／２（ＶＤＨ＋ＶＤＬ）となる。また、 Ｄ−データ立ち上がり開始点４５からＤ＋データ立ち下がり開始点４３までの合成信号４１の電位は１／２［（Ｄ−データ出力信号の電位）＋ＶＤＨ］である。さらに、Ｄ＋データ立ち下がり開始点４３からＤ−データ立ち上がり終了点４４までの合成信号４１の電位は、１／２［（Ｄ−データ出力信号の電位）＋（Ｄ＋データ出力信号の電位）］となる。この時の合成信号４１の電位は、Ｄ＋出力信号の電位とＤ−出力信号の電位が同電位となるクロスオーバ電圧（ＶＣＲＳ）２５を越えて高くなることはない。加えて、Ｄ−データ立ち上がり終了点４４からＤ＋データ立ち下がり終了点４６までの合成信号４１の電位は１／２［ＶＤＨ＋（Ｄ＋出力信号の電位）］、Ｄ＋データ立ち下がり終了点４６以降の合成信号４１の電位は、再び１／２（ＶＤＨ＋ＶＤＬ）となる。
【００２８】
この合成信号４１をテスト装置３０からテスト装置１７へ入力する。そして、テスト装置１７において、ストローブ４２でクロスオーバ電圧（ＶＣＲＳ）２５がクロスオーバ上限電圧（ＶＯＨ）２３とクロスオーバ下限電圧（ＶＯＬ）２４とで規定された基準電圧範囲を満足しているか否かをテストすることで、差動型データドライバ１のクロスオーバ電圧（差動電圧）の良否をテストすることができる。図２に示した例では、合成信号４１の電圧は、クロスオーバ上限電圧（ＶＯＨ）２３よりも低く、クロスオーバ下限電圧（ＶＯＬ）２４よりも高いので、合成信号４１も基準電圧範囲を満足している。よって、テスト装置２でのテスト結果はパス（良品）となる。
【００２９】
図３は、クロスオーバ電圧（ＶＣＲＳ）２５がデータｈｉｇｈ出力電圧（ＶＤＨ）４７とデータｌｏｗ出力電圧（ＶＤＬ）との中間電圧４９と等しい場合を示した信号波形図である。図３において、Ｄ−データ立ち上がり開始点４５及びＤ＋データ立ち下がり開始点４３、並びにＤ−データ立ち上がり終了点４４及びＤ＋データ立ち下がり終了点４６は、一致している。Ｄ＋データ立ち下がり開始点４３（Ｄ−データ立ち上がり開始点４５）までは、Ｄ＋データ出力信号２１の電位がｈｉｇｈデータ出力電圧（ＶＤＨ）４７、Ｄ−データ出力信号２２の電位がｌｏｗデータ出力電圧（ＶＤＬ）４８であり、 合成信号４１の電位は１／２（ＶＤＨ＋ＶＤＬ）となる。また、 Ｄ＋データ立ち下がり開始点４３（Ｄ−データ立ち上がり開始点４５）からＤ−データ立ち上がり終了点４４（Ｄ＋データ立ち下がり終了点４６）までは、合成信号４１の電位は、１／２［（Ｄ−データ出力信号の電位）＋（Ｄ＋データ出力信号の電位）］＝１／２（ＶＤＨ＋ＶＤＬ）となる。さらに、Ｄ−データ立ち上がり終了点４４（Ｄ＋データ立ち下がり終了点４６）以降の合成信号４１の電位も、１／２（ＶＤＨ＋ＶＤＬ）となる。
【００３０】
したがって、この場合も図２の場合と同様に、合成信号４１の電圧は、基準電圧範囲を満たしているため、テスト装置２でのテスト結果はパス（良品）となる。
【００３１】
図４は、クロスオーバ電圧（ＶＣＲＳ）２５が、ｈｉｇｈデータ出力電圧（ＶＤＨ）４７及びｌｏｗデータ出力電圧（ＶＤＬ）４８の中間電圧４９と、クロスオーバ下限電圧（ＶＯＬ）２４と、の間にある場合を示した信号波形図である。図４において、Ｄ＋データ立ち下がり開始点４３までは、Ｄ＋データ出力信号２１の電位がｈｉｇｈデータ出力電圧（ＶＤＨ）４７、Ｄ−データ出力信号２２の電位がｌｏｗデータ出力電圧（ＶＤＬ）４８であり、 合成信号４１の電位は１／２（ＶＤＨ＋ＶＤＬ）となる。また、 Ｄ＋データ立ち下がり開始点４３からＤ−データ立ち上がり開始点４５までの合成信号４１の電位は１／２［（Ｄ＋データ出力信号の電位）＋ＶＤＬ］である。さらに、Ｄ−データ立ち上がり開始点４５からＤ＋データ立ち下がり終了点４６までの合成信号４１の電位は、１／２［（Ｄ−データ出力信号の電位）＋（Ｄ＋データ出力信号の電位）］となる。この時の合成信号４１の電位は、Ｄ＋出力信号の電位とＤ−出力信号の電位が同電位となるクロスオーバ電圧（ＶＣＲＳ）２５を越えて低くなることはない。加えて、Ｄ＋データ立ち下がり終了点４６からＤ−データ立ち上がり終了点４４までの合成信号４１の電位は１／２［ＶＤＬ＋（Ｄ−出力信号の電位）］であり、Ｄ−データ立ち上がり終了点４４以降の合成信号４１の電位は、再び１／２（ＶＤＨ＋ＶＤＬ）となる。
【００３２】
したがって、この場合も、図２の場合と同様に、合成信号４１の電圧は、基準電圧範囲を満たしているため、テスト装置２でのテスト結果はパス（良品）となる。
【００３３】
次に、テスト装置１７でのテストがフェイルの場合を示す。図５は、クロスオーバ電圧（ＶＣＲＳ）２５がクロスオーバ上限電圧（ＶＯＨ）２３より高く、ｈｉｇｈデータ出力電圧（ＶＤＨ）４７より低い場合を示した信号波形図である。図５においては、図２と同様に合成信号４１の電位は推移する。しかしながら、この時、 クロスオーバ電圧（ＶＣＲＳ）２５は、クロスオーバ上限電圧（ＶＯＨ）２３とｈｉｇｈデータ出力電圧（ＶＤＨ）４７との間まで上昇するため、合成信号４１は、クロスオーバ上限電圧（ＶＯＨ）２３とクロスオーバ下限電圧（ＶＯＬ）２４とで規定された基準電圧範囲を超えてしまう。よって、ストローブ信号４２を用いて合成信号４１が基準電圧範囲のクロスオーバ上限電圧（ＶＯＨ）２３を満たしていないフェイル領域７１を検出することにより、クロスオーバ電圧（ＶＣＲＳ）２５が基準電圧範囲を満足していないことを、テスト装置２でテストできる。
【００３４】
図６は、クロスオーバ電圧（ＶＣＲＳ）２５がクロスオーバ下限電圧（ＶＯＬ）２４よりも低く、 ｌｏｗデータ出力電圧（ＶＤＬ）４８よりも高い場合で基準電圧範囲を満たしていないテストフェイルの場合を示した信号波形図である。図６においては、図４と同様に合成信号４１の電位は推移する。しかしながら、この時、 合成信号４１は、クロスオーバ上限電圧（ＶＯＨ）２３とクロスオーバ下限電圧（ＶＯＬ）２４とで規定された基準電圧範囲を満たしていないクロスオーバ電圧（ＶＣＲＳ）まで低下するため、 図５の場合と同様、 クロスオーバ電圧（ＶＣＲＳ）２５が基準電圧範囲を満足していないことを、テスト装置２でテストできる。
【００３５】
図７，図８は、Ｄ＋データ出力信号２１及びＤ＋データ出力信号２２が遷移状態でクロスしない場合で、基準電圧範囲を満たしていないテストフェイルの例を示した波形図である。この場合も図５、図６の例と同様、 ストローブ４２で合成信号４１が基準電圧範囲を満たしていないフェイル領域７１を検出することにより、クロスオーバ電圧（ＶＣＲＳ）２５が、クロスオーバ上限電圧（ＶＯＨ）２３とクロスオーバ下限電圧（ＶＯＬ）２４とで規定された基準電圧範囲を満足していないことを、テスト装置２でテストできる。
【００３６】
以上のように、本発明の実施形態に係る差動型データドライバのテスト装置及びテスト方法を用いることで、簡素な構成で容易に差動型データドライバのテストを行うことができる。
【００３７】
【発明の効果】
本発明によれば、以下の効果が得られる。
【００３８】
（１） 差動型データドライバのテスト装置は、差動型データドライバの差動信号の良否判定を、差動型データドライバの２つのデータ出力端子から出力された両信号の電圧の和に応じて行うため、経過時間を測定することなく、差動信号の良否判定を行うことができ、テスト装置の構成を簡素にできる。また、 Ｄ＋データ出力信号とＤ−データ出力信号との電圧の和をテストすることで、 テスト装置の同一チャンネルでのテストが可能となり、 チャンネル間のスキューの影響を受けることなく高精度でに測定ができる。
【００３９】
（２） 差動型データドライバのテスト装置では、差動型データドライバの２つのデータ出力端子から出力された両信号の電圧の和を、略同じ値の抵抗を２つ直列接続した直列抵抗の両端に、差動型データドライバの２つのデータ出力端子をそれぞれ接続し、差動型データドライバの両出力信号の電圧を抵抗分割して検出するので、テスト装置の構成を簡素にできる。また、 Ｄ＋データ出力信号とＤ−データ出力信号の合成信号をテストすることで、 テスト装置の同一チャンネルでのテストが可能となり、 チャンネル間のスキューの影響を受けることなく、高精度な測定を行うことができる。
【００４０】
（３） 差動型データドライバのテスト装置では、直列抵抗の両端に、それぞれ開閉手段を設けているので、差動信号の良否判定以外のテスト時には、直列抵抗の影響を受けることなく、テストを行うことができる。
【００４１】
（４） 差動型データドライバのテスト装置では、差動信号の良否判定以外のテスト時には、開閉手段をそれぞれ開放するので、テスト装置でのテスト内容に応じて、直列抵抗を使用することができる。
【００４２】
（５） 差動型データドライバの差動信号の良否判定を、差動型データドライバの２つのデータ出力端子から出力された両信号の電圧の和に応じて行うことにより、経過時間を測定することなく、差動信号の良否判定を行うことができ、差動型データドライバのテストを容易に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る差動型データドライバのテスト装置を示した構成図である。
【図２】クロスオーバ電圧（ＶＣＲＳ）２５が、ｈｉｇｈデータ出力電圧（ＶＤＨ）４７及びｌｏｗデータ出力電圧（ＶＤＬ）４８の中間の電圧である中間電圧４９と、クロスオーバ上限電圧（ＶＯＨ）２３と、の間にある場合を示した信号波形図である。
【図３】クロスオーバ電圧（ＶＣＲＳ）２５がデータｈｉｇｈ出力電圧（ＶＤＨ）４７とデータｌｏｗ出力電圧（ＶＤＬ）との中間電圧４９と等しい場合を示した信号波形図である。
【図４】クロスオーバ電圧（ＶＣＲＳ）２５が、ｈｉｇｈデータ出力電圧（ＶＤＨ）４７及びｌｏｗデータ出力電圧（ＶＤＬ）４８の中間電圧４９と、クロスオーバ下限電圧（ＶＯＬ）２４と、の間にある場合を示した信号波形図である。
【図５】クロスオーバ電圧（ＶＣＲＳ）２５がクロスオーバ上限電圧（ＶＯＨ）２３より高く、ｈｉｇｈデータ出力電圧（ＶＤＨ）４７より低い場合を示した信号波形図である。
【図６】クロスオーバ電圧（ＶＣＲＳ）２５がクロスオーバ下限電圧（ＶＯＬ）２４よりも低く、 ｌｏｗデータ出力電圧（ＶＤＬ）４８よりも高い場合で基準電圧範囲を満たしていないテストフェイルの場合を示した信号波形図である。
【図７】Ｄ＋データ出力信号２１及びＤ＋データ出力信号２２が遷移状態でクロスしない場合で、基準電圧範囲を満たしていないテストフェイルの例を示した波形図である。
【図８】Ｄ＋データ出力信号２１及びＤ＋データ出力信号２２が遷移状態でクロスしない場合で、基準電圧範囲を満たしていないテストフェイルの例を示した波形図である。
【図９】差動型データドライバの従来のテスト装置を示した概略の構成図である。
【図１０】差動型データドライバのクロスオーバ電圧波形を示した波形図である。
【符号の説明】
１：差動型データドライバ
２，１７，３０：テスト装置
１１：＋データ出力ドライバ
１２：Ｄ−データ出力ドライバ
１３：送信データ
１４：ドライバ出力イネーブル信号
１５：Ｄ＋データ出力線
１６：Ｄ−データ出力線
３１，３４：リレースイッチ
３２，３３：抵抗
Claims (5)
- 差動型データドライバの２つのデータ出力端子から出力された両信号の電圧の和に応じて、該差動型データドライバの差動信号の良否判定を行うことを特徴とする差動型データドライバのテスト装置。
- 略同じ値の抵抗を２つ直列接続した直列抵抗を備え、該直列抵抗の両端に前記差動型データドライバの２つのデータ出力端子をそれぞれ接続し、前記差動型データドライバの両出力信号の電圧を抵抗分割して、前記両信号の電圧の和を検出することを特徴とする請求項１に記載の差動型データドライバのテスト装置。
- 前記直列抵抗の両端に、それぞれ開閉手段を設けたことを特徴とする請求項２に記載の差動型データドライバのテスト装置。
- 前記差動信号の良否判定以外のテスト時には、前記開閉手段をそれぞれ開放することを特徴とする請求項３に記載の差動型データドライバのテスト装置。
- 差動型データドライバの２つのデータ出力端子から出力された両信号の電圧の和に応じて、該差動型データドライバの良否判定を行うことを特徴とする差動型データドライバのテスト方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001169750A JP3556615B2 (ja) | 2001-06-05 | 2001-06-05 | 差動型データドライバのテスト装置及びテスト方法 |
| US10/093,536 US6724182B2 (en) | 2001-06-05 | 2002-03-11 | Tester and testing method for differential data drivers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001169750A JP3556615B2 (ja) | 2001-06-05 | 2001-06-05 | 差動型データドライバのテスト装置及びテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002365343A JP2002365343A (ja) | 2002-12-18 |
| JP3556615B2 true JP3556615B2 (ja) | 2004-08-18 |
Family
ID=19011788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001169750A Expired - Fee Related JP3556615B2 (ja) | 2001-06-05 | 2001-06-05 | 差動型データドライバのテスト装置及びテスト方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6724182B2 (ja) |
| JP (1) | JP3556615B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112005000403T5 (de) * | 2004-02-19 | 2007-02-08 | Advantest Corp. | Versatzeinstellverfahren, Versatzeinstellgerät und Testgerät |
| US7363568B2 (en) * | 2004-11-03 | 2008-04-22 | Texas Instruments Incorporated | System and method for testing differential signal crossover using undersampling |
| DE102011085280A1 (de) * | 2011-10-27 | 2013-05-02 | Robert Bosch Gmbh | Überwachung einer differentiellen mehrkanalübertragungsstrecke |
| CN107390113A (zh) * | 2017-08-16 | 2017-11-24 | 上海华岭集成电路技术股份有限公司 | 一种ate测试差分信号电平的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5107230A (en) * | 1991-04-26 | 1992-04-21 | Hewlett-Packard Company | Switched drivers providing backmatch impedance for circuit test systems |
| US5682337A (en) * | 1995-04-13 | 1997-10-28 | Synopsys, Inc. | High speed three-state sampling |
| US5942922A (en) * | 1998-04-07 | 1999-08-24 | Credence Systems Corporation | Inhibitable, continuously-terminated differential drive circuit for an integrated circuit tester |
-
2001
- 2001-06-05 JP JP2001169750A patent/JP3556615B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-11 US US10/093,536 patent/US6724182B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6724182B2 (en) | 2004-04-20 |
| JP2002365343A (ja) | 2002-12-18 |
| US20020180414A1 (en) | 2002-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3556615B2 (ja) | 差動型データドライバのテスト装置及びテスト方法 | |
| JP3527814B2 (ja) | 集積回路 | |
| US7409615B2 (en) | Test apparatus and test method | |
| JPH1130649A (ja) | 半導体回路のテスト方法及びテスト装置 | |
| JP5066184B2 (ja) | 試験装置および伝送装置 | |
| JP3494942B2 (ja) | 集積半導体回路 | |
| JP4310280B2 (ja) | インピーダンス変換回路、入出力回路及び半導体試験装置 | |
| JPH10240560A (ja) | 波形信号処理装置 | |
| JPH11326441A (ja) | 半導体試験装置 | |
| JP3686039B2 (ja) | 半導体集積回路装置およびその使用方法 | |
| JP3174895B2 (ja) | 信号選択回路のテスト方法 | |
| JPH0736300Y2 (ja) | タイミング校正装置 | |
| JPS6244675A (ja) | Ｉｃテスタ | |
| JP2003255022A (ja) | 半導体テスト装置 | |
| JPH04265873A (ja) | 遅延時間測定回路付論理回路 | |
| JP2996989B2 (ja) | Ｉｃテスターのピン電流測定回路及びその基板 | |
| JPH0340835B2 (ja) | ||
| JPH09101330A (ja) | プルアップ抵抗及びプルダウン抵抗の自動試験器 | |
| JP2000137056A (ja) | デスキュー回路 | |
| JP2001249159A (ja) | 半導体試験装置 | |
| KR100860916B1 (ko) | 복수의 차량용 스피커를 연속적으로 검사하는 스피커검사기 | |
| JPH07151819A (ja) | 集積回路試験装置 | |
| JP2003163595A (ja) | アナログ−ディジタル信号変換器の入力抵抗測定装置及び入力容量測定装置 | |
| JPH10293153A (ja) | インピーダンス整合回路 | |
| JPH07198795A (ja) | 入出力バッファテスト回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040415 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040512 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080521 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |