JP2001249159A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JP2001249159A JP2001249159A JP2000060298A JP2000060298A JP2001249159A JP 2001249159 A JP2001249159 A JP 2001249159A JP 2000060298 A JP2000060298 A JP 2000060298A JP 2000060298 A JP2000060298 A JP 2000060298A JP 2001249159 A JP2001249159 A JP 2001249159A
- Authority
- JP
- Japan
- Prior art keywords
- connection
- circuit
- measurement
- terminal
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 複数のＤＣ測定ユニットを用いて高精度かつ
高速にＤＣ測定を行うことができる半導体試験装置を得
る。 【解決手段】 ＤＣ測定時に、被測定ＬＳＩ１０の１つ
の被測定端子Ｔａに対して、１つのＤＣ測定ユニットＤ
ＣＵ1におけるＤＣセンス回路ＳＣ及びＤＣフォース回
路ＦＣをそれぞれ異なるテスターピンＰm及びＰm+1に対
応させて接続すると共に、該各テスターピンＰm及びＰ
m+1をそれぞれ被測定端子Ｔａに異なる配線１２を使用
して接続するようにした。
高速にＤＣ測定を行うことができる半導体試験装置を得
る。 【解決手段】 ＤＣ測定時に、被測定ＬＳＩ１０の１つ
の被測定端子Ｔａに対して、１つのＤＣ測定ユニットＤ
ＣＵ1におけるＤＣセンス回路ＳＣ及びＤＣフォース回
路ＦＣをそれぞれ異なるテスターピンＰm及びＰm+1に対
応させて接続すると共に、該各テスターピンＰm及びＰ
m+1をそれぞれ被測定端子Ｔａに異なる配線１２を使用
して接続するようにした。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣのテストを行
う半導体試験装置に関し、特に被測定ＬＳＩ等の端子に
対してＤＣ測定を行う半導体試験装置に関する。
う半導体試験装置に関し、特に被測定ＬＳＩ等の端子に
対してＤＣ測定を行う半導体試験装置に関する。
【０００２】
【従来の技術】従来、半導体試験装置では、半導体試験
装置のテストヘッドに設けられたテスターピンと被測定
ＬＳＩの端子とを接続することによって試験を行ってい
る。半導体試験装置において、該テスターピンには、所
定のファンクション試験を行うために必要なドライバ回
路、比較回路及び電流負荷回路等からなるファンクショ
ン試験装置がテスターピンごとに設けられ、所定のＤＣ
測定を行うために必要な複数のＤＣ測定ユニット、例え
ば８〜１６台のＤＣ測定ユニットが対応するテスターピ
ンに接続されるように構成されている。
装置のテストヘッドに設けられたテスターピンと被測定
ＬＳＩの端子とを接続することによって試験を行ってい
る。半導体試験装置において、該テスターピンには、所
定のファンクション試験を行うために必要なドライバ回
路、比較回路及び電流負荷回路等からなるファンクショ
ン試験装置がテスターピンごとに設けられ、所定のＤＣ
測定を行うために必要な複数のＤＣ測定ユニット、例え
ば８〜１６台のＤＣ測定ユニットが対応するテスターピ
ンに接続されるように構成されている。
【０００３】図４は、このような従来の半導体試験装置
の例を示した概略の構成図であり、複数のＤＣ測定ユニ
ットで被測定ＬＳＩを並列に測定する半導体試験装置を
示している。なお、図４では、４台のＤＣ測定ユニット
を有する場合を例にして示している。半導体試験装置１
００は、４つのＤＣ測定ユニット１０１〜１０４を有し
ており、該各ＤＣ測定ユニット１０１〜１０４は、リレ
ーマトリックス１０５によってテストヘッド１０６の対
応するテスターピンＴＰ１〜ＴＰ４に適時割り当てられ
て接続される。
の例を示した概略の構成図であり、複数のＤＣ測定ユニ
ットで被測定ＬＳＩを並列に測定する半導体試験装置を
示している。なお、図４では、４台のＤＣ測定ユニット
を有する場合を例にして示している。半導体試験装置１
００は、４つのＤＣ測定ユニット１０１〜１０４を有し
ており、該各ＤＣ測定ユニット１０１〜１０４は、リレ
ーマトリックス１０５によってテストヘッド１０６の対
応するテスターピンＴＰ１〜ＴＰ４に適時割り当てられ
て接続される。
【０００４】その際、テストヘッド１０６の構造上、各
テスターピンはそれぞれ対応する１本の配線でテストヘ
ッド１０６から被測定ＬＳＩ１０７の各端子に接続され
る。このため、各ＤＣ測定ユニット１０１〜１０４にお
いて、ＤＣセンス回路及びＤＣフォース回路は、それぞ
れリレーマトリックス１０５を経由してテストヘッド１
０６内で接続され、対応するテスターピンＴＰ１〜ＴＰ
４を介して被測定ＬＳＩ１０７に接続される。
テスターピンはそれぞれ対応する１本の配線でテストヘ
ッド１０６から被測定ＬＳＩ１０７の各端子に接続され
る。このため、各ＤＣ測定ユニット１０１〜１０４にお
いて、ＤＣセンス回路及びＤＣフォース回路は、それぞ
れリレーマトリックス１０５を経由してテストヘッド１
０６内で接続され、対応するテスターピンＴＰ１〜ＴＰ
４を介して被測定ＬＳＩ１０７に接続される。
【０００５】このように、ＤＣ測定ユニットを各テスタ
ーピンに割り振って使用することにより、各テスターピ
ンごとにＤＣ測定ユニットを設ける場合と比較して安価
にＤＣ測定機構を構築することができる。また、複数台
のＤＣ測定ユニットを使用して、被測定ＬＳＩの測定を
行う各端子を同時に測定することができるため、テスト
に要する時間を短縮することができる。また、１つのＤ
Ｃ測定ユニットのＤＣセンス回路及びＤＣフォース回路
に対して、テストヘッドにおけるテスターピンが１本の
伝送経路として提供される。このような構成は、テスト
ヘッドと被測定ＬＳＩとの間の伝送線路の数を減少させ
ることができるため、ＬＳＩの多ピン化に対応した半導
体試験装置として一般的なものとなっている。
ーピンに割り振って使用することにより、各テスターピ
ンごとにＤＣ測定ユニットを設ける場合と比較して安価
にＤＣ測定機構を構築することができる。また、複数台
のＤＣ測定ユニットを使用して、被測定ＬＳＩの測定を
行う各端子を同時に測定することができるため、テスト
に要する時間を短縮することができる。また、１つのＤ
Ｃ測定ユニットのＤＣセンス回路及びＤＣフォース回路
に対して、テストヘッドにおけるテスターピンが１本の
伝送経路として提供される。このような構成は、テスト
ヘッドと被測定ＬＳＩとの間の伝送線路の数を減少させ
ることができるため、ＬＳＩの多ピン化に対応した半導
体試験装置として一般的なものとなっている。
【０００６】これに対して、高精度測定を目的とした半
導体試験装置では、テストヘッド上に、高精度測定ユニ
ットのＤＣセンス回路に接続するためのセンス端子ＳＥ
と高精度測定ユニットのＤＣフォース回路に接続するた
めのフォース端子ＦＯがテスターピンとは別に設けられ
ている場合がある。図５は、このような半導体試験装置
の例を示した概略の構成図である。図５で示した半導体
試験装置では、上記センス端子ＳＥとフォース端子ＦＯ
を対応する配線を用いて、図５のＣで示した被測定ＬＳ
Ｉの被測定端子でそれぞれ接続するようにした。このこ
とから、測定誤差が生じる原因となる寄生素子の影響を
受けることなくＤＣ測定を行うことができる。
導体試験装置では、テストヘッド上に、高精度測定ユニ
ットのＤＣセンス回路に接続するためのセンス端子ＳＥ
と高精度測定ユニットのＤＣフォース回路に接続するた
めのフォース端子ＦＯがテスターピンとは別に設けられ
ている場合がある。図５は、このような半導体試験装置
の例を示した概略の構成図である。図５で示した半導体
試験装置では、上記センス端子ＳＥとフォース端子ＦＯ
を対応する配線を用いて、図５のＣで示した被測定ＬＳ
Ｉの被測定端子でそれぞれ接続するようにした。このこ
とから、測定誤差が生じる原因となる寄生素子の影響を
受けることなくＤＣ測定を行うことができる。
【０００７】
【発明が解決しようとする課題】しかし、図４で示した
半導体試験装置では、各ＤＣ測定ユニットは、センス回
路とフォース回路が接続された接続部Ａを基準としたＤ
Ｃ測定を行うことから、該接続部Ａと被測定ＬＳＩの測
定端子Ｂとの間の伝送線路における寄生容量や寄生イン
ダクタンス等の寄生素子によって、測定誤差が生じると
いう問題があった。特に、大電流を必要とするＤＣ測定
では、所望の測定精度を得ることができなかった。
半導体試験装置では、各ＤＣ測定ユニットは、センス回
路とフォース回路が接続された接続部Ａを基準としたＤ
Ｃ測定を行うことから、該接続部Ａと被測定ＬＳＩの測
定端子Ｂとの間の伝送線路における寄生容量や寄生イン
ダクタンス等の寄生素子によって、測定誤差が生じると
いう問題があった。特に、大電流を必要とするＤＣ測定
では、所望の測定精度を得ることができなかった。
【０００８】また、図５で示した半導体試験装置では、
測定ユニット数が１〜２台と極めて少なく、多数のＬＳ
Ｉ端子を測定することを目的とした場合、高精度測定ユ
ニットとＬＳＩ端子との接続を制御するための配線やリ
レー等のスイッチ回路といったハードウェアと、該リレ
ー等を制御するプログラムといったソフトウェアが別途
必要になるという問題があった。更に、使用する測定ユ
ニット数が少ないことから、被測定ＬＳＩに対する測定
回数が増加し、測定時間が長くなるという問題があっ
た。
測定ユニット数が１〜２台と極めて少なく、多数のＬＳ
Ｉ端子を測定することを目的とした場合、高精度測定ユ
ニットとＬＳＩ端子との接続を制御するための配線やリ
レー等のスイッチ回路といったハードウェアと、該リレ
ー等を制御するプログラムといったソフトウェアが別途
必要になるという問題があった。更に、使用する測定ユ
ニット数が少ないことから、被測定ＬＳＩに対する測定
回数が増加し、測定時間が長くなるという問題があっ
た。
【０００９】本発明は、上記のような問題を解決するた
めになされたものであり、２つのテスターピンをＤＣセ
ンス回路及びＤＣフォース回路の対応する伝送線路とし
て使用することにより、複数のＤＣ測定ユニットを用い
て高精度かつ高速にＤＣ測定を行うことができる半導体
試験装置を得ることを目的とする。
めになされたものであり、２つのテスターピンをＤＣセ
ンス回路及びＤＣフォース回路の対応する伝送線路とし
て使用することにより、複数のＤＣ測定ユニットを用い
て高精度かつ高速にＤＣ測定を行うことができる半導体
試験装置を得ることを目的とする。
【００１０】なお、実開平５−７９４８４号公報では、
測定時間を長くすることなく、測定ピンに不良が発生し
た際に該不良ピン番号とデータ取り込みを行うＬＳＩテ
スタの直流測定回路が開示され、特開平６−１０９８０
６号公報では、半導体の電源電流を電源ラインに取り付
けた複数の抵抗を適時使用することによって、自動かつ
短時間に測定することができる半導体評価用テスタが開
示されている。また、特開平９−８０１１４号公報で
は、ＣＭＯＳ・ＩＣの電源電流の良否判定を簡単かつ高
速に行うＩＣテスタの電流測定装置が開示されており、
特開平９−８９９３８号公報では、多レンジの切り替え
ができ正確な測定ができるＩＣテスタの直流測定装置が
開示されている。
測定時間を長くすることなく、測定ピンに不良が発生し
た際に該不良ピン番号とデータ取り込みを行うＬＳＩテ
スタの直流測定回路が開示され、特開平６−１０９８０
６号公報では、半導体の電源電流を電源ラインに取り付
けた複数の抵抗を適時使用することによって、自動かつ
短時間に測定することができる半導体評価用テスタが開
示されている。また、特開平９−８０１１４号公報で
は、ＣＭＯＳ・ＩＣの電源電流の良否判定を簡単かつ高
速に行うＩＣテスタの電流測定装置が開示されており、
特開平９−８９９３８号公報では、多レンジの切り替え
ができ正確な測定ができるＩＣテスタの直流測定装置が
開示されている。
【００１１】更に、特開平１０−８２８３２号公報で
は、ディジタルファンクションを試験するディジタルＬ
ＳＩ試験装置において、テスターピンごとに所有してい
るファンクション機能回路に転換電圧バッファ回路を使
用することで、直流特性試験機能を有するディジタルＬ
ＳＩテスタを提供するディジタルＬＳＩ試験装置が開示
されている。特開平１０−１８５９８８号公報では、高
速ファンクション試験を行う際の波形信号の精度を向上
させるためのテストヘッド構造を有するＩＣ試験装置の
テストヘッドが開示されている。これらの各公報で開示
された技術は、本発明とは関連がなく異なるものであ
る。
は、ディジタルファンクションを試験するディジタルＬ
ＳＩ試験装置において、テスターピンごとに所有してい
るファンクション機能回路に転換電圧バッファ回路を使
用することで、直流特性試験機能を有するディジタルＬ
ＳＩテスタを提供するディジタルＬＳＩ試験装置が開示
されている。特開平１０−１８５９８８号公報では、高
速ファンクション試験を行う際の波形信号の精度を向上
させるためのテストヘッド構造を有するＩＣ試験装置の
テストヘッドが開示されている。これらの各公報で開示
された技術は、本発明とは関連がなく異なるものであ
る。
【００１２】
【課題を解決するための手段】この発明に係る半導体試
験装置は、被測定ＩＣに対して、各被測定端子に直流を
印加すると共に該各被測定端子の直流特性を測定するＤ
Ｃ測定を行う半導体試験装置において、複数の接続端子
を使用して被測定ＩＣの各端子と電気的接続を行う接続
部と、被測定ＩＣの被測定端子に対して直流を印加する
ＤＣフォース回路と、該ＤＣフォース回路から直流が印
加された被測定端子の直流特性の測定を行うＤＣセンス
回路とを有するＤＣ測定を行う複数のＤＣ測定部と、該
ＤＣフォース回路及びＤＣセンス回路における接続部の
各接続端子との接続の切り替えをそれぞれ行う接続切替
部とを備え、接続切替部は、ＤＣ測定時に、各ＤＣ測定
部におけるＤＣフォース回路とＤＣセンス回路を異なる
接続端子にそれぞれ接続すると共に、接続部は、対応す
るＤＣフォース回路とＤＣセンス回路が接続された各接
続端子を異なる配線を使用して被測定ＩＣの１つの被測
定端子にそれぞれ接続するものである。
験装置は、被測定ＩＣに対して、各被測定端子に直流を
印加すると共に該各被測定端子の直流特性を測定するＤ
Ｃ測定を行う半導体試験装置において、複数の接続端子
を使用して被測定ＩＣの各端子と電気的接続を行う接続
部と、被測定ＩＣの被測定端子に対して直流を印加する
ＤＣフォース回路と、該ＤＣフォース回路から直流が印
加された被測定端子の直流特性の測定を行うＤＣセンス
回路とを有するＤＣ測定を行う複数のＤＣ測定部と、該
ＤＣフォース回路及びＤＣセンス回路における接続部の
各接続端子との接続の切り替えをそれぞれ行う接続切替
部とを備え、接続切替部は、ＤＣ測定時に、各ＤＣ測定
部におけるＤＣフォース回路とＤＣセンス回路を異なる
接続端子にそれぞれ接続すると共に、接続部は、対応す
るＤＣフォース回路とＤＣセンス回路が接続された各接
続端子を異なる配線を使用して被測定ＩＣの１つの被測
定端子にそれぞれ接続するものである。
【００１３】また、上記接続切替部は、各ＤＣ測定部ご
とにＤＣフォース回路とＤＣセンス回路を隣接する接続
端子にそれぞれ接続するようにしてもよい。
とにＤＣフォース回路とＤＣセンス回路を隣接する接続
端子にそれぞれ接続するようにしてもよい。
【００１４】具体的には、上記接続切替部は、ＤＣセン
ス回路と対応する接続端子との接続の開閉を行う第１接
続開閉部と、ＤＣフォース回路と、対応するＤＣセンス
回路が接続される接続端子との接続の開閉を行う第２接
続開閉部と、ＤＣセンス回路又はＤＣフォース回路のい
ずれか一方と、対応する他の接続端子との接続の開閉を
行う第３接続開閉部とを各ＤＣ測定部ごとに備えるよう
にした。
ス回路と対応する接続端子との接続の開閉を行う第１接
続開閉部と、ＤＣフォース回路と、対応するＤＣセンス
回路が接続される接続端子との接続の開閉を行う第２接
続開閉部と、ＤＣセンス回路又はＤＣフォース回路のい
ずれか一方と、対応する他の接続端子との接続の開閉を
行う第３接続開閉部とを各ＤＣ測定部ごとに備えるよう
にした。
【００１５】上記第３接続開閉部は、ＤＣ測定時に、対
応するＤＣセンス回路とＤＣフォース回路が隣接する接
続端子に接続されるように、上記対応する接続端子との
接続の開閉を行うようにしてもよい。
応するＤＣセンス回路とＤＣフォース回路が隣接する接
続端子に接続されるように、上記対応する接続端子との
接続の開閉を行うようにしてもよい。
【００１６】
【発明の実施の形態】次に、図面に示す実施の形態に基
づいて、本発明を詳細に説明する。図１は、本発明の実
施の形態における半導体試験装置の例を示した概略の構
成図である。なお、図１では、半導体試験装置でテスト
する半導体としてＬＳＩを例にして示している。図１に
おいて、半導体試験装置１は、被測定ＬＳＩ１０との接
続を行うために使用されるｎ本のテスターピンＰ1〜Ｐn
が設けられたテストヘッド部２と、該テストヘッド部２
を介して被測定ＬＳＩのテストを行う半導体試験部３と
で構成されている。被測定ＬＳＩ１０の各端子は、テス
トボード１１への各配線１２を介して、テストヘッド部
２上の各テスターピンＰ1〜Ｐnを経由して半導体試験装
置１に接続されている。
づいて、本発明を詳細に説明する。図１は、本発明の実
施の形態における半導体試験装置の例を示した概略の構
成図である。なお、図１では、半導体試験装置でテスト
する半導体としてＬＳＩを例にして示している。図１に
おいて、半導体試験装置１は、被測定ＬＳＩ１０との接
続を行うために使用されるｎ本のテスターピンＰ1〜Ｐn
が設けられたテストヘッド部２と、該テストヘッド部２
を介して被測定ＬＳＩのテストを行う半導体試験部３と
で構成されている。被測定ＬＳＩ１０の各端子は、テス
トボード１１への各配線１２を介して、テストヘッド部
２上の各テスターピンＰ1〜Ｐnを経由して半導体試験装
置１に接続されている。
【００１７】半導体試験部３は、複数のＤＣ測定ユニッ
トＤＣＵ1〜ＤＣＵhと、複数のファンクション試験ユニ
ットＦＵ1〜ＦＵkと、リレーマトリックス２１と、ＤＣ
測定ユニットＤＣＵ1〜ＤＣＵh、ファンクション試験ユ
ニットＦＵ1〜ＦＵk及びリレーマトリックス２１の動作
制御を行って被測定ＬＳＩ１０に対する所定のテストを
行う制御回路２２とを備えている。リレーマトリックス
２１は、制御回路２２からの制御信号によって、ＤＣ測
定ユニットＤＣＵ1〜ＤＣＵhと、テストヘッド部２のテ
スターピンＰ1〜Ｐnとの接続を行う。
トＤＣＵ1〜ＤＣＵhと、複数のファンクション試験ユニ
ットＦＵ1〜ＦＵkと、リレーマトリックス２１と、ＤＣ
測定ユニットＤＣＵ1〜ＤＣＵh、ファンクション試験ユ
ニットＦＵ1〜ＦＵk及びリレーマトリックス２１の動作
制御を行って被測定ＬＳＩ１０に対する所定のテストを
行う制御回路２２とを備えている。リレーマトリックス
２１は、制御回路２２からの制御信号によって、ＤＣ測
定ユニットＤＣＵ1〜ＤＣＵhと、テストヘッド部２のテ
スターピンＰ1〜Ｐnとの接続を行う。
【００１８】ＤＣ測定ユニットＤＣＵ1〜ＤＣＵhは、被
測定ＬＳＩ１０の所定の端子に対して直流電圧又は直流
電流を印加し、該印加した際の該端子から得られる直流
電流又は直流電圧を測定するＤＣ測定を行う。このこと
から、ＤＣ測定ユニットＤＣＵ1〜ＤＣＵhは、被測定Ｌ
ＳＩ１０の対応する被測定端子に所定の直流電圧又は所
定の直流電流を印加するＤＣフォース回路ＦＣと、該Ｄ
Ｃフォース回路ＦＣから印加された直流電圧に対して被
測定端子から得られる直流電流、及び該ＤＣフォース回
路ＦＣから印加された直流電流に対して被測定端子から
得られる直流電圧を測定するＤＣセンス回路ＳＣとをそ
れぞれ備えている。
測定ＬＳＩ１０の所定の端子に対して直流電圧又は直流
電流を印加し、該印加した際の該端子から得られる直流
電流又は直流電圧を測定するＤＣ測定を行う。このこと
から、ＤＣ測定ユニットＤＣＵ1〜ＤＣＵhは、被測定Ｌ
ＳＩ１０の対応する被測定端子に所定の直流電圧又は所
定の直流電流を印加するＤＣフォース回路ＦＣと、該Ｄ
Ｃフォース回路ＦＣから印加された直流電圧に対して被
測定端子から得られる直流電流、及び該ＤＣフォース回
路ＦＣから印加された直流電流に対して被測定端子から
得られる直流電圧を測定するＤＣセンス回路ＳＣとをそ
れぞれ備えている。
【００１９】ファンクション試験ユニットＦＵ1〜ＦＵk
は、ドライバ、コンパレータ、ダイナミックロード等か
らなり、被測定ＬＳＩ１０の所定の端子に対して所定の
ファンクション試験を行う。なお、ファンクション試験
ユニットＦＵ1〜ＦＵkによるファンクション試験は公知
であるのでその説明を省略する。
は、ドライバ、コンパレータ、ダイナミックロード等か
らなり、被測定ＬＳＩ１０の所定の端子に対して所定の
ファンクション試験を行う。なお、ファンクション試験
ユニットＦＵ1〜ＦＵkによるファンクション試験は公知
であるのでその説明を省略する。
【００２０】ＤＣ測定ユニットＤＣＵ1〜ＤＣＵhは、Ｄ
Ｃ測定時に、被測定ＬＳＩ１０における所定の端子に接
続されるように、リレーマトリックス２１によってテス
トヘッド部２の所定のテスターピンに接続される。ま
た、ファンクション試験ユニットＦＵ1〜ＦＵkは、ファ
ンクション試験時に、テストヘッド部２を介して被測定
ＬＳＩの対応する端子にそれぞれ接続される。
Ｃ測定時に、被測定ＬＳＩ１０における所定の端子に接
続されるように、リレーマトリックス２１によってテス
トヘッド部２の所定のテスターピンに接続される。ま
た、ファンクション試験ユニットＦＵ1〜ＦＵkは、ファ
ンクション試験時に、テストヘッド部２を介して被測定
ＬＳＩの対応する端子にそれぞれ接続される。
【００２１】一方、テストヘッド部２は、半導体試験部
３の制御回路２２からの制御信号に応じて、ＤＣ測定時
には、リレーマトリックス２１を介してＤＣ測定ユニッ
トＤＣＵ1〜ＤＣＵhを対応するテスターピンＰ1〜Ｐnに
接続すると共に、ファンクション試験時には、ファンク
ション試験ユニットＦＵ1〜ＦＵkを対応するテスターピ
ンＰ1〜Ｐnに接続する。
３の制御回路２２からの制御信号に応じて、ＤＣ測定時
には、リレーマトリックス２１を介してＤＣ測定ユニッ
トＤＣＵ1〜ＤＣＵhを対応するテスターピンＰ1〜Ｐnに
接続すると共に、ファンクション試験時には、ファンク
ション試験ユニットＦＵ1〜ＦＵkを対応するテスターピ
ンＰ1〜Ｐnに接続する。
【００２２】図２は、テストヘッド部２の構成例を示し
た図であり、図２では、説明を分かりやすくするために
２本のテスターピンＰm及びＰm+1に対応する部分のみを
示し、その他のテスターピンにおいても同様であること
から省略している。なお、ｍは、１≦ｍ≦(ｎ−１)の自
然数である。また、図２において、リレーマトリックス
２１により、ＤＣ測定ユニットＤＣＵ1がテスターピン
Ｐmに、ＤＣ測定ユニットＤＣＵ2がテスターピンＰm+1
に接続される場合を例にして示している。
た図であり、図２では、説明を分かりやすくするために
２本のテスターピンＰm及びＰm+1に対応する部分のみを
示し、その他のテスターピンにおいても同様であること
から省略している。なお、ｍは、１≦ｍ≦(ｎ−１)の自
然数である。また、図２において、リレーマトリックス
２１により、ＤＣ測定ユニットＤＣＵ1がテスターピン
Ｐmに、ＤＣ測定ユニットＤＣＵ2がテスターピンＰm+1
に接続される場合を例にして示している。
【００２３】テストヘッド部２は、リレーＲＬ１〜ＲＬ
７を備えており、該各リレーＲＬ１〜ＲＬ７は、制御回
路２２によって動作制御されている。リレーＲＬ１〜Ｒ
Ｌ５は、単極単投の接点構成をなしており、リレーＲＬ
６及びＲＬ７は、単極双投の接点構成をなしている。リ
レーＲＬ１は、ＤＣ測定ユニットＤＣＵ1のＤＣセンス
回路ＳＣの入力端とリレーＲＬ６の一方の固定接点との
接続の開閉を行い、リレーＲＬ２は、ＤＣ測定ユニット
ＤＣＵ1のＤＣフォース回路ＦＣの出力端とリレーＲＬ
６の上記一方の固定接点との接続の開閉を行う。リレー
ＲＬ６は、制御回路２２からの制御信号に応じて、テス
ターピンＰmを、リレーＲＬ１とリレーＲＬ２との接続
部又はファンクション試験ユニットＦＵmのいずれか一
方に接続する。
７を備えており、該各リレーＲＬ１〜ＲＬ７は、制御回
路２２によって動作制御されている。リレーＲＬ１〜Ｒ
Ｌ５は、単極単投の接点構成をなしており、リレーＲＬ
６及びＲＬ７は、単極双投の接点構成をなしている。リ
レーＲＬ１は、ＤＣ測定ユニットＤＣＵ1のＤＣセンス
回路ＳＣの入力端とリレーＲＬ６の一方の固定接点との
接続の開閉を行い、リレーＲＬ２は、ＤＣ測定ユニット
ＤＣＵ1のＤＣフォース回路ＦＣの出力端とリレーＲＬ
６の上記一方の固定接点との接続の開閉を行う。リレー
ＲＬ６は、制御回路２２からの制御信号に応じて、テス
ターピンＰmを、リレーＲＬ１とリレーＲＬ２との接続
部又はファンクション試験ユニットＦＵmのいずれか一
方に接続する。
【００２４】同様に、リレーＲＬ４は、ＤＣ測定ユニッ
トＤＣＵ2のＤＣセンス回路ＳＣの入力端とリレーＲＬ
７の一方の固定接点との接続の開閉を行い、リレーＲＬ
５は、ＤＣ測定ユニットＤＣＵ2のＤＣフォース回路Ｆ
Ｃの出力端とリレーＲＬ７の上記一方の固定接点との接
続の開閉を行う。リレーＲＬ７は、制御回路２２からの
制御信号に応じて、テスターピンＰm+1を、リレーＲＬ
４とリレーＲＬ５との接続部又はファンクション試験ユ
ニットＦＵm+1のいずれか一方に接続する。また、リレ
ーＲＬ３は、リレーマトリックス２１とリレーＲＬ２と
の接続部と、リレーＲＬ４、ＲＬ５及びＲＬ７が接続さ
れた接続部との接続の開閉を行う。テスターピンＰmと
テスターピンＰm+1は、対応する配線１２によってそれ
ぞれ被測定ＬＳＩ１０の端子Ｔａに接続されており、す
なわち、被測定ＬＳＩ１０の端子ＴａでテスターピンＰ
mとテスターピンＰm+1が接続されている。
トＤＣＵ2のＤＣセンス回路ＳＣの入力端とリレーＲＬ
７の一方の固定接点との接続の開閉を行い、リレーＲＬ
５は、ＤＣ測定ユニットＤＣＵ2のＤＣフォース回路Ｆ
Ｃの出力端とリレーＲＬ７の上記一方の固定接点との接
続の開閉を行う。リレーＲＬ７は、制御回路２２からの
制御信号に応じて、テスターピンＰm+1を、リレーＲＬ
４とリレーＲＬ５との接続部又はファンクション試験ユ
ニットＦＵm+1のいずれか一方に接続する。また、リレ
ーＲＬ３は、リレーマトリックス２１とリレーＲＬ２と
の接続部と、リレーＲＬ４、ＲＬ５及びＲＬ７が接続さ
れた接続部との接続の開閉を行う。テスターピンＰmと
テスターピンＰm+1は、対応する配線１２によってそれ
ぞれ被測定ＬＳＩ１０の端子Ｔａに接続されており、す
なわち、被測定ＬＳＩ１０の端子ＴａでテスターピンＰ
mとテスターピンＰm+1が接続されている。
【００２５】このような構成において、制御回路２２
は、外部から所定の命令がプログラムされ被測定ＬＳＩ
１０の端子Ｔａに対してＤＣ測定を行う場合、図２で示
しているように、リレーＲＬ１及びＲＬ３がオンして接
点を閉じると共に、リレーＲＬ６及びＲＬ７もオンして
テスターピンＰm及びＰm+1が対応するＤＣ測定ユニット
ＤＣＵ1及びＤＣ測定ユニットＤＣＵ2に接続されるよう
に動作する。更に、リレーＲＬ２，ＲＬ４，ＲＬ５がオ
フして接点が開いている状態であることから、ＤＣ測定
ユニットＤＣＵ１のＤＣセンス回路ＳＣの入力端は、リ
レーＲＬ１及びリレーＲＬ６を介してテスターピンＰm
に接続され、ＤＣ測定ユニットＤＣＵ１のＤＣフォース
回路ＦＣの出力端は、リレーＲＬ３及びリレーＲＬ７を
介してテスターピンＰm+1に接続される。
は、外部から所定の命令がプログラムされ被測定ＬＳＩ
１０の端子Ｔａに対してＤＣ測定を行う場合、図２で示
しているように、リレーＲＬ１及びＲＬ３がオンして接
点を閉じると共に、リレーＲＬ６及びＲＬ７もオンして
テスターピンＰm及びＰm+1が対応するＤＣ測定ユニット
ＤＣＵ1及びＤＣ測定ユニットＤＣＵ2に接続されるよう
に動作する。更に、リレーＲＬ２，ＲＬ４，ＲＬ５がオ
フして接点が開いている状態であることから、ＤＣ測定
ユニットＤＣＵ１のＤＣセンス回路ＳＣの入力端は、リ
レーＲＬ１及びリレーＲＬ６を介してテスターピンＰm
に接続され、ＤＣ測定ユニットＤＣＵ１のＤＣフォース
回路ＦＣの出力端は、リレーＲＬ３及びリレーＲＬ７を
介してテスターピンＰm+1に接続される。
【００２６】このようにして、ＤＣ測定ユニットＤＣＵ
1によって被測定ＬＳＩ１０の端子Ｔａに対するＤＣ測
定が行われる。なお、ＤＣ測定ユニットＤＣＵ2は、Ｄ
Ｃ測定時にはテスターピンＰm+1で使用しないが、他の
テスターピンで同時に使用することができる。また、フ
ァンクション試験時には、制御回路２２は、リレーＲＬ
１〜ＲＬ５をそれぞれオフさせて接点を開くと共に、リ
レーＲＬ６及びＲＬ７をそれぞれオフさせて、テスター
ピンＰmをファンクション試験ユニットＦＵmに接続し、
テスターピンＰm+1をファンクション試験ユニットＦＵ
m+1に接続する。
1によって被測定ＬＳＩ１０の端子Ｔａに対するＤＣ測
定が行われる。なお、ＤＣ測定ユニットＤＣＵ2は、Ｄ
Ｃ測定時にはテスターピンＰm+1で使用しないが、他の
テスターピンで同時に使用することができる。また、フ
ァンクション試験時には、制御回路２２は、リレーＲＬ
１〜ＲＬ５をそれぞれオフさせて接点を開くと共に、リ
レーＲＬ６及びＲＬ７をそれぞれオフさせて、テスター
ピンＰmをファンクション試験ユニットＦＵmに接続し、
テスターピンＰm+1をファンクション試験ユニットＦＵ
m+1に接続する。
【００２７】また、ＤＣ測定時に、図３で示すように、
リレーＲＬ１，ＲＬ２，ＲＬ４，ＲＬ５がオンして接点
を閉じると共に、リレーＲＬ６及びＲＬ７もオンしてテ
スターピンＰm及びＰm+1が対応するＤＣ測定ユニットＤ
ＣＵ1及びＤＣ測定ユニットＤＣＵ2に接続されるように
動作し、更に、リレーＲＬ３がオフして接点が開いてい
る状態にすることもできる。このようにすることによっ
て、ＤＣ測定時に、従来と同様にテスターピンＰm及び
Ｐm+1をそれぞれ独立して使用することができ、測定精
度よりもテスト時間の短縮を図りたいとき等に有効とな
る。なお、図２及び図３では、説明を簡単にするために
テストボード１１を省略して示している。
リレーＲＬ１，ＲＬ２，ＲＬ４，ＲＬ５がオンして接点
を閉じると共に、リレーＲＬ６及びＲＬ７もオンしてテ
スターピンＰm及びＰm+1が対応するＤＣ測定ユニットＤ
ＣＵ1及びＤＣ測定ユニットＤＣＵ2に接続されるように
動作し、更に、リレーＲＬ３がオフして接点が開いてい
る状態にすることもできる。このようにすることによっ
て、ＤＣ測定時に、従来と同様にテスターピンＰm及び
Ｐm+1をそれぞれ独立して使用することができ、測定精
度よりもテスト時間の短縮を図りたいとき等に有効とな
る。なお、図２及び図３では、説明を簡単にするために
テストボード１１を省略して示している。
【００２８】このように、本実施の形態における半導体
試験装置は、ＤＣ測定時に、被測定ＬＳＩ１０の１つの
被測定端子Ｔａに対して、１つのＤＣ測定ユニットにお
けるＤＣセンス回路ＳＣ及びＤＣフォース回路ＦＣをそ
れぞれ異なるテスターピンに対応させて接続すると共
に、該各テスターピンをそれぞれ被測定端子Ｔａに異な
る配線１２を使用して接続するようにした。このことか
ら、ＤＣ測定時に、被測定ＬＳＩと半導体試験装置との
間の配線による寄生素子の影響をなくすことができるた
め、複数のＤＣ測定ユニットを用いて高精度かつ高速に
ＤＣ測定を行うことができる。
試験装置は、ＤＣ測定時に、被測定ＬＳＩ１０の１つの
被測定端子Ｔａに対して、１つのＤＣ測定ユニットにお
けるＤＣセンス回路ＳＣ及びＤＣフォース回路ＦＣをそ
れぞれ異なるテスターピンに対応させて接続すると共
に、該各テスターピンをそれぞれ被測定端子Ｔａに異な
る配線１２を使用して接続するようにした。このことか
ら、ＤＣ測定時に、被測定ＬＳＩと半導体試験装置との
間の配線による寄生素子の影響をなくすことができるた
め、複数のＤＣ測定ユニットを用いて高精度かつ高速に
ＤＣ測定を行うことができる。
【００２９】なお、上記実施の形態では、リレーＲＬ３
は、ＤＣフォース回路ＦＣを接続端子Ｐm+1に接続する
ために使用されている場合を例にして説明したが、ＤＣ
センス回路ＳＣを接続端子Ｐm+1に接続するために使用
するようにしてもよい。
は、ＤＣフォース回路ＦＣを接続端子Ｐm+1に接続する
ために使用されている場合を例にして説明したが、ＤＣ
センス回路ＳＣを接続端子Ｐm+1に接続するために使用
するようにしてもよい。
【００３０】
【発明の効果】上記の説明から明らかなように、本発明
の半導体試験装置によれば、ＤＣ測定時に、被測定ＬＳ
Ｉの１つの被測定端子に対して、１つのＤＣ測定部にお
けるＤＣセンス回路及びＤＣフォース回路をそれぞれ異
なる接続端子に対応させて接続すると共に、該各接続端
子をそれぞれ被測定端子に異なる配線を使用して接続す
るようにした。このことから、ＤＣ測定時に、被測定Ｌ
ＳＩと半導体試験装置との間の配線による寄生素子の影
響をなくすことができるため、複数のＤＣ測定ユニット
を用いて高精度かつ高速にＤＣ測定を行うことができ
る。
の半導体試験装置によれば、ＤＣ測定時に、被測定ＬＳ
Ｉの１つの被測定端子に対して、１つのＤＣ測定部にお
けるＤＣセンス回路及びＤＣフォース回路をそれぞれ異
なる接続端子に対応させて接続すると共に、該各接続端
子をそれぞれ被測定端子に異なる配線を使用して接続す
るようにした。このことから、ＤＣ測定時に、被測定Ｌ
ＳＩと半導体試験装置との間の配線による寄生素子の影
響をなくすことができるため、複数のＤＣ測定ユニット
を用いて高精度かつ高速にＤＣ測定を行うことができ
る。
【００３１】また、各ＤＣ測定部におけるＤＣフォース
回路とＤＣセンス回路を隣接する接続端子にそれぞれ接
続するようにしてもよく、このようにすることによっ
て、配線を容易に行うことができる。
回路とＤＣセンス回路を隣接する接続端子にそれぞれ接
続するようにしてもよく、このようにすることによっ
て、配線を容易に行うことができる。
【００３２】具体的には、上記各ＤＣ測定部ごとに、Ｄ
Ｃセンス回路と対応する接続端子との接続の開閉を行う
第１接続開閉部と、ＤＣフォース回路と対応するＤＣセ
ンス回路が接続される接続端子との接続の開閉を行う第
２接続開閉部と、ＤＣセンス回路又はＤＣフォース回路
のいずれか一方と、対応する他の接続端子との接続の開
閉を行う第３接続開閉部とを備えるようにした。このこ
とから、簡単な構成で、ＤＣ測定時に、被測定ＬＳＩと
半導体試験装置との間の配線による寄生素子の影響をな
くすことができる。
Ｃセンス回路と対応する接続端子との接続の開閉を行う
第１接続開閉部と、ＤＣフォース回路と対応するＤＣセ
ンス回路が接続される接続端子との接続の開閉を行う第
２接続開閉部と、ＤＣセンス回路又はＤＣフォース回路
のいずれか一方と、対応する他の接続端子との接続の開
閉を行う第３接続開閉部とを備えるようにした。このこ
とから、簡単な構成で、ＤＣ測定時に、被測定ＬＳＩと
半導体試験装置との間の配線による寄生素子の影響をな
くすことができる。
【００３３】また、ＤＣ測定時に、対応するＤＣセンス
回路とＤＣフォース回路が隣接する接続端子に接続され
るように、第３接続開閉部が対応する接続端子との接続
の開閉を行うようにしてもよく、このようにすることに
よって、簡単な構成で、各ＤＣ測定部におけるＤＣフォ
ース回路とＤＣセンス回路を隣接する接続端子にそれぞ
れ接続することができる。
回路とＤＣフォース回路が隣接する接続端子に接続され
るように、第３接続開閉部が対応する接続端子との接続
の開閉を行うようにしてもよく、このようにすることに
よって、簡単な構成で、各ＤＣ測定部におけるＤＣフォ
ース回路とＤＣセンス回路を隣接する接続端子にそれぞ
れ接続することができる。
【図１】 本発明の実施の形態における半導体試験装置
の例を示した概略の構成図である。
の例を示した概略の構成図である。
【図２】 図１におけるテストヘッド部２の構成例を示
した図である。
した図である。
【図３】 図１におけるテストヘッド部２の他の動作例
を示した図である。
を示した図である。
【図４】 従来の半導体試験装置の例を示した概略の構
成図である。
成図である。
【図５】 従来の半導体試験装置の他の例を示した概略
の構成図である。
の構成図である。
１ 半導体試験装置 ２ テストヘッド部 ３ 半導体試験部 １０ 被測定ＬＳＩ ２１ リレーマトリックス ２２ 制御回路 Ｐ1〜Ｐn テスターピン ＤＣＵ1〜ＤＣＵh ＤＣ測定ユニット ＦＵ1〜ＦＵk ファンクション試験ユニット ＳＣ ＤＣセンス回路 ＦＣ ＤＣフォース回路 ＲＬ１〜ＲＬ７ リレー
Claims (4)
- 【請求項１】 被測定ＩＣに対して、各被測定端子に直
流を印加すると共に該各被測定端子の直流特性を測定す
るＤＣ測定を行う半導体試験装置において、 複数の接続端子を使用して被測定ＩＣの各端子と電気的
接続を行う接続部と、 上記ＩＣの被測定端子に対して直流を印加するＤＣフォ
ース回路と、該ＤＣフォース回路から直流が印加された
被測定端子の直流特性の測定を行うＤＣセンス回路とを
有する、上記ＤＣ測定を行う複数のＤＣ測定部と、 該ＤＣフォース回路及びＤＣセンス回路における上記接
続部の各接続端子との接続の切り替えをそれぞれ行う接
続切替部と、を備え、 上記接続切替部は、ＤＣ測定時に、各ＤＣ測定部におけ
るＤＣフォース回路とＤＣセンス回路を異なる接続端子
にそれぞれ接続すると共に、上記接続部は、対応するＤ
Ｃフォース回路とＤＣセンス回路が接続された各接続端
子を、異なる配線を使用して上記ＩＣの１つの被測定端
子にそれぞれ接続することを特徴とする半導体試験装
置。 - 【請求項２】 上記接続切替部は、各ＤＣ測定部ごとに
ＤＣフォース回路とＤＣセンス回路を隣接する上記接続
端子にそれぞれ接続することを特徴とする請求項１に記
載の半導体試験装置。 - 【請求項３】 上記接続切替部は、 ＤＣセンス回路と対応する接続端子との接続の開閉を行
う第１接続開閉部と、 ＤＣフォース回路と、対応するＤＣセンス回路が接続さ
れる接続端子との接続の開閉を行う第２接続開閉部と、 ＤＣセンス回路又はＤＣフォース回路のいずれか一方
と、対応する他の接続端子との接続の開閉を行う第３接
続開閉部と、を上記各ＤＣ測定部ごとに備えることを特
徴とする請求項１又は請求項２のいずれかに記載の半導
体試験装置。 - 【請求項４】 上記第３接続開閉部は、ＤＣ測定時に、
対応するＤＣセンス回路とＤＣフォース回路が隣接する
上記接続端子に接続されるように、上記対応する接続端
子との接続の開閉を行うことを特徴とする請求項３に記
載の半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000060298A JP2001249159A (ja) | 2000-03-06 | 2000-03-06 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000060298A JP2001249159A (ja) | 2000-03-06 | 2000-03-06 | 半導体試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001249159A true JP2001249159A (ja) | 2001-09-14 |
Family
ID=18580638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000060298A Pending JP2001249159A (ja) | 2000-03-06 | 2000-03-06 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001249159A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008524598A (ja) * | 2004-12-17 | 2008-07-10 | テラダイン・インコーポレーテッド | 被試験デバイスのための電源としてパラメトリック測定ユニットを使用する方法及び装置 |
| JP2008524597A (ja) * | 2004-12-17 | 2008-07-10 | テラダイン・インコーポレーテッド | パラメトリック測定ユニットを用いて被試験デバイスにおける電圧を検出する回路及び方法 |
-
2000
- 2000-03-06 JP JP2000060298A patent/JP2001249159A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008524598A (ja) * | 2004-12-17 | 2008-07-10 | テラダイン・インコーポレーテッド | 被試験デバイスのための電源としてパラメトリック測定ユニットを使用する方法及び装置 |
| JP2008524597A (ja) * | 2004-12-17 | 2008-07-10 | テラダイン・インコーポレーテッド | パラメトリック測定ユニットを用いて被試験デバイスにおける電圧を検出する回路及び方法 |
| JP4689681B2 (ja) * | 2004-12-17 | 2011-05-25 | テラダイン・インコーポレーテッド | 被試験デバイスのための電源としてパラメトリック測定ユニットを使用する方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6940271B2 (en) | Pin electronics interface circuit | |
| US6331783B1 (en) | Circuit and method for improved test and calibration in automated test equipment | |
| US6194911B1 (en) | Integrated circuit tester with compensation for leakage current | |
| US6833722B2 (en) | Electronic circuit device with a short circuit switch using transistors and method of testing such a device | |
| JP2001249159A (ja) | 半導体試験装置 | |
| US4263545A (en) | Method of testing pulse delay time | |
| JPH11190760A (ja) | 半導体試験装置 | |
| JP2009288064A (ja) | 半導体試験装置及び方法 | |
| JP2001091562A (ja) | 回路基板検査装置 | |
| JP3556615B2 (ja) | 差動型データドライバのテスト装置及びテスト方法 | |
| JPH10123204A (ja) | Ｄｃ並列測定回路 | |
| US11313903B2 (en) | Pin driver and test equipment calibration | |
| US11340295B2 (en) | Partitioned force-sense system for test equipment | |
| JP2818546B2 (ja) | 半導体集積回路 | |
| JP4173229B2 (ja) | Ｉｃ試験装置 | |
| JP4061533B2 (ja) | Ｉｃテスタ | |
| US7141984B2 (en) | Switching circuit for current measurement range resistor and current measurement apparatus including switching circuit | |
| JP2006038791A (ja) | プローバ針切り換え装置、プローバ装置および半導体素子測定方法 | |
| JP3495545B2 (ja) | 溶存酸素またはｐＨを測定する装置 | |
| KR100231649B1 (ko) | 커패시터 충전회로를 갖는 검사용 기판 및 이를이용한 집적회로 검사 방법 | |
| JP2972515B2 (ja) | 入出力バッファテスト回路 | |
| JP2942590B2 (ja) | 配線試験装置 | |
| JPH07151819A (ja) | 集積回路試験装置 | |
| JPH10253714A (ja) | 電子部品の測定装置及びこの測定装置を用いた電子部品の測定方法 | |
| JP3174895B2 (ja) | 信号選択回路のテスト方法 |