JPH10123204A - Ｄｃ並列測定回路 - Google Patents
Ｄｃ並列測定回路Info
- Publication number
- JPH10123204A JPH10123204A JP8297428A JP29742896A JPH10123204A JP H10123204 A JPH10123204 A JP H10123204A JP 8297428 A JP8297428 A JP 8297428A JP 29742896 A JP29742896 A JP 29742896A JP H10123204 A JPH10123204 A JP H10123204A
- Authority
- JP
- Japan
- Prior art keywords
- parallel
- unit
- dut
- measurement
- measured
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＤＣユニットとＤＵＴ間の切換リレ−をなく
して実装面積を縮小するとともにＤＵＴの複数ピンを同
時に測定して、並列測定時間を短縮するＤＣ並列測定回
路を提供する。 【解決手段】ＤＵＴの並列測定数がＮ個の場合、ＣＰＵ
１によって指定される測定ピン情報にしたがって切換回
路で切り換えた各ＤＵＴの任意のピンに各ＤＣユニット
の出力を接続し、並列測定数がＮ／２個の場合は、第
（Ｎ／２＋１）番目以降のＤＣユニットを第１番目〜第
Ｎ／２番目のＤＵＴの任意のピンＢに接続し、並列測定
数が１／２になる毎に、同時に測定するＤＵＴのピン数
を２倍にして、同時に複数のピンを測定する。また、Ｃ
ＰＵ１は、第（Ｎ／２＋１）番目〜第Ｎ番目のＤＣユニ
ットに接続するＡ／Ｄ変換器のデータと、第１番目〜第
Ｎ／２番目のＤＣユニットに出力するＤ／Ａ変換器のデ
ータを異なるデータに設定し、並列測定数が１／２にな
る毎に異なるデータをＤ／Ａ変換器に設定して、被測定
試料に接続される複数の任意のピンにそれぞれ異なるデ
ータを同時に入力して測定する。
して実装面積を縮小するとともにＤＵＴの複数ピンを同
時に測定して、並列測定時間を短縮するＤＣ並列測定回
路を提供する。 【解決手段】ＤＵＴの並列測定数がＮ個の場合、ＣＰＵ
１によって指定される測定ピン情報にしたがって切換回
路で切り換えた各ＤＵＴの任意のピンに各ＤＣユニット
の出力を接続し、並列測定数がＮ／２個の場合は、第
（Ｎ／２＋１）番目以降のＤＣユニットを第１番目〜第
Ｎ／２番目のＤＵＴの任意のピンＢに接続し、並列測定
数が１／２になる毎に、同時に測定するＤＵＴのピン数
を２倍にして、同時に複数のピンを測定する。また、Ｃ
ＰＵ１は、第（Ｎ／２＋１）番目〜第Ｎ番目のＤＣユニ
ットに接続するＡ／Ｄ変換器のデータと、第１番目〜第
Ｎ／２番目のＤＣユニットに出力するＤ／Ａ変換器のデ
ータを異なるデータに設定し、並列測定数が１／２にな
る毎に異なるデータをＤ／Ａ変換器に設定して、被測定
試料に接続される複数の任意のピンにそれぞれ異なるデ
ータを同時に入力して測定する。
Description
【０００１】
【発明の属する技術分野】この発明はＤＣ並列測定回路
についてのものであり、特にメモリＩＣテスタにおける
ＤＣ並列測定回路についてのものである。
についてのものであり、特にメモリＩＣテスタにおける
ＤＣ並列測定回路についてのものである。
【０００２】
【従来の技術】つぎに従来技術によるＤＣ並列測定回路
の構成を図３に示す。図３はメモリＩＣテスタのＤＣ並
列測定系の一部分の構成図であり、被測定試料（以下、
ＤＵＴという。）の最大並列個数がＮ個の場合の構成を
示している。
の構成を図３に示す。図３はメモリＩＣテスタのＤＣ並
列測定系の一部分の構成図であり、被測定試料（以下、
ＤＵＴという。）の最大並列個数がＮ個の場合の構成を
示している。
【０００３】図３の１はＤＣ測定の制御を行うＣＰＵ、
２Ａ・２Ｂは設定電圧または設定電流をアナログ値に変
換し、ＤＣユニットへ送るＤ／Ａ変換器、３Ａ〜３Ｄは
設定された電圧または電流をフォースラインを介してＤ
ＵＴの任意のピンへ印加し、センスラインを介して電圧
測定または電流測定を行うＤＣユニット、４Ａ〜４Ｄは
各ＤＣユニットの測定値をディジタル値に変換し、ＣＰ
Ｕへ転送するＡ／Ｄ変換器、５１Ａ〜５１Ｃ・５２Ａ〜
５２ＣはＤＣユニットとＤＵＴ間のフォ−スラインを切
り換える切換リレ−、６１Ａ〜６１Ｃ・６２Ａ〜６２Ｃ
はＤＣユニットとＤＵＴ間のセンスラインを切り換える
切換リレー、７Ａ〜７Ｄは各ＤＣラインを各ＤＵＴの設
定された測定ピンへ接続する切換回路、８はＤＵＴボ−
ド、９Ａ〜９Ｄ・１０Ａ・１０ＢはＤＵＴである。
２Ａ・２Ｂは設定電圧または設定電流をアナログ値に変
換し、ＤＣユニットへ送るＤ／Ａ変換器、３Ａ〜３Ｄは
設定された電圧または電流をフォースラインを介してＤ
ＵＴの任意のピンへ印加し、センスラインを介して電圧
測定または電流測定を行うＤＣユニット、４Ａ〜４Ｄは
各ＤＣユニットの測定値をディジタル値に変換し、ＣＰ
Ｕへ転送するＡ／Ｄ変換器、５１Ａ〜５１Ｃ・５２Ａ〜
５２ＣはＤＣユニットとＤＵＴ間のフォ−スラインを切
り換える切換リレ−、６１Ａ〜６１Ｃ・６２Ａ〜６２Ｃ
はＤＣユニットとＤＵＴ間のセンスラインを切り換える
切換リレー、７Ａ〜７Ｄは各ＤＣラインを各ＤＵＴの設
定された測定ピンへ接続する切換回路、８はＤＵＴボ−
ド、９Ａ〜９Ｄ・１０Ａ・１０ＢはＤＵＴである。
【０００４】図３はＤＣユニットがＮ個の構成を示して
いるが、例として、第１番目、第Ｎ／２番目、第（Ｎ／
２＋１）番目、および第Ｎ番目のみ示したものである。
図３で、第１番目のＤ／Ａ変換器２Ａは第１番目のＤＣ
ユニット３Ａと第（Ｎ／２＋１）番目のＤＣユニット３
Ｃに接続し、第Ｎ／２番目のＤ／Ａ変換器２Ｂは第Ｎ／
２番目のＤＣユニット３Ｂと第Ｎ番目のＤＣユニット３
Ｄに接続する。図示を省略した他のＤ／Ａ変換器も同様
に、Ｎ／２番だけ離れた２つのＤＣユニットに接続され
る。
いるが、例として、第１番目、第Ｎ／２番目、第（Ｎ／
２＋１）番目、および第Ｎ番目のみ示したものである。
図３で、第１番目のＤ／Ａ変換器２Ａは第１番目のＤＣ
ユニット３Ａと第（Ｎ／２＋１）番目のＤＣユニット３
Ｃに接続し、第Ｎ／２番目のＤ／Ａ変換器２Ｂは第Ｎ／
２番目のＤＣユニット３Ｂと第Ｎ番目のＤＣユニット３
Ｄに接続する。図示を省略した他のＤ／Ａ変換器も同様
に、Ｎ／２番だけ離れた２つのＤＣユニットに接続され
る。
【０００５】第１番目のＤＣユニット３Ａはスイッチ５
１Ａを介してフォースラインを切換回路７Ａに接続する
とともに、スイッチ６１Ａを介してセンスラインを切換
回路７Ａに接続する。第Ｎ／２番目のＤＣユニット３Ｂ
はスイッチ５２Ａを介してフォースラインを切換回路７
Ｂに接続するとともに、スイッチ６２Ａを介してセンス
ラインを切換回路７Ｂに接続する。
１Ａを介してフォースラインを切換回路７Ａに接続する
とともに、スイッチ６１Ａを介してセンスラインを切換
回路７Ａに接続する。第Ｎ／２番目のＤＣユニット３Ｂ
はスイッチ５２Ａを介してフォースラインを切換回路７
Ｂに接続するとともに、スイッチ６２Ａを介してセンス
ラインを切換回路７Ｂに接続する。
【０００６】第（Ｎ／２＋１）番目のＤＣユニット３Ｃ
はスイッチ５１Ｂを介してフォースラインを切換回路７
Ｃに接続するとともに、スイッチ６１Ｂを介してセンス
ラインを切換回路７Ｃに接続する。第Ｎ番目のＤＣユニ
ット３Ｄはスイッチ５２Ｂを介してフォースラインを切
換回路７Ｄに接続するとともに、スイッチ６２Ｂを介し
てセンスラインを切換回路７Ｄに接続する。
はスイッチ５１Ｂを介してフォースラインを切換回路７
Ｃに接続するとともに、スイッチ６１Ｂを介してセンス
ラインを切換回路７Ｃに接続する。第Ｎ番目のＤＣユニ
ット３Ｄはスイッチ５２Ｂを介してフォースラインを切
換回路７Ｄに接続するとともに、スイッチ６２Ｂを介し
てセンスラインを切換回路７Ｄに接続する。
【０００７】第１番目のＤＣユニット３Ａのフォースラ
インは、スイッチ５１Ｃを介して第（Ｎ／２＋１）番目
のＤＣユニット３Ｃのフォースラインと接続されるとと
もに、第１番目のＤＣユニット３Ａのセンスラインは、
スイッチ６１Ｃを介して第（Ｎ／２＋１）番目のＤＣユ
ニット３Ｃのセンスラインと接続される。
インは、スイッチ５１Ｃを介して第（Ｎ／２＋１）番目
のＤＣユニット３Ｃのフォースラインと接続されるとと
もに、第１番目のＤＣユニット３Ａのセンスラインは、
スイッチ６１Ｃを介して第（Ｎ／２＋１）番目のＤＣユ
ニット３Ｃのセンスラインと接続される。
【０００８】第Ｎ／２番目のＤＣユニット３Ｂのフォー
スラインは、スイッチ５２Ｃを介して第Ｎ番目のＤＣユ
ニット３Ｄのフォースラインと接続されるとともに、第
Ｎ／２番目のＤＣユニット３Ｂのセンスラインは、スイ
ッチ６２Ｃを介して第Ｎ番目のＤＣユニット３Ｄのセン
スラインと接続される。
スラインは、スイッチ５２Ｃを介して第Ｎ番目のＤＣユ
ニット３Ｄのフォースラインと接続されるとともに、第
Ｎ／２番目のＤＣユニット３Ｂのセンスラインは、スイ
ッチ６２Ｃを介して第Ｎ番目のＤＣユニット３Ｄのセン
スラインと接続される。
【０００９】以上のように、各ＤＣユニットはフォース
ラインとセンスラインを出力し、それぞれスイッチを介
して切換回路に接続される。各切換回路の出力はＤＵＴ
ボード８に入力され、ＤＵＴボード８に装着されたＤＵ
Ｔに接続されてＤＵＴの試験が行われる。なお、図３
で、ＣＰＵ１は各Ｄ／Ａ変換器にデータを与えるととも
に、各スイッチおよび各切換回路の制御を行う。
ラインとセンスラインを出力し、それぞれスイッチを介
して切換回路に接続される。各切換回路の出力はＤＵＴ
ボード８に入力され、ＤＵＴボード８に装着されたＤＵ
Ｔに接続されてＤＵＴの試験が行われる。なお、図３
で、ＣＰＵ１は各Ｄ／Ａ変換器にデータを与えるととも
に、各スイッチおよび各切換回路の制御を行う。
【００１０】図３の構成で、並列に測定されるＤＵＴの
数はＮ個あるいはＮ／２個である。次に、ＤＣユニット
の実装数とＤＵＴの並列測定数が同一の場合の動作を図
３を参照して説明する。すなわち、ＤＵＴの並列測定個
数はＮ個であるので、例として、あらかじめプログラム
により設定されたＤＵＴに対するＤＣ測定ピン情報のう
ち、ＣＰＵ１により切換回路７Ａ〜７Ｄに１ピンのみ測
定する指示が送られているものとする。
数はＮ個あるいはＮ／２個である。次に、ＤＣユニット
の実装数とＤＵＴの並列測定数が同一の場合の動作を図
３を参照して説明する。すなわち、ＤＵＴの並列測定個
数はＮ個であるので、例として、あらかじめプログラム
により設定されたＤＵＴに対するＤＣ測定ピン情報のう
ち、ＣＰＵ１により切換回路７Ａ〜７Ｄに１ピンのみ測
定する指示が送られているものとする。
【００１１】第１番目のＤ／Ａ変換器２Ａは第１番目の
ＤＣユニット３Ａと第（Ｎ／２＋１）番目のＤＣユニッ
ト３Ｃに共通に接続されており、ＤＣユニット３Ａのフ
ォ−スラインの切換リレ−は５１Ａがオン、５１Ｃがオ
フされ、センスラインの切換リレ−は６１Ａがオン、６
１Ｃがオフされるとともに、ＤＣユニット３Ｃのフォ−
スラインの切換リレ−は５１Ｂがオン、センスラインの
切換リレ−は６１Ｂがオンされる。
ＤＣユニット３Ａと第（Ｎ／２＋１）番目のＤＣユニッ
ト３Ｃに共通に接続されており、ＤＣユニット３Ａのフ
ォ−スラインの切換リレ−は５１Ａがオン、５１Ｃがオ
フされ、センスラインの切換リレ−は６１Ａがオン、６
１Ｃがオフされるとともに、ＤＣユニット３Ｃのフォ−
スラインの切換リレ−は５１Ｂがオン、センスラインの
切換リレ−は６１Ｂがオンされる。
【００１２】第Ｎ／２番目のＤ／Ａ変換器２Ｂは第Ｎ／
２番目のＤＣユニット３Ｂと第Ｎ番目のＤＣユニット３
Ｄに共通に接続されており、ＤＣユニット３Ｂのフォ−
スラインの切換リレ−は５２Ａがオン、５２Ｃがオフさ
れ、センスラインの切換リレ−は６２Ａがオン、６２Ｃ
がオフされるとともに、ＤＣユニット３Ｄのフォ−スラ
インの切換リレ−は５２Ｂがオン、センスラインの切換
リレ−は６２Ｂがオンされる。図示を省略した他のＤ／
Ａ変換器・ＤＣユニットおよび切換回路も、それらを接
続する切換リレーが同様に動作することにより、Ｎ個の
ＤＣユニットのフォース・センスラインは各ＤＵＴの測
定ピンへ接続され、プログラムされた設定電圧または設
定電流がＣＰＵ１からＤ／Ａ変換器２を介し、ＤＣユニ
ット３Ａ・３Ｂに送られ、全ＤＵＴ同時にピンＡのＤＣ
測定が行われる。
２番目のＤＣユニット３Ｂと第Ｎ番目のＤＣユニット３
Ｄに共通に接続されており、ＤＣユニット３Ｂのフォ−
スラインの切換リレ−は５２Ａがオン、５２Ｃがオフさ
れ、センスラインの切換リレ−は６２Ａがオン、６２Ｃ
がオフされるとともに、ＤＣユニット３Ｄのフォ−スラ
インの切換リレ−は５２Ｂがオン、センスラインの切換
リレ−は６２Ｂがオンされる。図示を省略した他のＤ／
Ａ変換器・ＤＣユニットおよび切換回路も、それらを接
続する切換リレーが同様に動作することにより、Ｎ個の
ＤＣユニットのフォース・センスラインは各ＤＵＴの測
定ピンへ接続され、プログラムされた設定電圧または設
定電流がＣＰＵ１からＤ／Ａ変換器２を介し、ＤＣユニ
ット３Ａ・３Ｂに送られ、全ＤＵＴ同時にピンＡのＤＣ
測定が行われる。
【００１３】次にＤＵＴの並列測定数がＮ／２個の場合
について説明する。このとき、ＤＣユニットの数および
切換回路の数はＮ個なので、ＤＵＴ１個当たりの測定可
能なピンは２倍に増えている。
について説明する。このとき、ＤＣユニットの数および
切換回路の数はＮ個なので、ＤＵＴ１個当たりの測定可
能なピンは２倍に増えている。
【００１４】図３で、（Ｎ／２＋１）番目のＤＣユニッ
ト３Ｃのフォース・センスラインは、ＤＵＴの並列測定
数がＮ個のときには（Ｎ／２＋１）番目のＤＵＴ９Ｃの
任意のピンに接続されるが、ＤＵＴの並列測定数がＮ／
２個の場合は、第１番目のＤＵＴ１０ＡのピンＢに接続
される。
ト３Ｃのフォース・センスラインは、ＤＵＴの並列測定
数がＮ個のときには（Ｎ／２＋１）番目のＤＵＴ９Ｃの
任意のピンに接続されるが、ＤＵＴの並列測定数がＮ／
２個の場合は、第１番目のＤＵＴ１０ＡのピンＢに接続
される。
【００１５】また、第Ｎ／２番目のＤＣユニット３Ｂの
フォース・センスラインは、ＤＵＴの並列測定数がＮ個
のときには第Ｎ／２番目のＤＵＴ９Ｂの任意のピンに接
続されるが、ＤＵＴの並列測定数がＮ／２個の場合は、
第Ｎ／２番目のＤＵＴ１０ＢのピンＡに接続される。ま
た、ＤＵＴの並列測定数がＮ個のときに第Ｎ番目のＤＵ
Ｔ９Ｄの任意のピンに接続されるフォース・センスライ
ンはＤＵＴの並列測定数がＮ／２個の場合は、第Ｎ／２
番目のＤＵＴ１０ＢのピンＢに接続される。
フォース・センスラインは、ＤＵＴの並列測定数がＮ個
のときには第Ｎ／２番目のＤＵＴ９Ｂの任意のピンに接
続されるが、ＤＵＴの並列測定数がＮ／２個の場合は、
第Ｎ／２番目のＤＵＴ１０ＢのピンＡに接続される。ま
た、ＤＵＴの並列測定数がＮ個のときに第Ｎ番目のＤＵ
Ｔ９Ｄの任意のピンに接続されるフォース・センスライ
ンはＤＵＴの並列測定数がＮ／２個の場合は、第Ｎ／２
番目のＤＵＴ１０ＢのピンＢに接続される。
【００１６】ここで、ＤＵＴ１０ＡのピンＡとピンＢを
並列測定する場合は、まず１回目の測定でＤＣユニット
３Ａのフォ−スラインの切換リレー５１Ａがオン、５１
Ｂ・５１Ｃがオフ、センスライン切換リレ−６１Ａがオ
ン、６１Ｂ・６１Ｃがオフされる。また、ＤＣユニット
３Ｂのフォ−スラインの切換リレー５２Ａがオン、５２
Ｂ・５２Ｃがオフ、センスライン切換リレ−６２Ａがオ
ン、６２Ｂ・６２Ｃがオフされる。同様に、図示を省略
したＤＣユニットと切換回路間の切換リレーの接続を制
御することにより、第１番目のＤＵＴ１０Ａ〜第Ｎ／２
番目のＤＵＴ１０ＢのピンＡを第１番目のＤＣユニット
３Ａ〜第Ｎ／２番目のＤＣユニット３Ｂで同時に測定す
る。
並列測定する場合は、まず１回目の測定でＤＣユニット
３Ａのフォ−スラインの切換リレー５１Ａがオン、５１
Ｂ・５１Ｃがオフ、センスライン切換リレ−６１Ａがオ
ン、６１Ｂ・６１Ｃがオフされる。また、ＤＣユニット
３Ｂのフォ−スラインの切換リレー５２Ａがオン、５２
Ｂ・５２Ｃがオフ、センスライン切換リレ−６２Ａがオ
ン、６２Ｂ・６２Ｃがオフされる。同様に、図示を省略
したＤＣユニットと切換回路間の切換リレーの接続を制
御することにより、第１番目のＤＵＴ１０Ａ〜第Ｎ／２
番目のＤＵＴ１０ＢのピンＡを第１番目のＤＣユニット
３Ａ〜第Ｎ／２番目のＤＣユニット３Ｂで同時に測定す
る。
【００１７】次に、２回目の測定でフォ−スラインの切
換リレ−５１Ｃがオン、５１Ａ・５１Ｂがオフ、センス
ライン切換リレ−６１Ｃがオン、６１Ａ・６１Ｂがオフ
される。また、フォ−スラインの切換リレ−５２Ｃがオ
ン、５２Ａ・５２Ｂがオフ、センスライン切換リレ−６
２Ｃがオン、６２Ａ・６２Ｂがオフされる。同様に、図
示を省略したＤＣユニットと切換回路間の切換リレーの
接続を制御することにより、第１番目のＤＵＴ１０Ａ〜
第Ｎ／２番目のＤＵＴ１０ＢのピンＢを第１番目のＤＣ
ユニット３Ａ〜第Ｎ／２番目のＤＣユニット３Ｂで同時
に測定する。
換リレ−５１Ｃがオン、５１Ａ・５１Ｂがオフ、センス
ライン切換リレ−６１Ｃがオン、６１Ａ・６１Ｂがオフ
される。また、フォ−スラインの切換リレ−５２Ｃがオ
ン、５２Ａ・５２Ｂがオフ、センスライン切換リレ−６
２Ｃがオン、６２Ａ・６２Ｂがオフされる。同様に、図
示を省略したＤＣユニットと切換回路間の切換リレーの
接続を制御することにより、第１番目のＤＵＴ１０Ａ〜
第Ｎ／２番目のＤＵＴ１０ＢのピンＢを第１番目のＤＣ
ユニット３Ａ〜第Ｎ／２番目のＤＣユニット３Ｂで同時
に測定する。
【００１８】図４は、この動作をそれぞれの並列測定個
数の場合についてまとめたものである。このように並列
測定数により、ＤＣユニットとＤＵＴ間のＤＣラインを
リレ−で切り換えながら、各ＤＵＴにＤＣユニット１チ
ャンネルずつを接続し、ＤＵＴのＤＣ並列測定を行う。
数の場合についてまとめたものである。このように並列
測定数により、ＤＣユニットとＤＵＴ間のＤＣラインを
リレ−で切り換えながら、各ＤＵＴにＤＣユニット１チ
ャンネルずつを接続し、ＤＵＴのＤＣ並列測定を行う。
【００１９】
【発明が解決しようとする課題】メモリＩＣテスタのＤ
Ｃ並列測定回路において、従来技術の構成では、ＤＣユ
ニット実装チャンネル数とＤＵＴの並列測定個数が異な
る場合、ＤＣユニットとＤＵＴ間のＤＣラインを切り換
えるリレ−により、各ＤＵＴのピンにＤＣユニットを１
チャンネルずつ接続し測定を行わなければならない。し
たがって、ＤＵＴの並列測定の個数に応じてＤＣユニッ
ト数が増大するとこのリレ−が増え、実装面積が増大す
る。また、図３の構成では、各ピンのＤＣ測定を行う場
合、１ピンずつしか並列測定ができず、多ピンのＤＵＴ
をＤＣ測定する場合、測定時間が長くなるという課題が
ある。
Ｃ並列測定回路において、従来技術の構成では、ＤＣユ
ニット実装チャンネル数とＤＵＴの並列測定個数が異な
る場合、ＤＣユニットとＤＵＴ間のＤＣラインを切り換
えるリレ−により、各ＤＵＴのピンにＤＣユニットを１
チャンネルずつ接続し測定を行わなければならない。し
たがって、ＤＵＴの並列測定の個数に応じてＤＣユニッ
ト数が増大するとこのリレ−が増え、実装面積が増大す
る。また、図３の構成では、各ピンのＤＣ測定を行う場
合、１ピンずつしか並列測定ができず、多ピンのＤＵＴ
をＤＣ測定する場合、測定時間が長くなるという課題が
ある。
【００２０】
【課題を解決するための手段】上述の問題点を解決する
ため、この発明は、プログラムされた測定に関する信号
を測定系に転送するとともに、最大でＮ個の被測定試料
を並列に測定する制御を行うＣＰＵ１と、ＣＰＵ１から
のプログラムされた設定値をアナログ値に変換し、出力
するＮ個のＤ／Ａ変換器と、前記Ｄ／Ａ変換器の出力を
入力とし、前記被測定試料の任意のピンに対し、電圧ま
たは電流を印加し測定するＮ個のＤＣユニットと、ＣＰ
Ｕ１によって指定される測定ピン情報にしたがって、前
記各ＤＣユニットのＤＣラインを各被測定試料の任意の
ピンへ接続するＮ個の切換回路を備え、前記被測定試料
の並列測定数がＮ個の場合は各ＤＣユニットの出力を各
被測定試料の第１の任意のピンに接続し、並列測定数が
Ｎ／２個の場合は、第（Ｎ／２＋１）番目〜第Ｎ番目の
ＤＣユニットを第１番目〜第Ｎ／２番目の被測定試料の
第２の任意のピンＢにそれぞれ接続し、並列測定数が１
／２になる毎に、被測定試料に接続されるＤＣユニット
数を２倍にして、複数のピンを同時に測定する。また、
ＣＰＵ１は、第（Ｎ／２＋１）番目〜第Ｎ番目のＤ／Ａ
変換器が第（Ｎ／２＋１）番目〜第Ｎ番目のＤＣユニッ
トに接続するデータと、第１番目〜第Ｎ／２番目のＤ／
Ａ変換器が第１番目〜第Ｎ／２番目のＤＣユニットに出
力するデータを異なるデータに設定し、並列測定数が１
／２になる毎に、被測定試料に接続されるＤＣユニット
に出力するＤ／Ａ変換器のデータを異なるデータに設定
して、被測定試料に接続される複数の任意のピンにそれ
ぞれ異なるデータを同時に入力して測定する。
ため、この発明は、プログラムされた測定に関する信号
を測定系に転送するとともに、最大でＮ個の被測定試料
を並列に測定する制御を行うＣＰＵ１と、ＣＰＵ１から
のプログラムされた設定値をアナログ値に変換し、出力
するＮ個のＤ／Ａ変換器と、前記Ｄ／Ａ変換器の出力を
入力とし、前記被測定試料の任意のピンに対し、電圧ま
たは電流を印加し測定するＮ個のＤＣユニットと、ＣＰ
Ｕ１によって指定される測定ピン情報にしたがって、前
記各ＤＣユニットのＤＣラインを各被測定試料の任意の
ピンへ接続するＮ個の切換回路を備え、前記被測定試料
の並列測定数がＮ個の場合は各ＤＣユニットの出力を各
被測定試料の第１の任意のピンに接続し、並列測定数が
Ｎ／２個の場合は、第（Ｎ／２＋１）番目〜第Ｎ番目の
ＤＣユニットを第１番目〜第Ｎ／２番目の被測定試料の
第２の任意のピンＢにそれぞれ接続し、並列測定数が１
／２になる毎に、被測定試料に接続されるＤＣユニット
数を２倍にして、複数のピンを同時に測定する。また、
ＣＰＵ１は、第（Ｎ／２＋１）番目〜第Ｎ番目のＤ／Ａ
変換器が第（Ｎ／２＋１）番目〜第Ｎ番目のＤＣユニッ
トに接続するデータと、第１番目〜第Ｎ／２番目のＤ／
Ａ変換器が第１番目〜第Ｎ／２番目のＤＣユニットに出
力するデータを異なるデータに設定し、並列測定数が１
／２になる毎に、被測定試料に接続されるＤＣユニット
に出力するＤ／Ａ変換器のデータを異なるデータに設定
して、被測定試料に接続される複数の任意のピンにそれ
ぞれ異なるデータを同時に入力して測定する。
【００２１】
【発明の実施の形態】次に、この発明によるＤＣ並列測
定回路の構成を図１に示す。図１は図３と同様にメモリ
ＩＣテスタのＤＣ並列測定系の一部分の構成図であり、
ＤＵＴの最大並列個数がＮ個の場合の構成を示してい
る。
定回路の構成を図１に示す。図１は図３と同様にメモリ
ＩＣテスタのＤＣ並列測定系の一部分の構成図であり、
ＤＵＴの最大並列個数がＮ個の場合の構成を示してい
る。
【００２２】図１の２Ｃ・２ＤはＤ／Ａ変換器であり、
他は図３と同様である。図１で、Ｄ／Ａ変換器は例とし
て、第１番目、第Ｎ／２番目、第（Ｎ／２＋１）番目、
および第Ｎ番目のみ示したものである。すなわち、Ｄ／
Ａ変換器は並列測定される各ＤＵＴに対応してそれぞれ
備えられる。
他は図３と同様である。図１で、Ｄ／Ａ変換器は例とし
て、第１番目、第Ｎ／２番目、第（Ｎ／２＋１）番目、
および第Ｎ番目のみ示したものである。すなわち、Ｄ／
Ａ変換器は並列測定される各ＤＵＴに対応してそれぞれ
備えられる。
【００２３】各ＤＣユニットの出力であるフォースライ
ンとセンスラインは、それぞれ対応する切換回路に直接
接続される。すなわち、図１の構成は、図３の構成のＤ
Ｃユニットと切換回路の間にあった切換リレーをなく
し、Ｄ／Ａ変換器を並列測定可能なＤＵＴ数と同数だけ
備えたものである。
ンとセンスラインは、それぞれ対応する切換回路に直接
接続される。すなわち、図１の構成は、図３の構成のＤ
Ｃユニットと切換回路の間にあった切換リレーをなく
し、Ｄ／Ａ変換器を並列測定可能なＤＵＴ数と同数だけ
備えたものである。
【００２４】次に、この発明によるＤＣ並列測定の動作
を説明する。図３と同様に、あらかじめプログラムによ
り設定されたＤＵＴに対するＤＣ測定ピン情報のうち、
ＣＰＵ１により切換回路７Ａ〜７ＤにピンＡのみ測定す
る指示を送ったとすると、ＤＣユニットの実装数とＤＵ
Ｔの並列測定数が同一の場合、従来と同様にＤＵＴ１個
につきＤＣユニットが１チャンネルずつ対応し、Ｎ個の
ＤＣユニットのフォース・センスラインは各ＤＵＴの測
定ピンへ接続され、プログラムされた設定電圧または設
定電流がＣＰＵ１から各Ｄ／Ａ変換器を介し、ＤＣユニ
ット３Ａ〜３Ｄに送られ、全ＤＵＴ同時に任意のピンの
ＤＣ測定が行われる。これを設定されたピンがすべて測
定されるまで、１ピンずつ繰り返し行われる。
を説明する。図３と同様に、あらかじめプログラムによ
り設定されたＤＵＴに対するＤＣ測定ピン情報のうち、
ＣＰＵ１により切換回路７Ａ〜７ＤにピンＡのみ測定す
る指示を送ったとすると、ＤＣユニットの実装数とＤＵ
Ｔの並列測定数が同一の場合、従来と同様にＤＵＴ１個
につきＤＣユニットが１チャンネルずつ対応し、Ｎ個の
ＤＣユニットのフォース・センスラインは各ＤＵＴの測
定ピンへ接続され、プログラムされた設定電圧または設
定電流がＣＰＵ１から各Ｄ／Ａ変換器を介し、ＤＣユニ
ット３Ａ〜３Ｄに送られ、全ＤＵＴ同時に任意のピンの
ＤＣ測定が行われる。これを設定されたピンがすべて測
定されるまで、１ピンずつ繰り返し行われる。
【００２５】並列測定個数がＮ／２の場合、図３で示す
並列測定個数Ｎのときの第（Ｎ／２＋１）番目のＤＵＴ
９ＣのピンＡは、図１の第１番目のＤＵＴ１０Ａのピン
Ｂに接続される。ＤＵＴ１０ＡのピンＢに入力される信
号は、ＤＣユニットのフォース・センスラインを固定と
しているので、第（Ｎ／２＋１）番目のＤＣユニット３
Ｃから与えられる。
並列測定個数Ｎのときの第（Ｎ／２＋１）番目のＤＵＴ
９ＣのピンＡは、図１の第１番目のＤＵＴ１０Ａのピン
Ｂに接続される。ＤＵＴ１０ＡのピンＢに入力される信
号は、ＤＣユニットのフォース・センスラインを固定と
しているので、第（Ｎ／２＋１）番目のＤＣユニット３
Ｃから与えられる。
【００２６】同様に、図３で第Ｎ番目のＤＵＴ９Ｄのピ
ンＡは、図１の第Ｎ／２番目のＤＵＴ１０ＢのピンＢに
接続され、ＤＵＴ１０ＢのピンＢに入力される信号は、
ＤＣユニットのフォース・センスラインを固定としてい
るので、第Ｎ番目のＤＣユニット３Ｄから与えられる。
ンＡは、図１の第Ｎ／２番目のＤＵＴ１０ＢのピンＢに
接続され、ＤＵＴ１０ＢのピンＢに入力される信号は、
ＤＣユニットのフォース・センスラインを固定としてい
るので、第Ｎ番目のＤＣユニット３Ｄから与えられる。
【００２７】したがって、各ＤＵＴのピンＡとピンＢを
並列測定する場合は、ＤＵＴ１０ＡのピンＡはＤＣユニ
ット３Ａと接続され、ＤＵＴ１０ＡのピンＢはＤＣユニ
ット３Ｃと接続され、他のＤＵＴもピンＡ・Ｂにそれぞ
れＤＣユニットが接続されており、ピンＡとピンＢは同
時に測定される。
並列測定する場合は、ＤＵＴ１０ＡのピンＡはＤＣユニ
ット３Ａと接続され、ＤＵＴ１０ＡのピンＢはＤＣユニ
ット３Ｃと接続され、他のＤＵＴもピンＡ・Ｂにそれぞ
れＤＣユニットが接続されており、ピンＡとピンＢは同
時に測定される。
【００２８】ＣＰＵ１が第１番目〜第Ｎ／２番目のＤ／
Ａ変換器に設定するデータと第（Ｎ／２＋１）番目〜第
Ｎ番目のＤ／Ａ変換器に設定するデータを同じにするこ
とにより、ＤＵＴのピンＡ・Ｂには同じ信号が入力さ
れ、第１番目〜第Ｎ／２番目のＤ／Ａ変換器に設定する
データと第（Ｎ／２＋１）番目〜第Ｎ番目のＤ／Ａ変換
器に設定するデータを異なるデータにすることにより、
ＤＵＴのピンＡ・Ｂには異なる信号が入力され、同時に
ＤＣ並列測定が行われる。
Ａ変換器に設定するデータと第（Ｎ／２＋１）番目〜第
Ｎ番目のＤ／Ａ変換器に設定するデータを同じにするこ
とにより、ＤＵＴのピンＡ・Ｂには同じ信号が入力さ
れ、第１番目〜第Ｎ／２番目のＤ／Ａ変換器に設定する
データと第（Ｎ／２＋１）番目〜第Ｎ番目のＤ／Ａ変換
器に設定するデータを異なるデータにすることにより、
ＤＵＴのピンＡ・Ｂには異なる信号が入力され、同時に
ＤＣ並列測定が行われる。
【００２９】図２は、この動作をそれぞれの並列測定個
数の場合についてまとめた表であり、ＤＵＴの並列測定
個数がＮ個の場合もＮ／２個の場合も、ＤＣ測定は１回
で終了することが示されている。
数の場合についてまとめた表であり、ＤＵＴの並列測定
個数がＮ個の場合もＮ／２個の場合も、ＤＣ測定は１回
で終了することが示されている。
【００３０】なお、図３の構成で並列に測定されるＤＵ
Ｔの数はＮ個あるいはＮ／２個であったが、図１の構成
によれば、さらに並列測定するＤＵＴ数が１／２になる
毎に、同時に測定できるピン数は２倍に拡張される。
Ｔの数はＮ個あるいはＮ／２個であったが、図１の構成
によれば、さらに並列測定するＤＵＴ数が１／２になる
毎に、同時に測定できるピン数は２倍に拡張される。
【００３１】
【発明の効果】この発明によれば、Ｎ個のＤＵＴを並列
測定するために、各ＤＵＴごとにＣＰＵからのデータを
入力するＤ／Ａ変換器を備え、ＤＣユニットと切換回路
の間の切換リレーをなくしているので、回路規模を小さ
くすることができると共に、並列測定数が例えばＮ／２
個になった場合には、残りのピンをそれぞれのＤＵＴに
接続することにより、ＤＵＴが２ピン同時に、さらに、
各ピンにそれぞれ異なるデータを与えて測定することが
でき、測定時間も短縮することができる。並列測定され
るＤＵＴ数が１／２になるたびに、１個のＤＵＴに複数
のＤＣユニットが接続され、同時に測定できるピン数が
増えて、さらにテスト時間を短縮することができる。
測定するために、各ＤＵＴごとにＣＰＵからのデータを
入力するＤ／Ａ変換器を備え、ＤＣユニットと切換回路
の間の切換リレーをなくしているので、回路規模を小さ
くすることができると共に、並列測定数が例えばＮ／２
個になった場合には、残りのピンをそれぞれのＤＵＴに
接続することにより、ＤＵＴが２ピン同時に、さらに、
各ピンにそれぞれ異なるデータを与えて測定することが
でき、測定時間も短縮することができる。並列測定され
るＤＵＴ数が１／２になるたびに、１個のＤＵＴに複数
のＤＣユニットが接続され、同時に測定できるピン数が
増えて、さらにテスト時間を短縮することができる。
【図１】この発明によるＤＣ並列測定回路の構成図であ
る。
る。
【図２】図１のＤＵＴ並列測定個数別のＤＵＴとピンと
ＤＣユニットの対応表である。
ＤＣユニットの対応表である。
【図３】従来技術によるＤＣ並列測定回路の構成図であ
る。
る。
【図４】図３のＤＵＴ並列測定個数別のＤＵＴとピンと
ＤＣユニットの対応表である。
ＤＣユニットの対応表である。
１ ＣＰＵ ２Ａ〜２Ｄ Ｄ／Ａ変換器 ３Ａ〜３Ｄ ＤＣユニット ４Ａ〜４Ｄ Ａ／Ｄ変換器 ５１Ａ〜５１Ｃ,５２Ａ〜５２Ｃ ＤＣフォ−スライン
切換リレ− ６１Ａ〜６１Ｃ,６２Ａ〜６２Ｃ ＤＣセンスライン切
換リレ− ７Ａ〜７Ｄ 切換回路 ８ ＤＵＴボ−ド ９Ａ〜９Ｄ ＤＵＴ １０Ａ・１０Ｂ ＤＵＴ
切換リレ− ６１Ａ〜６１Ｃ,６２Ａ〜６２Ｃ ＤＣセンスライン切
換リレ− ７Ａ〜７Ｄ 切換回路 ８ ＤＵＴボ−ド ９Ａ〜９Ｄ ＤＵＴ １０Ａ・１０Ｂ ＤＵＴ
Claims (2)
- 【請求項１】 プログラムされた測定に関する信号を測
定系に転送するとともに、最大でＮ個の被測定試料を並
列に測定する制御を行うＣＰＵ(1) と、 ＣＰＵ(1) からのプログラムされた設定値をアナログ値
に変換し、出力するＮ個のＤ／Ａ変換器と、 前記Ｄ／Ａ変換器の出力を入力とし、前記被測定試料の
任意のピンに対し、電圧または電流を印加し測定するＮ
個のＤＣユニットと、 ＣＰＵ(1) によって指定される測定ピン情報にしたがっ
て、前記各ＤＣユニットのＤＣラインを各被測定試料の
任意のピンへ接続するＮ個の切換回路を備え、 前記被測定試料の並列測定数がＮ個の場合は各ＤＣユニ
ットの出力を各被測定試料の第１の任意のピンに接続
し、並列測定数がＮ／２個の場合は、第（Ｎ／２＋１）
番目〜第Ｎ番目のＤＣユニットを第１番目〜第Ｎ／２番
目の被測定試料の第２の任意のピンＢにそれぞれ接続
し、並列測定数が１／２になる毎に、被測定試料に接続
されるＤＣユニット数を２倍にして、複数のピンを同時
に測定することを特徴とするＤＣ並列測定回路。 - 【請求項２】 ＣＰＵ(1) は、第（Ｎ／２＋１）番目〜
第Ｎ番目のＤ／Ａ変換器が第（Ｎ／２＋１）番目〜第Ｎ
番目のＤＣユニットに接続するデータと、第１番目〜第
Ｎ／２番目のＤ／Ａ変換器が第１番目〜第Ｎ／２番目の
ＤＣユニットに出力するデータを異なるデータに設定
し、並列測定数が１／２になる毎に、被測定試料に接続
されるＤＣユニットに出力するＤ／Ａ変換器のデータを
異なるデータに設定して、被測定試料に接続される複数
の任意のピンにそれぞれ異なるデータを同時に入力して
測定することを特徴とする請求項１に記載のＤＣ並列測
定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8297428A JP3006515B2 (ja) | 1996-10-18 | 1996-10-18 | Ｄｃ並列測定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8297428A JP3006515B2 (ja) | 1996-10-18 | 1996-10-18 | Ｄｃ並列測定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10123204A true JPH10123204A (ja) | 1998-05-15 |
| JP3006515B2 JP3006515B2 (ja) | 2000-02-07 |
Family
ID=17846393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8297428A Expired - Lifetime JP3006515B2 (ja) | 1996-10-18 | 1996-10-18 | Ｄｃ並列測定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3006515B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002207066A (ja) * | 2001-01-09 | 2002-07-26 | Advantest Corp | 自己診断回路及びシステムｌｓｉテスタ |
| JP2009281812A (ja) * | 2008-05-21 | 2009-12-03 | Yokogawa Electric Corp | 半導体試験装置及び方法 |
| CN101806857A (zh) * | 2010-04-27 | 2010-08-18 | 中国人民解放军总装备部军械技术研究所 | 电路板在线故障诊断仪 |
| CN102778647A (zh) * | 2012-08-17 | 2012-11-14 | 中国科学院高能物理研究所 | 电路测试系统及方法 |
| US8378698B2 (en) | 2009-12-02 | 2013-02-19 | Samsung Electronics Co., Ltd. | Integrated circuit testing apparatus and method |
-
1996
- 1996-10-18 JP JP8297428A patent/JP3006515B2/ja not_active Expired - Lifetime
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002207066A (ja) * | 2001-01-09 | 2002-07-26 | Advantest Corp | 自己診断回路及びシステムｌｓｉテスタ |
| JP2009281812A (ja) * | 2008-05-21 | 2009-12-03 | Yokogawa Electric Corp | 半導体試験装置及び方法 |
| US8378698B2 (en) | 2009-12-02 | 2013-02-19 | Samsung Electronics Co., Ltd. | Integrated circuit testing apparatus and method |
| CN101806857A (zh) * | 2010-04-27 | 2010-08-18 | 中国人民解放军总装备部军械技术研究所 | 电路板在线故障诊断仪 |
| CN102778647A (zh) * | 2012-08-17 | 2012-11-14 | 中国科学院高能物理研究所 | 电路测试系统及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3006515B2 (ja) | 2000-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5832178A (ja) | Ｉｃテスタ | |
| JPH02268281A (ja) | 多数ピン集積回路の試験方法及び試験装置 | |
| JP2007527535A (ja) | 半導体素子試験用の２チャンネルソース測定ユニット | |
| JP4361874B2 (ja) | 複数のｄａｃを備えているマルチチャンネル集積回路、およびｄａｃの出力を監視するための方法 | |
| JP3006515B2 (ja) | Ｄｃ並列測定回路 | |
| JP2000065890A (ja) | Ｌｓｉテストシステム | |
| US7285974B2 (en) | Large scale integrated circuit | |
| JPH10240560A (ja) | 波形信号処理装置 | |
| JP2003107128A (ja) | 半導体試験装置及び試験方法 | |
| JP2513034B2 (ja) | Ｌｓｉ回路 | |
| JP3089192B2 (ja) | Ｉｃ試験装置 | |
| JP2002243810A (ja) | 半導体装置、およびその検査方法 | |
| JP3053012B2 (ja) | 半導体装置の試験回路および試験方法 | |
| JP4173229B2 (ja) | Ｉｃ試験装置 | |
| JPS59211194A (ja) | 工業計器自動試験装置 | |
| KR0174502B1 (ko) | 집적소자의 아날로그 스위치 테스트 회로 | |
| JPH10221402A (ja) | Ｉｃテスタ用電源電流測定回路 | |
| KR200154731Y1 (ko) | 3상절환 스위치를 이용한 다채널 검사장치 | |
| RU2212674C1 (ru) | Способ контроля электрических параметров усилителя, автоматизированная система контроля электрических параметров усилителя | |
| JPH09257883A (ja) | 半導体装置 | |
| JPS6378695A (ja) | 回線接続装置 | |
| JPS62199048A (ja) | 試験回路付大規模集積回路 | |
| JP2002207066A (ja) | 自己診断回路及びシステムｌｓｉテスタ | |
| JP4310808B2 (ja) | テストシステム | |
| JPH02228567A (ja) | 標準器切換装置 |