JP2513034B2 - Ｌｓｉ回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明はテストパターン作成およびシュミレーショ
ンを容易にできるようにしたLSI回路に関する。

［従来の技術］ 従来、LSI回路においては、LSI回路を構成する個々の
回路ブロックのテストを行うためには個々の回路ブロッ
クの入出力信号を取り出す信号入出力端子が必要とな
る。しかし、回路ブロックの数に対してLSI回路の端子
の数が不足している場合や、LSI回路の回路規模が大き
く，すなわち、LSI回路が数多くの回路ブロックで構成
されているために回路ブロックの数に応じた信号入出力
端子を設けることがスペースからみて不可能な場合があ
る。

［発明が解決しようとする課題］ 上述したように従来のLSI回路においては、各回路ブ
ロックの入出力信号を取り出して各回路ブロックを独立
してテストすることができない場合があるので、LSI回
路全体を対象にして試験を行わなければならず、試験の
テストパターンおよびシュミレーションは複雑なものに
なるという問題があった。

［課題を解決するための手段］ この発明のLSI回路は、信号入力端子および各回路ブ
ロックの出力端子を入力とするとともに、信号出力端子
および各回路ブロックの入力端子を出力とし、外部から
の所定の制御信号に応じて各入力および出力間を任意に
切り替え接続することにより、信号入力端子および信号
出力端子間に１つ以上の任意の回路ブロックを接続する
スイッチ回路網を備えるものである。

［作用］ スイッチ回路網に制御信号を与えて、LSI回路の信号
入力端子に任意の回路ブロックの入力端子を接続すると
ともに、LSI回路の信号出力端子をこの回路ブロックの
出力端子に接続することにより、この回路ブロックの入
出力信号をLSI回路の信号入力端子および信号出力端子
に取り出すことができる。

［実施例］ 次にこの発明について図面を参照して説明する。

第１図はこの発明のLSI回路の一実施例を示すブロッ
ク図である。

１は信号入力端子、２は制御入力端子、4₁〜4_nは所定
の機能を果たす第１〜第ｎの回路ブロック、５は信号出
力端子である。３はスイッチ回路網であり、信号入力端
子１と回路ブロック4₁〜4_nの入力端子との間、および信
号出力端子５と回路ブロック4₁〜4_nとの間を制御入力端
子２から入力する制御信号に従って接続するようになっ
ている。また、スイッチ回路網３は、上記制御信号に従
って回路ブロック4₁〜4_nの入力端子と出力端子との間も
接続するようになっている。

次にLSI回路のテスト動作について説明する。

第２図（ａ）〜（ｄ）はLSI回路の実際の動作を示す
ブロック図であり、第１図と同一符号は同一部分を示
す。

まず、制御入力端子２を介してスイッチ回路網３に制
御信号を与えることによって、信号入力端子１を一括し
て第１の回路ブロック4₁の入力端子に接続するととも
に、信号出力端子５を第１の回路ブロック4₁の出力端子
に接続する（第２図（ａ））。この状態で信号入力端子
１から所定のテスト信号を入力するとともに、信号出力
端子５からの出力信号をモニタして第１の回路ブロック
4₁単体に対するテストを行う。

次に、制御入力端子２を介してスイッチ回路網３に制
御信号を与えることによって、信号入力端子１を一括し
て第２の回路ブロック4₂の入力端子に接続するととも
に、信号出力端子を第２の回路ブロック4₂に接続する
（第２図（ｂ））。この状態で上記と同様に第２の回路
ブロック4₂単体に対してテストを行う。

以下同様にして第ｎの回路ブロック4_nまで順次回路ブ
ロック単体でのテストを行う（第２図（ｃ））。

最後に、LSI回路における回路ブロック4₁〜4_n間の接
続が所期の状態になるように、制御入力端子２を介して
スイッチ回路網３に制御信号を与えて信号入力端子１、
信号出力端子５、および回路ブロック4₁〜4_nの入出力端
子の相互間を接続する（第２図（ｄ））。

次に、スイッチ回路網３の具体例について説明する。

第３図はスイッチ回路網３の具体例である３入力３出
力のマトリクススイッチを示す回路図である。マトリク
ススイッチは、入力端子I₁〜I₃、出力端子O₁〜O₃、およ
びクロスポイントP₁₁〜P₃₃で構成されており、例えば、
クロスポイントP₁₃に矢印で示す制御信号が入力すると
そのクロスポイントP₁₃は閉となり、入力端子I₁と出力
端子O₃との間が接続されるようになっている。

また、第４図は第３図のスイッチ回路網をゲートで構
成した場合の回路図であり、第３図と同一符号は相当部
分を示す。11〜19はANDゲート、20〜22はORゲート、C₁₁
〜C₃₃は制御信号入力端子である。動作は第３図の場合
と同様であり、例えば、制御信号入力端子C₁₃に制御信
号が入力すると、入力端子I₁に入力した信号は出力端子
O₃から出力する。この状態は第３図でクロスポイントP
₁₃が閉となった状態と同じである。

なお、上述したマトリクススイッチのサイズは３入力
３出力なので、制御信号入力端子は３×３＝９となる。
しかし、マトリクススイッチのサイズが大きくなると、
制御信号入力端子の数が膨大な数になるため、制御信号
をシリアルで形式で入力してシリアル／パラレル変換す
るなどの工夫が必要となる。また、マトリクススイッチ
のサイズが大きくなると、クロスポイントを構成する素
子数も膨大な数になるので、上述したようなスイッチ回
路網を多段構成にする必要がある。

［発明の効果］ 以上説明したように、この発明のLSI回路によれば、
スイッチ回路網に制御信号を与えて、LSI回路の信号入
力端子に任意の回路ブロックの入力端子を接続するとと
もに、LSI回路の信号出力端子をこの回路ブロックの出
力端子に接続することにより、この回路ブロックの入出
力信号をLSI回路の信号入力端子および信号出力端子に
取り出すことができる。

したがって、LSI回路が多くの回路ブロックから構成
されている場合においても、全ての回路ブロックについ
て個々の入出力信号をLSI回路の信号入力端子および信
号出力端子に独立して取り出すことができるので、各回
路ブロックを独立してテストすることができるため、従
来に比較してLSI回路のテストパターンおよびシュミレ
ーションが容易になる効果がある。

【図面の簡単な説明】

第１図はこの発明のLSI回路一実施例を示すブロック
図、第２図は同実施例における動作を示すブロック図、
第３図，第４図は同実施例におけるスイッチ回路網の具
体例を示す回路図である。 １……信号入力端子、２……制御入力端子、３……スイ
ッチ回路網、4₁〜4_n……第１〜第ｎの回路ブロック、５
……信号出力端子。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】信号入力端子と、信号出力端子と、複数の
   回路ブロックとを有するLSI回路において、 信号入力端子および各回路ブロックの出力端子を入力と
   するとともに、信号出力端子および各回路ブロックの入
   力端子を出力とし、外部からの所定の制御信号に応じて
   各入力および出力間を任意に切り替え接続することによ
   り、信号入力端子および信号出力端子間に１つ以上の任
   意の回路ブロックを接続するスイッチ回路網を備えるこ
   とを特徴とするLSI回路。