JPH01287488A - 検査回路付半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、検査回路付半導体集積回路に関する。

［従来の技術］ 集積回路自体の検査は、集積回路内部の各ノードを個々
に検査するのではなく、故障検査率の高いテストパター
ンにて検査し、合格した集積回路を良品と見なしている
。しかし生産技術の向上にともない集積回路は、−段と
高集積化及び高機能化が進み、このような高集積化及び
高機能化がなされた集積回路は、長大なテストパターン
をもってしても集積回路の内部ノードを総て完全に検査
することは困難となってきている。したがって従来より
集積回路の検査性改善のために集積回路内に、内部信号
を制御し観測できる検査回路が付加されている。

［発明が解決しようとする課題］ ところが上述した検査回路が付加された従来の集積回路
チップは、検査用の入力端子の他に、観測したい各ノー
ドに接続される複数の端子が設けられている。検査を行
なうために集積回路チップに多数の検査端子が設けられ
ることは、集積回路の高機能化に伴う多数端子の使用要
求に相反し、検査端子を多く使用しなくてはならないと
いう問題点があった。

本発明は上述した問題点を解決するためになされたもの
で、少数の検査用の端子にて集積回路内の各ノードを検
査できる検査回路付半導体集積回路を提供することを目
的とする。

［課題を解決するための手段］ 本発明は、検査信号入力端子と、ロード信号入力端子と
、データ入力端子と、データ出力端子と、上記データ入
力端子を介して入力される複数ビットのシリアルデータ
をパラレルデータとして出力する変換手段と、上記検査
信号入力端子を介して入力される検査信号にて前記変換
手段と複数の被検査部とを接続する第１のスイッチと、
内部回路が発生するクロック信号とロード信号入力端子
を介して入力されるロード信号とが入力され、前記検査
信号及び前記ロード信号のどちらかが作用したとき前記
変換手段又は前記被検査部のどちらかにクロック信号及
びロード信号を出力する第２のスイッチとを備えたこと
を特徴とする。

［作用］ 第１のスイッチ及び第２のスイッチは、検査信号入力端
子から入力する検査信号によりスイッチを切り替え、変
換手段にはクロック信号及びロード信号が入力される。

そして変換手段は、データ入力端子から入力したシリア
ルデータをパラレルデータに変換し、変換したパラレル
データを被検査部に出力する。

第２のスイッチは、ロード信号入力端子から入力される
ロード信号により被検査部へロード信号及びクロック信
号を出力する。第２のスイッチが被検査部側へ切り替わ
ることで被検査部は、カウント動作を実行し、カウント
されたデータを変換手段に出力する。再度、第２のスイ
ッチにロード信号が作用したとき、第２のスイッチは、
ロード信号及びクロック信号を変換手段に再度出力する
。

変換手段は、ロード信号及びクロック信号によりデータ
出力端子へ被検査部が出力したデータを出力する。

［実施例コ 本発明の検査回路付半導体集積回路の一実施例を示す第
１図は、集積回路内に備えられる例えば一つのカウンタ
７を検査する場合を示している。

本発明の集積回路チップ表面には、複数の入出力端子の
他に、この集積回路を検査するために検査信号入力端子
ｌ、ロード信号入力端子２、データ入力端子３及びデー
タ出力端子４の４本の端子が設けられる。

集積回路チップ内のクロック（以下ＧＫと略す。

）信号発生回路（図示せず）は、検査モード切替回路５
を介し直列入力並列出力のシフトレジスタ６及びカウン
タ７のＧＫ信号入力端に接続され、ロード信号入力端子
２も検査モード切替回路５を介しシフトレジスタ６及び
カウンタ７のロード信号入力端に接続される。尚、検査
モード切替回路５は、検査信号入力端子夏から入力され
る検査信号によりＣＫ倍信号びロード信号をシフトレジ
スタ６へ出力し、検査信号の次にロード信号が入力され
たとき、スイッチをシフトレジスタ６に接続されるｄ接
点からカウンタ７に接点されるＣ接点へ切り替え、ＣＫ
倍信号びロード信号をカウンタ７へ出力するものである
。さらに検査モード切替回路５にロード信号が入力され
たとき、検査モード切換回路５は接点をＣ側からｄ側へ
、すなわちカウンタ７からシフトレジスタ６ヘスイツチ
を切り替え、ＧＫ倍信号びロード信号をシフトレジスタ
６へ出力するものである。

マルチプレクサ８は、検査信号入力端子１から入力する
検査信号により接点をｄ側からｂ側へ切り替えるもので
、４つの接点ａ側は、本発明の集積回路内の例えば内部
バス（図示せず）に接続され、４つの接点す側は、カウ
ンタ７の４つの入力端にそれぞれ接続される。尚、マル
チプレクサ８の４つの入力端はシフトレジスタ６の４つ
の出力端Ｄ００ないしＤＯ３にそれぞれ接続される。

マルチプレクサ９は、マルチプレクサ８と同様に、検査
信号により接点をｄ側からｂ側へ切り替えるもので、４
つの接点ａ側は、本発明の集積回路内の例えば読み出し
専用メモリ（ＲＯＭＸ図示せず）に接続され、４つの接
点す側は、シフトレジスタ６の４つの入力端ＤＩＯない
しＤＩ３へそれぞれ接続される。尚、マルチプレクサ９
の４つの入力端は、それぞれカウンタ７の４つの出力端
に接続される。

データ入力端子３は、シフトレジスタ６の入力端０１０
に接続され、シフトレジスタ６のデータ出力端ＤＯ４は
、データ出力端子４に接続される。

尚、本実施例のシフトレジスタ６及びカウンタ７はそれ
ぞれプリセット可能である。又、シフトレジスタ６及び
カウンタ７は、それぞれ４ビツトの構成としたが、これ
に限るものではない。又、マルチプレクサ８及びマルチ
プレクサ９は、２接点の切り替えとしたが、これに限る
ものではなく、２接点以上でも良い。

上記のように構成される検査回路付半導体集積回路にお
いて、検査時以外は、検査モード切替回路５は接点がａ
側に切り替えられており、検査モード切替回路５に入力
するＣＫ倍信号、カウンタ７に出力される。又、マルチ
プレクサ８及びマルチプレクサ９の接点は、それぞれａ
側に接続されている。

検査信号入力端子ｌから検査信号が入力された場合、検
査モード切替回路５は接点をａ側からｄ側に切り替え、
検査モード切替回路５に入力されるＣＫ倍信号、カウン
タ７側からシフトレジスタ側６側に出力される。さらに
、検査信号によりマルチプレクサ８及びマルチプレクサ
９の接点は、ａ側からｂ側に切り替わり、シフトレジス
タ６とカウンタ７とが接続される。又、このＣＫ倍信号
出力と同時にデータ入力端子３を介し４ビツトのシリア
ルデータがシフトレジスタ６の入力端ＤＩＯに入力され
、シフトレジスタ６には入力されたデータが格納される
。次に、ロード入力端子２からロード信号が検査モード
切替回路５に人力されたとき、検査モード切替回路５は
接点をｄ側からａ側へ切り替える。よってＧＫ倍信号び
ロード信号は、カウンタ７へ入力される。ロード信号が
カウンタ７に入力することでシフトレジスタ６に格納さ
れたデータはパラレルな状態でマルチプレクサ８の４つ
の接点を介しカウンタ７の各ビットに入力され格納され
る。さらにカウンタ７に格納されたデータは、カウンタ
７に入力するＧＫ倍信号よって所定量のカウント動作が
実行される。次に、再びロード入力端子２からロード信
号が検査モード切替回路５に入力したとき、検査モード
切替回路５は、接点をａ側からｄ側へ切り替える。よっ
てＣＫ倍信号びロード信号は再びシフトレジスタ６に入
力されるので、カウンタ７はカウント動作を中止し、シ
フトレジスタ６から得たデータにＣＫ倍信号加算したパ
ラレルなデータをマルチプレクサ９を介しシフトレジス
タ６の入力端ＤＩＯないしＤ■３ヘパラレルに出力する
。シフトレジスタ６は、このデータを格納する。そして
シフトレジスタ６に人力するＧＫ倍信号よって、入力し
たデータはシフトレジスタ６の出力端ＤＯ４からデータ
出力端子４ヘシリアルに出力される。

このようにシフトレジスタ６が出力するデータに上りカ
ウンタ７の初期のデータを設定でき、さらにカウンタ７
に格納したデータにＯＫ倍信号カウントが加算されたデ
ータをシフトレジスタ６から出力することができるので
、カウンタ７の作動に異常が有るかないかを判断するこ
とができる。

尚、本実施例ではマルチプレクサ８は、２回路を切り替
えるものであるが、２回路を越える回路を切替えるよう
に構成することができる。したがってマルチプレクサ８
には複数の被検査部を接続することができ、本発明の集
積回路は、上述した作動方法によって複数の被検査部を
それぞれ個々に検査することができる。しかもマルチプ
レクサ８に複数の被検査部を接続した場合でも検査用の
端子は、入力用端子が３本、出力用端子が１本でよく、
本発明の集積回路は、少ない検査用端子数にて集積回路
内の複数の被検査部の検査が行なえる。

以上のように、検査信号入力端子から入力する検査信号
により被検査部と変換手段とが接続され、データ入力端
子から変換手段へ入力したシリアルデータはパラレルデ
ータに変換され被検査部の各ビットに出力される。さら
にロード信号入力端子から入力するロード信号にてＧＫ
倍信号びロード信号をデータが格納されている変換手段
あるいは被検査部のどちらかへ出力する第２のスイッチ
を備えたので、被検査部に入力されたデータは、ＣＫ倍
信号加算された後再度変換手段へ出力され、変換手段か
らデータ出力端子へシリアルデータにて出力される。

［発明の効果］ 以上詳述したように本発明の検査端子付集積回路によれ
ば、検査信号を入力する検査信号入力端子、ロード信号
を入力するロード信号入力端子。

被検査部を検査するためのデータを入力するデータ入力
端子、被検査部が出力したデータを出力するデータ出力
端子の４本の検査用端子にて被検査部の検査を行なうこ
とができる。又、第１のスイッチには複数の被検査部を
接続することができ、その一つ一つと変換手段を順次接
続することで、第１のスイッチに接続された被検査部を
総て別個に検査することができるので、検査用端子は４
本でよ〈従来のように被検査部が増すにつれて検査端子
を増加する必艷はなくなる。

【図面の簡単な説明】

第１図は、本発明の検査回路付集積回路の一実施例を示
すブロック図である。 ｌ・・・検査信号入力端子、 ２・・・ロード信号入力端子、３・・・データ入力端子
、４・・・データ出力端子、５・・・検査モード切替回
路、６・・・シフトレジスタ、訃・・マルチプレクサ。 特許出願人　株　式　会　社　　リ　コ　−代理人弁理
士青山　葆　　外１名

Claims (1)

【特許請求の範囲】
1. （１）検査信号入力端子と、ロード信号入力端子と、デ
   ータ入力端子と、データ出力端子と、上記データ入力端
   子を介して入力される複数ビットのシリアルデータをパ
   ラレルデータとして出力する変換手段と、上記検査信号
   入力端子を介して入力される検査信号にて前記変換手段
   と複数の被検査部とを接続する第１のスイッチと、内部
   回路が発生するクロック信号とロード信号入力端子を介
   して入力されるロード信号とが入力され、前記検査信号
   及び前記ロード信号のどちらかが作用したとき前記変換
   手段又は前記被検査部のどちらかにクロック信号及びロ
   ード信号を出力する第２のスイッチとを備えたことを特
   徴とする検査回路付半導体集積回路。