JP2002116241A - Ｉｃ試験装置 - Google Patents
Ｉｃ試験装置Info
- Publication number
- JP2002116241A JP2002116241A JP2000306789A JP2000306789A JP2002116241A JP 2002116241 A JP2002116241 A JP 2002116241A JP 2000306789 A JP2000306789 A JP 2000306789A JP 2000306789 A JP2000306789 A JP 2000306789A JP 2002116241 A JP2002116241 A JP 2002116241A
- Authority
- JP
- Japan
- Prior art keywords
- expected value
- pattern
- cycle
- value pattern
- cycle shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 被測定デバイスの出力データにサイクルずれ
が生じた場合においても、テストパターンを書き替える
ことなく容易に対応する技術の提供。 【解決手段】 タイミング発生部１からタイミング発生
器３と論理比較回路２とそれぞれ期待値パターンＳ２を
入力する信号経路上に、それぞれサイクルシフト部５を
設け、各サイクルシフト部５において、ＤＵＴ４のサイ
クルずれに合わせて、期待値パターンを同一サイクル数
ずつシフトさせる。
が生じた場合においても、テストパターンを書き替える
ことなく容易に対応する技術の提供。 【解決手段】 タイミング発生部１からタイミング発生
器３と論理比較回路２とそれぞれ期待値パターンＳ２を
入力する信号経路上に、それぞれサイクルシフト部５を
設け、各サイクルシフト部５において、ＤＵＴ４のサイ
クルずれに合わせて、期待値パターンを同一サイクル数
ずつシフトさせる。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣ試験装置に関
し、特に、被測定デバイスの出力のサイクルずれに、期
待値パターンを書き替えることなく容易に対応すること
ができるＩＣ試験装置に関する。
し、特に、被測定デバイスの出力のサイクルずれに、期
待値パターンを書き替えることなく容易に対応すること
ができるＩＣ試験装置に関する。
【０００２】
【従来の技術】ＩＣ（集積回路）が所定の機能通りに動
作するか否かを確認するため、ＡＴＥ等のＩＣ試験装置
によりファンクションテストが実施されている。ファン
クションテストにおいては、被測定デバイスの入力端子
にテストパターンを順次に印加して、出力端子に現れる
パターンが期待値の通りであるか否かを比較チェックす
る。
作するか否かを確認するため、ＡＴＥ等のＩＣ試験装置
によりファンクションテストが実施されている。ファン
クションテストにおいては、被測定デバイスの入力端子
にテストパターンを順次に印加して、出力端子に現れる
パターンが期待値の通りであるか否かを比較チェックす
る。
【０００３】ここで、図５を参照して、従来のＩＣ試験
装置の基本構成例について説明する。従来のＩＣ試験装
置は、測定対象デバイス（ＤＵＴ）４を試験するため
に、テストパターン発生部１、タイミング発生器３及び
論理比較回路２を基本構成として備えている。
装置の基本構成例について説明する。従来のＩＣ試験装
置は、測定対象デバイス（ＤＵＴ）４を試験するため
に、テストパターン発生部１、タイミング発生器３及び
論理比較回路２を基本構成として備えている。
【０００４】テストパターン発生部１は、ＤＵＴ４へ入
力されるドライブパターン（入力信号データ群）Ｓ１
と、そのドライブパターンＳ１が入力されたＤＵＴ４が
所定の機能通りに動作した場合に出力されるべきデータ
としての期待値パターン（出力信号データ群）Ｓ２とを
それぞれ発生する。また、論理比較回路２は、ドライブ
パターンＳ１が入力されたＩＣの出力データＳ４と、期
待値パターンＳ２とを比較して、ＩＣの良否を判定す
る。
力されるドライブパターン（入力信号データ群）Ｓ１
と、そのドライブパターンＳ１が入力されたＤＵＴ４が
所定の機能通りに動作した場合に出力されるべきデータ
としての期待値パターン（出力信号データ群）Ｓ２とを
それぞれ発生する。また、論理比較回路２は、ドライブ
パターンＳ１が入力されたＩＣの出力データＳ４と、期
待値パターンＳ２とを比較して、ＩＣの良否を判定す
る。
【０００５】比較にあたっては、ドライブパターンＳ１
中の同一信号にそれぞれ対応する出力値と期待値とを比
較しなければならない。一方、ドライブパターンＳ１の
信号がＩＣに入力されてから、その信号に対応する出力
データＳ４が出力されるまでにはタイムラグがある。そ
こで、タイミング発生器３によって期待値パターンＳ２
からストローブ信号Ｓ３を発生させ、そのストローブ信
号Ｓ３によって規定されるタイミングで、論理比較回路
２が出力データＳ４と期待値パターンＳ２とを比較して
いる。
中の同一信号にそれぞれ対応する出力値と期待値とを比
較しなければならない。一方、ドライブパターンＳ１の
信号がＩＣに入力されてから、その信号に対応する出力
データＳ４が出力されるまでにはタイムラグがある。そ
こで、タイミング発生器３によって期待値パターンＳ２
からストローブ信号Ｓ３を発生させ、そのストローブ信
号Ｓ３によって規定されるタイミングで、論理比較回路
２が出力データＳ４と期待値パターンＳ２とを比較して
いる。
【０００６】
【発明が解決しようとする課題】ところで、被測定デバ
イスであるＩＣの出力データが、サイクルずれを起こす
ことがある。その場合、ドライブパターン中の同一信号
に対応する出力値と期待値とが、それぞれ論理比較回路
へ入力するサイクルがずれてしまう。その結果、ストロ
ーブで規定されたタイミングで比較をしても、正しい比
較を行うことが困難となる。このため、従来は、出力デ
ータのサイクルずれに合わせて、期待値パターンを書き
替えなければならなかった。
イスであるＩＣの出力データが、サイクルずれを起こす
ことがある。その場合、ドライブパターン中の同一信号
に対応する出力値と期待値とが、それぞれ論理比較回路
へ入力するサイクルがずれてしまう。その結果、ストロ
ーブで規定されたタイミングで比較をしても、正しい比
較を行うことが困難となる。このため、従来は、出力デ
ータのサイクルずれに合わせて、期待値パターンを書き
替えなければならなかった。
【０００７】なお、特開平９−５３９４号公報に記載の
ＩＣテストシステムの比較回路においては、比較回路に
入力される期待値信号のみを、期待値サイクルシフト回
路によりサイクルシフトさせているが、ストローブ側の
信号についてはサイクルシフトさせておらず、改善の余
地がある。
ＩＣテストシステムの比較回路においては、比較回路に
入力される期待値信号のみを、期待値サイクルシフト回
路によりサイクルシフトさせているが、ストローブ側の
信号についてはサイクルシフトさせておらず、改善の余
地がある。
【０００８】本発明は、上記の問題を解決すべくなされ
たものであり、被測定デバイスの出力データにサイクル
ずれが生じた場合においても、テストパターンを書き替
えることなく容易に対応することができるＩＣ試験装置
の提供を目的とする。
たものであり、被測定デバイスの出力データにサイクル
ずれが生じた場合においても、テストパターンを書き替
えることなく容易に対応することができるＩＣ試験装置
の提供を目的とする。
【０００９】
【課題を解決するための手段】この目的の達成を図るた
め、本発明の請求項１に係るＩＣ試験装置によれば、ド
ライブパターン及び期待値パターンを発生するテストパ
ターン発生部と、期待値パターンが入力され、ストロー
ブ信号を出力するタイミング発生器と、ドライブパター
ンが入力されたＩＣの出力データと期待値パターンと
を、ストローブ信号によって規定されるタイミングで比
較し、ＩＣの良否を判定する論理比較回路とを備えたＩ
Ｃ試験装置であって、タイミング発生器及び論理比較回
路へ入力される期待値パターンを、同一サイクル数ずつ
シフトさせるサイクルシフト部を設けた構成としてあ
る。
め、本発明の請求項１に係るＩＣ試験装置によれば、ド
ライブパターン及び期待値パターンを発生するテストパ
ターン発生部と、期待値パターンが入力され、ストロー
ブ信号を出力するタイミング発生器と、ドライブパター
ンが入力されたＩＣの出力データと期待値パターンと
を、ストローブ信号によって規定されるタイミングで比
較し、ＩＣの良否を判定する論理比較回路とを備えたＩ
Ｃ試験装置であって、タイミング発生器及び論理比較回
路へ入力される期待値パターンを、同一サイクル数ずつ
シフトさせるサイクルシフト部を設けた構成としてあ
る。
【００１０】このように、本発明のＩＣ試験装置によれ
ば、サイクルシフト部を設けている。このため、被測定
デバイスであるＩＣの出力データがサイクルずれを起こ
した場合に、そのサイクルずれに合わせて、期待値パタ
ーンをサイクルシフトさせることができる。その結果、
テストパターンを書き替えることなく、サイクルずれに
容易に対応することができる。
ば、サイクルシフト部を設けている。このため、被測定
デバイスであるＩＣの出力データがサイクルずれを起こ
した場合に、そのサイクルずれに合わせて、期待値パタ
ーンをサイクルシフトさせることができる。その結果、
テストパターンを書き替えることなく、サイクルずれに
容易に対応することができる。
【００１１】特に、論理比較回路へ入力される期待値パ
ターンだけでなく、タイミング発生器へ入力される期待
値パターンも、同一サイクル数だけシフトさせることに
より、ストローブ信号も同一サイクル数だけシフトさせ
ることができる。その結果、サイクルシフトした場合に
おいても、正確なタイミングで出力データと期待値デー
タとを比較することができる。
ターンだけでなく、タイミング発生器へ入力される期待
値パターンも、同一サイクル数だけシフトさせることに
より、ストローブ信号も同一サイクル数だけシフトさせ
ることができる。その結果、サイクルシフトした場合に
おいても、正確なタイミングで出力データと期待値デー
タとを比較することができる。
【００１２】また、請求項２記載の発明によれば、サイ
クルシフト部が、複数段のフリップフロップと、フリッ
プフロップを経由しない期待値パターン、又は、いずれ
かのフリップフロップの出力を選択的に出力するマルチ
プレクサとにより構成してある。このような構成とすれ
ば、簡単な構成で、期待値パターンを所望のサイクルだ
けシフトさせることができる。
クルシフト部が、複数段のフリップフロップと、フリッ
プフロップを経由しない期待値パターン、又は、いずれ
かのフリップフロップの出力を選択的に出力するマルチ
プレクサとにより構成してある。このような構成とすれ
ば、簡単な構成で、期待値パターンを所望のサイクルだ
けシフトさせることができる。
【００１３】なお、論理比較回路へ入力する期待値パタ
ーンと、タイミング発生器に入力する期待値パターンと
を、個別のサイクルシフト部でそれぞれシフトさせる場
合には、各サイクルシフト部で、同一段数のフリップフ
リップからの出力をマルチプレクサで選択するとよい。
ーンと、タイミング発生器に入力する期待値パターンと
を、個別のサイクルシフト部でそれぞれシフトさせる場
合には、各サイクルシフト部で、同一段数のフリップフ
リップからの出力をマルチプレクサで選択するとよい。
【００１４】ところで、期待値パターンをサイクルシフ
トさせた場合に、サイクルシフト部から出力される最初
のシフトサイクル数分の期待値パターンは、テストパタ
ーン発生部から入力された期待値パターンではない。例
えば、最初の数サイクル数分として、前回のＩＣ試験時
に使用した残存パターンの最後部分が最初に出力される
ことがある。その結果、論理比較回路において、期待値
パターンと出力データとの正確な比較を行うことが困難
となる。
トさせた場合に、サイクルシフト部から出力される最初
のシフトサイクル数分の期待値パターンは、テストパタ
ーン発生部から入力された期待値パターンではない。例
えば、最初の数サイクル数分として、前回のＩＣ試験時
に使用した残存パターンの最後部分が最初に出力される
ことがある。その結果、論理比較回路において、期待値
パターンと出力データとの正確な比較を行うことが困難
となる。
【００１５】そこで、請求項３記載の発明によれば、サ
イクルシフト部が、期待値パターンをサイクルシフトす
る際に、シフトしたサイクル数分の最初の出力をリセッ
トする構成としてある。このように最初の出力をリセッ
トすれば、最初のシフトサイクル数分の期待値パターン
は、無効パターンとなる。その結果、論理比較回路にお
いて、この最初の出力が比較対象とされなくなる。この
ため、本来の基体値パターンと出力データとの正確な比
較を行うことができる。
イクルシフト部が、期待値パターンをサイクルシフトす
る際に、シフトしたサイクル数分の最初の出力をリセッ
トする構成としてある。このように最初の出力をリセッ
トすれば、最初のシフトサイクル数分の期待値パターン
は、無効パターンとなる。その結果、論理比較回路にお
いて、この最初の出力が比較対象とされなくなる。この
ため、本来の基体値パターンと出力データとの正確な比
較を行うことができる。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。 ［第一実施形態］まず、第一実施形態として、図１を参
照して、本発明のＩＣ試験装置の基本構成例について説
明する。第一実施形態のＩＣ試験装置は、測定対象デバ
イス（ＤＵＴ）としてのＩＣ４を試験するために、テス
トパターン発生部１、タイミング発生器３及び論理比較
回路２に加えて、サイクルシフト部５を設けている。
て、図面を参照して説明する。 ［第一実施形態］まず、第一実施形態として、図１を参
照して、本発明のＩＣ試験装置の基本構成例について説
明する。第一実施形態のＩＣ試験装置は、測定対象デバ
イス（ＤＵＴ）としてのＩＣ４を試験するために、テス
トパターン発生部１、タイミング発生器３及び論理比較
回路２に加えて、サイクルシフト部５を設けている。
【００１７】テストパターン発生部１は、ドライブパタ
ーンＳ１と期待値パターンＳ２とをそれぞれ発生する。
また、期待値パターンＳ２が入力されるタイミング発生
器３は、ストローブ信号Ｓ３を出力する。そして、論理
比較回路２では、ドライブパターンＳ１が入力されたＩ
Ｃ４の出力データＳ４と期待値パターンＳ２とを、スト
ローブ信号Ｓ３によって規定されるタイミングで比較
し、ＩＣ４の良否を判定する。
ーンＳ１と期待値パターンＳ２とをそれぞれ発生する。
また、期待値パターンＳ２が入力されるタイミング発生
器３は、ストローブ信号Ｓ３を出力する。そして、論理
比較回路２では、ドライブパターンＳ１が入力されたＩ
Ｃ４の出力データＳ４と期待値パターンＳ２とを、スト
ローブ信号Ｓ３によって規定されるタイミングで比較
し、ＩＣ４の良否を判定する。
【００１８】さらに、図１に示すように、本実施形態で
は、タイミング発生器１から、論理比較回路２とタイミ
ング発生器３への信号経路上に、それぞれサイクルシフ
ト部５を設けている。ここで、図２に、各サイクルシフ
ト部５の構成を示す。なお、各サイクルシフト部５の回
路構成は同一である。
は、タイミング発生器１から、論理比較回路２とタイミ
ング発生器３への信号経路上に、それぞれサイクルシフ
ト部５を設けている。ここで、図２に、各サイクルシフ
ト部５の構成を示す。なお、各サイクルシフト部５の回
路構成は同一である。
【００１９】図２に示すように、サイクルシフト部５
が、複数段のフリップフロップ５１とマルチプレクサ５
２とにより構成されている。そして、マルチプレクサ５
２によって、フリップフロップ５１を経由しない期待値
パターン、又は、いずれかのフリップフロップ５１の出
力を選択的に出力する。
が、複数段のフリップフロップ５１とマルチプレクサ５
２とにより構成されている。そして、マルチプレクサ５
２によって、フリップフロップ５１を経由しない期待値
パターン、又は、いずれかのフリップフロップ５１の出
力を選択的に出力する。
【００２０】そして、各サイクルシフト部５では、タイ
ミング発生器３へ入力される期待値パターンＳ２と、論
理比較回路２へ入力される期待値パターンＳ２とを、Ｉ
Ｃ４の出力データＳ４のサイクルずれに合わせて、互い
に同一サイクル数ずつシフトさせる。すなわち、各サイ
クルシフト部５において、同一段数のフリップフリップ
５１からの出力をマルチプレクサ５２で選択するように
する。
ミング発生器３へ入力される期待値パターンＳ２と、論
理比較回路２へ入力される期待値パターンＳ２とを、Ｉ
Ｃ４の出力データＳ４のサイクルずれに合わせて、互い
に同一サイクル数ずつシフトさせる。すなわち、各サイ
クルシフト部５において、同一段数のフリップフリップ
５１からの出力をマルチプレクサ５２で選択するように
する。
【００２１】このようにすれば、論理比較回路２へ入力
される期待値パターンＳ２だけでなく、タイミング発生
器３へ入力される期待値パターンＳ２も、同一サイクル
数だけシフトさせることができる。このため、ストロー
ブ信号Ｓ３も同一サイクル数だけシフトさせることがで
きる。その結果、期待値パターンＳ２をサイクルシフト
させた場合においても、正確なタイミングで出力データ
と期待値データとを比較することができる。その結果、
テストパターンを書き替えることなく、サイクルずれに
容易に対応することができる。
される期待値パターンＳ２だけでなく、タイミング発生
器３へ入力される期待値パターンＳ２も、同一サイクル
数だけシフトさせることができる。このため、ストロー
ブ信号Ｓ３も同一サイクル数だけシフトさせることがで
きる。その結果、期待値パターンＳ２をサイクルシフト
させた場合においても、正確なタイミングで出力データ
と期待値データとを比較することができる。その結果、
テストパターンを書き替えることなく、サイクルずれに
容易に対応することができる。
【００２２】さらに、本実施形態では、期待値パターン
Ｓ２をサイクルシフトさせた場合に、各サイクルシフト
部５において、シフトしたサイクル数分の最初の出力を
リセットする。具体的には、各サイクルシフト部５にお
いて、シフトサイクル数分、各フリップフロップ５をそ
れぞれリセットする。このように最初の出力をリセット
すれば、最初のシフトサイクル数分の期待値パターンは
無効パターンとなり、論理比較回路２において比較対象
とされなくなる。その結果、サイクルシフトした場合に
おいても、正確に比較を行うことができる。
Ｓ２をサイクルシフトさせた場合に、各サイクルシフト
部５において、シフトしたサイクル数分の最初の出力を
リセットする。具体的には、各サイクルシフト部５にお
いて、シフトサイクル数分、各フリップフロップ５をそ
れぞれリセットする。このように最初の出力をリセット
すれば、最初のシフトサイクル数分の期待値パターンは
無効パターンとなり、論理比較回路２において比較対象
とされなくなる。その結果、サイクルシフトした場合に
おいても、正確に比較を行うことができる。
【００２３】［第二実施形態］次に、第二実施形態とし
て、図３を参照して、本発明のＩＣ試験装置の具体的構
成例について説明する。なお、図３では、図１に示した
ＤＵＴ４と、ドライブパターンＳ１及び出力データＳ４
の信号経路との図示を省略する。
て、図３を参照して、本発明のＩＣ試験装置の具体的構
成例について説明する。なお、図３では、図１に示した
ＤＵＴ４と、ドライブパターンＳ１及び出力データＳ４
の信号経路との図示を省略する。
【００２４】第二実施形態においては、テストパターン
発生部１は、「ＥｘｐＨ」と「ＥｘｐＬ」とにより構成
されている。「ＥｘｐＨ」からは、期待値パターンＥｘ
ｐＨが出力され、「ＥｘｐＬ」からは期待値パターンＥ
ｘｐＬが出力される。また、ＥｘｐＨからは、インバー
タを介して期待値パターンＯｐｅｎＨが生成され、Ｅｘ
ｐＬからは、インバータを介して期待値パターンＯｐｅ
ｎＬが生成される。
発生部１は、「ＥｘｐＨ」と「ＥｘｐＬ」とにより構成
されている。「ＥｘｐＨ」からは、期待値パターンＥｘ
ｐＨが出力され、「ＥｘｐＬ」からは期待値パターンＥ
ｘｐＬが出力される。また、ＥｘｐＨからは、インバー
タを介して期待値パターンＯｐｅｎＨが生成され、Ｅｘ
ｐＬからは、インバータを介して期待値パターンＯｐｅ
ｎＬが生成される。
【００２５】そして、各期待値パターンＥｘｐＨ、Ｅｘ
ｐＬ、ＯｐｅｎＨ及びＯｐｅｎＬは、それぞれサイクル
シフト部５を介して、論理比較回路２へ入力される。各
サイクルシフト部５の構成は、図２に示した第一実施形
態におけるサイクルシフト部５の構成と同一である。
ｐＬ、ＯｐｅｎＨ及びＯｐｅｎＬは、それぞれサイクル
シフト部５を介して、論理比較回路２へ入力される。各
サイクルシフト部５の構成は、図２に示した第一実施形
態におけるサイクルシフト部５の構成と同一である。
【００２６】さらに、図１に示すように、期待値パター
ンＯｐｅｎＨ及びＯｐｅｎＬは、サイクルシフト部５を
介して、タイミング発生器３へ入力される。各タイミン
グ発生器３では、期待値パターンを遅延信号（ＲＡＴ
Ｅ）によって遅延させ、さらに、基準クロック信号（Ｃ
ＬＫ）に同期させ、ストローブ信号Ｓ３として出力す
る。ストローブ信号Ｓ３は、論理比較回路２へ入力す
る。
ンＯｐｅｎＨ及びＯｐｅｎＬは、サイクルシフト部５を
介して、タイミング発生器３へ入力される。各タイミン
グ発生器３では、期待値パターンを遅延信号（ＲＡＴ
Ｅ）によって遅延させ、さらに、基準クロック信号（Ｃ
ＬＫ）に同期させ、ストローブ信号Ｓ３として出力す
る。ストローブ信号Ｓ３は、論理比較回路２へ入力す
る。
【００２７】第二実施形態においても、第一実施形態と
同様に、各サイクルシフト部５において、期待値パター
ンをＤＵＴの出力データのサイクルずれに合わせて、互
いに同一サイクル数ずつシフトさせる。これにより、ス
トローブ信号Ｓ３も期待値信号Ｓ２と同一サイクル数だ
けシフトさせることができる。その結果、テストパター
ンを書き替えることなく、サイクルずれに容易に対応す
ることができる。
同様に、各サイクルシフト部５において、期待値パター
ンをＤＵＴの出力データのサイクルずれに合わせて、互
いに同一サイクル数ずつシフトさせる。これにより、ス
トローブ信号Ｓ３も期待値信号Ｓ２と同一サイクル数だ
けシフトさせることができる。その結果、テストパター
ンを書き替えることなく、サイクルずれに容易に対応す
ることができる。
【００２８】［第三実施形態］次に、図４を参照して、
本発明の第三実施形態について説明する。なお、第三実
施形態におけるＩＣ試験装置の構成は、サイクルシフト
部５の配置以外は、図１に示した第一実施形態における
ＩＣ試験装置の構成を同一であるので、その詳細な説明
を省略する。
本発明の第三実施形態について説明する。なお、第三実
施形態におけるＩＣ試験装置の構成は、サイクルシフト
部５の配置以外は、図１に示した第一実施形態における
ＩＣ試験装置の構成を同一であるので、その詳細な説明
を省略する。
【００２９】図４に示すように、第三実施形態のＩＣ試
験装置においは、単一のサイクルシフト部５が設けられ
ている。そして、この単一のサイクルシフト部５から出
力された期待値データＳ２が、それぞれ論理比較回路２
及びタイミング発生器３へ入力されている。
験装置においは、単一のサイクルシフト部５が設けられ
ている。そして、この単一のサイクルシフト部５から出
力された期待値データＳ２が、それぞれ論理比較回路２
及びタイミング発生器３へ入力されている。
【００３０】このように、単一のサイクルシフト部５に
よって期待値パターンＳ２をサイクルシフトさせれば、
タイミング発生器３及び論理比較回路２へ入力される期
待値パターンＳ２を、確実に同一サイクル数ずつシフト
させることができる。また、サイクルシフト部５を単一
としたので、装置構成を簡単にすることができる。
よって期待値パターンＳ２をサイクルシフトさせれば、
タイミング発生器３及び論理比較回路２へ入力される期
待値パターンＳ２を、確実に同一サイクル数ずつシフト
させることができる。また、サイクルシフト部５を単一
としたので、装置構成を簡単にすることができる。
【００３１】上述した実施の形態においては、本発明を
特定の条件で構成した例について説明したが、本発明
は、種々の変更を行うことができる。例えば、上述した
実施の形態においては、サイクルシフトに三段のフリッ
プフロップを設けた例について説明したが、本発明で
は、フリップフロップの段数、すなわち、シフトと可能
な最大サイクル数はこれに限定されない。
特定の条件で構成した例について説明したが、本発明
は、種々の変更を行うことができる。例えば、上述した
実施の形態においては、サイクルシフトに三段のフリッ
プフロップを設けた例について説明したが、本発明で
は、フリップフロップの段数、すなわち、シフトと可能
な最大サイクル数はこれに限定されない。
【００３２】また、サイクルシフト部の構成は、フリッ
プフロップとマルチプレクサに限定されず、例えば、フ
リップフロップの代わりに、直列入力並列出力型シフト
レジスタを用いてもよい。
プフロップとマルチプレクサに限定されず、例えば、フ
リップフロップの代わりに、直列入力並列出力型シフト
レジスタを用いてもよい。
【００３３】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、サイクルシフト部を設けている。このため、被
測定デバイスであるＩＣの出力データがサイクルずれを
起こした場合に、そのサイクルずれに合わせて、期待値
パターンをサイクルシフトさせることができる。その結
果、テストパターンを書き替えることなく、サイクルず
れに容易に対応することができる。
よれば、サイクルシフト部を設けている。このため、被
測定デバイスであるＩＣの出力データがサイクルずれを
起こした場合に、そのサイクルずれに合わせて、期待値
パターンをサイクルシフトさせることができる。その結
果、テストパターンを書き替えることなく、サイクルず
れに容易に対応することができる。
【００３４】特に、論理比較回路へ入力される期待値パ
ターンだけでなく、タイミング発生器へ入力される期待
値パターンも、同一サイクル数だけシフトさせることに
より、ストローブ信号も同一サイクル数だけシフトさせ
ることができる。その結果、サイクルシフトした場合に
おいても、正確なタイミングで出力データと期待値デー
タとを比較することができる。
ターンだけでなく、タイミング発生器へ入力される期待
値パターンも、同一サイクル数だけシフトさせることに
より、ストローブ信号も同一サイクル数だけシフトさせ
ることができる。その結果、サイクルシフトした場合に
おいても、正確なタイミングで出力データと期待値デー
タとを比較することができる。
【図１】第一実施形態のＩＣ試験装置の基本構成を説明
するためのブロック図である。
するためのブロック図である。
【図２】サイクルシフト部の構成を説明するためのブロ
ック図である。
ック図である。
【図３】第二実施形態のＩＣ試験装置の要部構成を説明
するための回路図である。
するための回路図である。
【図４】第三実施形態のＩＣ試験装置の基本構成を説明
するためのブロック図である。
するためのブロック図である。
【図５】従来のＩＣ試験装置の構成を説明するためのブ
ロック図である。
ロック図である。
１ テストパターン発生部 ２ 論理比較回路 ３ タイミング発生器 ４ ＤＵＴ ５ サイクルシフト部 ５１ フリップフロップ ５２ マルチプレクサ
Claims (3)
- 【請求項１】 ドライブパターン及び期待値パターンを
発生するテストパターン発生部と、 前記期待値パターンが入力され、ストローブ信号を出力
するタイミング発生器と、 前記ドライブパターンが入力されたＩＣの出力データと
前記期待値パターンとを、前記ストローブ信号によって
規定されるタイミングで比較し、前記ＩＣの良否を判定
する論理比較回路とを備えたＩＣ試験装置であって、 前記タイミング発生器及び論理比較回路へ入力される前
記期待値パターンを、同一サイクル数ずつシフトさせる
サイクルシフト部を設けてあることを特徴とするＩＣ試
験装置。 - 【請求項２】 前記サイクルシフト部が、 複数段のフリップフロップと、 前記フリップフロップを経由しない期待値パターン、又
は、いずれかの前記フリップフロップの出力を選択的に
出力するマルチプレクサとにより構成してあることを特
徴とする請求項１記載のＩＣ試験装置。 - 【請求項３】 前記サイクルシフト部が、前記期待値パ
ターンをサイクルシフトする際に、シフトしたサイクル
数分の最初の出力をリセットすることを特徴とする請求
項１又は２記載のＩＣ試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000306789A JP4526176B2 (ja) | 2000-10-05 | 2000-10-05 | Ｉｃ試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000306789A JP4526176B2 (ja) | 2000-10-05 | 2000-10-05 | Ｉｃ試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002116241A true JP2002116241A (ja) | 2002-04-19 |
| JP4526176B2 JP4526176B2 (ja) | 2010-08-18 |
Family
ID=18787413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000306789A Expired - Fee Related JP4526176B2 (ja) | 2000-10-05 | 2000-10-05 | Ｉｃ試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4526176B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007017257A (ja) * | 2005-07-07 | 2007-01-25 | Advantest Corp | 半導体試験装置 |
| JP2008039779A (ja) * | 2006-08-01 | 2008-02-21 | Unitest Inc | 半導体素子のテスト装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999040450A1 (fr) * | 1998-02-09 | 1999-08-12 | Advantest Corporation | Appareil pour l'essai de dispositif a semi-conducteur |
| JP2000105272A (ja) * | 1998-09-29 | 2000-04-11 | Advantest Corp | Ｉｃ試験装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3294284B2 (ja) * | 1991-01-23 | 2002-06-24 | 株式会社日立製作所 | 半導体集積回路のテスト方法 |
| JPH07198804A (ja) * | 1993-12-29 | 1995-08-01 | Ando Electric Co Ltd | 集積回路試験装置 |
-
2000
- 2000-10-05 JP JP2000306789A patent/JP4526176B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999040450A1 (fr) * | 1998-02-09 | 1999-08-12 | Advantest Corporation | Appareil pour l'essai de dispositif a semi-conducteur |
| JP2000105272A (ja) * | 1998-09-29 | 2000-04-11 | Advantest Corp | Ｉｃ試験装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007017257A (ja) * | 2005-07-07 | 2007-01-25 | Advantest Corp | 半導体試験装置 |
| JP4536610B2 (ja) * | 2005-07-07 | 2010-09-01 | 株式会社アドバンテスト | 半導体試験装置 |
| JP2008039779A (ja) * | 2006-08-01 | 2008-02-21 | Unitest Inc | 半導体素子のテスト装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4526176B2 (ja) | 2010-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7203913B2 (en) | Semiconductor integrated circuit device, method of testing the same, database for design of the same and method of designing the same | |
| JP2553292B2 (ja) | 論理回路テスト装置及び方法 | |
| JP4966974B2 (ja) | Ｉｃテスト方法及びその装置 | |
| EP0834081A4 (en) | METHOD AND APPARATUS FOR TESTING A MEGACELL IN A SPECIFIC INTEGRATED CIRCUIT (ASIC) USING JTAG CIRCUITS | |
| JPH05281308A (ja) | 論理集積回路 | |
| JP2001141784A (ja) | 半導体素子テスト回路 | |
| US11493553B2 (en) | Extended JTAG controller and method for functional reset using the extended JTAG controller | |
| JP2002116241A (ja) | Ｉｃ試験装置 | |
| JP2003121497A (ja) | 論理回路テスト用スキャンパス回路及びこれを備えた集積回路装置 | |
| JP3453460B2 (ja) | 半導体集積回路 | |
| EP3367114A1 (en) | Extended jtag controller and method for functional reset using the extended jtag controller | |
| JPH112664A (ja) | バウンダリスキャンレジスタ | |
| JP2013088400A (ja) | 半導体集積回路の検査方法および半導体集積回路 | |
| JP2003057309A (ja) | 半導体集積回路装置 | |
| JP4644966B2 (ja) | 半導体試験方法 | |
| JP2001228213A (ja) | 半導体集積回路装置及びクロックスキューの検証方法 | |
| JP2000338188A (ja) | 半導体集積回路の試験回路 | |
| JP2024138860A (ja) | 半導体集積回路及び半導体集積回路のテスト方法 | |
| JPH11101852A (ja) | 可変遅延素子試験回路 | |
| JPH10307167A (ja) | 論理集積回路のテスト装置 | |
| JP2002189060A (ja) | 半導体集積回路装置およびその検査方法 | |
| JPH10339762A (ja) | ディジタル論理回路のテスト回路 | |
| JPH10213630A (ja) | 集積回路装置 | |
| JP2001141794A (ja) | 半導体集積回路 | |
| JPH08226956A (ja) | テスト容易化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070827 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100601 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130611 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |