JP4644188B2 - スキュー調整方法、スキュー調整装置および試験装置 - Google Patents
スキュー調整方法、スキュー調整装置および試験装置 Download PDFInfo
- Publication number
- JP4644188B2 JP4644188B2 JP2006510255A JP2006510255A JP4644188B2 JP 4644188 B2 JP4644188 B2 JP 4644188B2 JP 2006510255 A JP2006510255 A JP 2006510255A JP 2006510255 A JP2006510255 A JP 2006510255A JP 4644188 B2 JP4644188 B2 JP 4644188B2
- Authority
- JP
- Japan
- Prior art keywords
- positive
- differential
- negative
- differential signal
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31703—Comparison aspects, e.g. signature analysis, comparators
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
- G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
- G01R31/31937—Timing aspects, e.g. measuring propagation delay
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Description
また、本出願は、下記の日本出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
1.特願2004−043053 出願日 2004年02月19日
図11乃至図13を用いてその様子を説明する。図11において10は被試験半導体デバイス、20は差動コンパレータ、30はこれら被試験半導体デバイス10と差動コンパレータ20との間を電気的に接続するテストフィクスチャー(接続冶具)を示す。図11に示す例では被試験半導体デバイス10が一対の差動信号を出力している状況を示すが、現実には多数対の差動信号を出力し、各対の差動信号はそれぞれテストフィクスチャー30を通じて例えばピンエレクトロニクス40に設けた差動コンパレータ20に印加される。
テストフィクスチャー30ではポジとネガの差動信号POSとNEGがシングル伝送線路31と32を通じてピンエレクトロニクス40に伝送され、ピンエレクトロニクス40に設けられた差動コンパレータ20で差動信号の理論値が正常なL論理レベルを持っているか、或は正常なH論理レベルを持っているか否かを判定する。
差動コンパレータ20に入力されるポジ信号POSとネガ信号NEGとが同一の位相に揃えられている場合は加算回路22から出力される加算信号の波形は図13Aに示すように例えばL論理からH論理に反転する過程の電位変化は直線状に変化する.また特に図示しないが、H論理からL論理に立下る場合も、その電位変化は直線状に変化する。
なお、現時点で先行技術文献の存在を認識していないので、先行技術文献に関する記載を省略する。
この調整方法によればテストフィクスチャー30内の接続変更(被試験半導体デバイス10の品種の変更等に伴なってテストフィクスチャー30内の配線はその都度変更される)等により位相差が変更された場合でも、その都度最適状態にスキュー調整を行なうことができる。然しながら、このような部品TBは高価であり、体積も大きいため、多数のトロンボーンTBを収納するには大容量の容積が必要となる。然も機械的な動作であるから、素早い調整もできない欠点がある。
しかし、仮に差動線路33でフィクスチャー30を作った場合、被試験半導体デバイス10が出力した差動信号に含まれている位相差や、非対称性があった場合には伝送線路の途中でそれが平均化されてしまい、被試験半導体デバイスの真の波形が差動コンパレータ20側で測定できない欠点が生じる。つまり、波形の非対称性が伝送線路の途中で平均化されるということは差動線路33の特徴ではあるが、測定という立場では、被試験半導体デバイスが出力する非対称性は非対称として観測できた方が良い。
この発明の目的はテストフィクスチャー内の配線長の違いによって発生するスキューを簡単に調整することができるスキュー調整方法及びこのスキュー調整方法を用いたスキュー調整装置を提案するものである。この目的は請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
20 差動コンパレータ
200 差動コンパレータ群
21a〜b 入力端子
22 加算回路
23a〜b 電圧比較器
24a〜b フリップフロップ
25 波形観測用端子
30 テストフィクスチャー
41 遅延線路
42 遅延線路
43 選択部
J1 印加点
J2 非印加点
J3 印加点
J4 非印加点
41−1〜N 昇順分岐点
42−1〜N 降順分岐点
100 セレクタ
110 選択制御部
205 調整用信号出力部
210 調整用信号発生部
220 正側可変遅延回路
230 負側可変遅延回路
240 正側ドライバ
250 負側ドライバ
260 遅延量調整部
510 試験装置
520 試験制御部
530 パターン発生器
540 波形成形器
550 信号入出力部
560 スキュー調整部
570 判定部
本実施形態に係るスキュー調整装置は、ピンエレクトロニクス40に搭載され、被試験半導体デバイス10等の外部の装置からシングル伝送線路31およびシングル伝送線路32等の外部の伝送線路を介して入力される差動信号における正側差動信号(ポジ側の差動信号)および負側差動信号(ネガ側の差動信号)の間のスキューを調整する。本実施形態に係るスキュー調整装置は、2本の遅延線路41および42と、複数の差動コンパレータ20と、選択部43とを備える。
また、遅延線路42上には、遅延線路42の非印加点J4側から所定の距離毎に、負側差動信号の入力端からの遅延時間が漸次降順に変化する差動信号を取り出すことができる負側分岐点である降順分岐点42−1,42−2,…42−C…42−Nが設けられる。このようにして、これらの複数の降順分岐点42−1〜Nは、遅延線路42上に所定の間隔で設けられる。
すなわち、本実施形態においては、遅延線路41の入力端からの配線長が小さい順に配列された複数の昇順分岐点41−1〜Nのそれぞれと、遅延線路42の入力端からの配線長が大きい順に配列された複数の降順分岐点42−1〜Nのそれぞれとは、配列順に1対1に対応付けられている。そして、複数の差動コンパレータ20のそれぞれは、いずれかの昇順分岐点41−kと当該昇順分岐点41−kに対応する降順分岐点42−kから正側差動信号および負側差動信号を取り込むように接続される。
このように接続することにより、印加点J1側から見ると、遅延線路41では所定の距離毎に遅延時間が漸次大きくなる。つまり遅延時間が昇順に変化する差動信号を得ることができる昇順分岐点41−1,41−2,…41−C…41−Nを設定することができる。
ここでは特に遅延線路41と42の中央に設けた分岐点41−Cと42−Cを、中央分岐点と称することにする。
遅延線路41と42に設けた分岐点の各遅延時間の関係を図2に示す。曲線PS1は遅延線路41に設けた昇順分岐点41−1,41−2,…41−C…41−Nでえられる差動信号の遅延時間を示す。また曲線PS2は遅延線路42に設けた降順分岐点42−1,42−2,…42−C…42−Nで得られる差動信号の遅延時間を示す。図2から明らかなように、中央分岐点41−C及び42−Cでは双方共に同じ遅延時間を持ち、この中央分岐点41−C及び42−Cを境に遅延線路41と42との間で位相の進みと遅れの関係が逆転する。
一方、遅延線路41に印加される差動信号、つまり図1に示す例ではポジ信号POSがネガ信号NEGより遅れ位相を持つ場合には、中央分岐点41−C,42−Cより印加点J1側に寄った位置の分岐点から差動信号を取り出せばポジ信号POSの位相は進み位相側に修正され、更に,ネガ信号NEGは遅れ位相側に修正される。分岐点の位置を適宣に選択すれば適正な位相のポジ信号POSとネガ信号NEGとの関係に修正することができる。
上記のように、本実施形態に係るスキュー調整装置によれば、遅延線路41と42から差動信号を取り出すための分岐点を選択するだけで、ポジ信号POSとネガ信号NEGの位相関係が進み、遅れの何れの状況にあっても正しい状態にスキュー調整を行うことができる。したがって、測定対象が出力する差動信号を正側および負側で位相をずらしてしまうことなく差動コンパレータ20に取り込むことができ、外部の装置が出力する差動信号を適切に試験する試験装置を提供することができる。
この図4に示す実施例でも中央分岐点41−C,42−Cを中心にその前後で取り出される差動信号の位相は進みと遅れの関係が逆転し、差動信号の一方と他方の何れが進み位相で何れが遅れ位相であっても、正しい位相関係にスキュー調整を行なうことができる。
その他の構成は図4を用いて説明した実施例1と同じであるからこれ以上の詳細説明は省略する。
この場合も、中央分岐点41−C,42−Cでは同一の遅延時間が与えられた差動信号を得ることができ、この中央分岐点を境に差動信号に与える遅延時間の関係を逆転させることができ、ポジ信号とネガ信号の何れが進み位相でも、遅れ位相でも正しくスキュー調整を行うことができる。
図7に示す構成でも分岐点の数及び分岐点の数に対応した数の差動コンパレータを用意すれば分解能よくスキュー調整を行うことができる。
図8は、一例として図4に示したスキュー調整装置を調整するための構成を示す。図8において、図4と同一の符号を付した部材は、図4と同様の機能および構成をとるので、以下相違点を除き説明を省略する。
そして、当該差動コンパレータ20が取り込んだ信号を選択するようにセレクタ100を設定する。
図9は、一例として図4に示したスキュー調整装置を調整するための構成を示す。図9において、図4と同一の符号を付した部材は、図4と同様の機能および構成をとるので、以下相違点を除き説明を省略する。
図10は、本実施例に係る試験装置510の構成を示す。試験装置510は、被試験半導体デバイス10を試験するための試験パターンに基づく試験信号を被試験半導体デバイス10に入力し、試験信号に応じて被試験半導体デバイス10が出力する出力信号に基づいて被試験半導体デバイス10の良否を判定する。
つまり、テストフィクスチャー側からスキューの無い差動信号が2本の遅延線路に与えられた場合は、この2本の遅延線路の中央に設けた分岐点に得られる差動信号を利用すればスキューの無い差動信号を得る事ができる。
然も、差動信号のポジ側及びネガ側の何れでも差動的に遅延時間を調整することができるから、ポジ側及びネガ側の何れが進み位相であっても、また遅れ位相であっても必ず適正なスキュー調整結果を得る事ができる。
Claims (16)
- 外部の装置から前記外部の伝送線路を介して入力される差動信号における正側差動信号および負側差動信号の間のスキューを調整するスキュー調整装置であって、
入力端に入力された前記正側差動信号を伝播する正側伝送線路と、
入力端に入力された前記負側差動信号を伝播する負側伝送線路と、
前記正側伝送線路の入力端からの配線長と、前記負側伝送線路の入力端からの配線長との差が互いに異なるように前記正側伝送線路および前記負側伝送線路に接続され、前記正側差動信号および前記負側差動信号を取り込む複数の差動コンパレータと、
前記外部の装置における前記正側差動信号の出力端子から前記差動コンパレータまでの正側経路と、前記外部の装置における前記負側差動信号の出力端子から前記差動コンパレータまでの負側経路との間のスキューが最小となる前記差動コンパレータが取り込んだ信号を選択する選択部と
を備えるスキュー調整装置。 - 前記正側伝送線路上には、前記入力端からの配線長が異なる複数の正側分岐点が設けられ、
前記負側伝送線路上には、前記入力端からの配線長が異なる複数の負側分岐点が設けられ、
それぞれの前記差動コンパレータは、いずれかの前記正側分岐点と当該正側分岐点に対応する前記負側分岐点から前記正側差動信号および前記負側差動信号を取り込む
請求項1に記載のスキュー調整装置。 - 前記入力端からの配線長が小さい順に配列された前記複数の正側分岐点のそれぞれと、前記入力端からの配線長が大きい順に配列された前記複数の負側分岐点のそれぞれとは、配列順に1対1に対応付けられており、
複数の前記差動コンパレータのそれぞれは、対応する前記正側分岐点および前記負側分岐点に接続されており、
前記選択部は、前記複数の差動コンパレータのうち前記スキューが最小となる前記差動コンパレータを選択して、当該差動コンパレータにより前記差動信号を取得させる
請求項2に記載のスキュー調整装置。 - 前記複数の正側分岐点および前記複数の負側分岐点は、前記正側伝送線路および前記負側伝送線路上に所定の間隔で設けられる請求項2または3に記載のスキュー調整装置。
- 前記正側伝送線路および前記負側伝送線路は、前記正側差動信号および前記負側差動信号を反対方向に伝送するように互いに略平行に設けられ、
対応するそれぞれの前記正側分岐点および前記負側分岐点は、前記正側伝送線路および前記負側伝送線路の延伸方向における略同一の位置に設けられる
請求項2から4のいずれかに記載のスキュー調整装置。 - 前記選択部は、前記複数の差動コンパレータのそれぞれが取得した前記差動信号に基づいて、前記スキューが最小となる前記差動コンパレータを選択する請求項2から5のいずれかに記載のスキュー調整装置。
- 前記外部の装置が前記外部の伝送線路に接続されていない状態において、前記正側伝送線路の非入力端および前記負側伝送線路の非入力端に調整用差動信号を入力する調整用信号出力部を更に備え、
前記選択部は、前記外部の伝送線路における前記外部の装置が接続されるべき端部から反射された前記調整用差動信号に基づいて、前記スキューを最小とする前記正側分岐点および前記負側分岐点の組を選択する
請求項2から6のいずれかに記載のスキュー調整装置。 - 前記調整用信号出力部は、
調整用信号を発生する調整用信号発生部と、
前記調整用信号を所望の時間遅延させる正側可変遅延回路および負側可変遅延回路と、
正側可変遅延回路により遅延された前記調整用信号に基づく正側の前記調整用差動信号を出力する正側ドライバと、
負側可変遅延回路により遅延された前記調整用信号に基づく負側の前記調整用差動信号を出力する負側ドライバと、
前記調整用信号に基づく正側の前記調整用差動信号および負側の前記調整用差動信号を、前記正側ドライバからの配線長が前記負側ドライバからの配線長と略同一となる前記差動コンパレータにより取り込んだ結果に基づいて、前記正側可変遅延回路および前記負側可変遅延回路の遅延量を調整する遅延量調整部と
を有する請求項7に記載のスキュー調整装置。 - 外部の装置から前記外部の伝送線路を介して入力される差動信号における正側差動信号および負側差動信号の間のスキューを調整するスキュー調整方法であって、
入力端に入力された前記正側差動信号を正側伝送線路により伝播する正側伝送段階と、
入力端に入力された前記負側差動信号を負側伝送線路により伝播する負側伝送段階と、
前記正側伝送線路の入力端からの配線長と、前記負側伝送線路の入力端からの配線長との差が互いに異なるように前記正側伝送線路および前記負側伝送線路に接続された複数の差動コンパレータにより、前記正側差動信号および前記負側差動信号を取り込む取込段階と、
前記外部の装置における前記正側差動信号の出力端子から前記差動コンパレータまでの正側経路と、前記外部の装置における前記負側差動信号の出力端子から前記差動コンパレータまでの負側経路との間のスキューが最小となる前記差動コンパレータが取り込んだ信号を選択する選択段階と
を備えるスキュー調整方法。 - 前記選択段階は、
前記外部の伝送線路における前記外部の装置が接続されるべき端部に対し、前記正側差動信号および前記負側差動信号の間のスキューを実質的に有しない調整用差動信号を入力する段階と、
前記複数の差動コンパレータのそれぞれが取得した前記調整用差動信号に基づいて、前記スキューが最小となる前記差動コンパレータを選択する段階と
を有する請求項9に記載のスキュー調整方法。 - 前記正側伝送線路上には、前記入力端からの配線長が異なる複数の正側分岐点が設けられており、
前記負側伝送線路上には、前記入力端からの配線長が異なる複数の負側分岐点が設けられており、
前記外部の装置が前記外部の伝送線路に接続されていない状態において、前記正側伝送線路の非入力端および前記負側伝送線路の非入力端に調整用差動信号を入力する調整用信号出力段階を更に備え、
前記選択段階は、前記外部の伝送線路における前記外部の装置が接続されるべき端部から反射された前記調整用差動信号に基づいて、前記スキューを最小とする前記正側分岐点および前記負側分岐点の組を選択する
請求項9に記載のスキュー調整方法。 - 被試験半導体デバイスを試験する試験装置であって、
前記被試験半導体デバイスの試験パターンを生成するパターン発生器と、
前記試験パターンを成形して、前記被試験半導体デバイスに供給する試験信号を生成する波形成形器と、
前記試験信号を前記被試験半導体デバイスに供給する信号出力部と、
前記被試験半導体デバイスが出力する差動信号を伝送線路を介して入力し、当該差動信号における正側差動信号および負側差動信号の間のスキューを調整するスキュー調整部と、
前記スキュー調整部が入力した前記差動信号に基づいて、前記被試験半導体デバイスの良否を判定する判定部と
を備え、
前記スキュー調整部は、
入力端に入力された前記正側差動信号を伝播する正側伝送線路と、
入力端に入力された前記負側差動信号を伝播する負側伝送線路と、
前記正側伝送線路の入力端からの配線長と、前記負側伝送線路の入力端からの配線長との差が互いに異なるように前記正側伝送線路および前記負側伝送線路に接続され、前記正側差動信号および前記負側差動信号を取り込む複数の差動コンパレータと、
前記被試験半導体デバイスにおける前記正側差動信号の出力端子から前記差動コンパレータまでの正側経路と、前記被試験半導体デバイスにおける前記負側差動信号の出力端子から前記差動コンパレータまでの負側経路との間のスキューが最小となる前記差動コンパレータが取り込んだ信号を選択する選択部と
を有する
試験装置。 - 被試験半導体デバイスが出力した差動信号が2本の遅延線路の各一端に印加され、この2本の遅延線路の一方に上記差動信号の遅延時間が印加点側から昇順に変化する差動信号を取り出す複数の昇順分岐点を設け、他方の遅延線路の非印加点側から遅延時間が降順に変化する差動信号を取り出す複数の降順分岐点を設け、これら複数の昇順分岐点と、複数の降順分岐点のそれぞれが対応付けされ、複数の差動コンパレータのそれぞれにより、対応付けされた昇順分岐点と降順分岐点とから差動信号を取り込み、前記被試験半導体デバイスにおける正側の差動信号の出力端子から差動コンパレータまでの正側経路と、前記被試験半導体デバイスにおける負側の差動信号の出力端子から差動コンパレータまでの負側経路との間のスキューが最小となる位置の差動コンパレータが取り込んだ信号を選択することを特徴とするスキュー調整方法。
- 請求項13記載のスキュー調整方法において、上記2本の遅延線路は互いに平行して配置され、2本の平行した遅延線路の一端側に一方の遅延線路の上記差動信号の印加点が配置され、他端側に他方の遅延線路の上記差動信号の印加点を配置し、一方の差動信号の印加点から見て、所定距離毎に遅延時間が昇順に複数の差動信号を取り出す昇順分岐点を設け、この昇順遅延点のそれぞれに近接して他方の遅延線路に降順分岐点を設け、互いに近接して設定した昇順分岐点と降順分岐点を対として差動信号取出点として利用することを特徴とするスキュー調整方法。
- 被試験半導体デバイスが出力した差動信号が各一端に印加される2本の遅延線路と、
この2本の遅延線路の一方に上記差動信号の印加点から所定の距離毎に設けられ、上記印加点から上記差動信号の遅延時間が昇順に増加する差動信号を取り出す複数の昇順分岐点と、
上記2本の遅延線路の他方に上記差動信号の非印加点から所定の距離毎に設けられ、上記印加点から上記差動信号の遅延時間が降順に減少する差動信号を取り出す複数の降順分岐点と、
これら複数の昇順分岐点と複数の降順分岐点のそれぞれが対応付けされ、対応付けされた昇順分岐点と降順分岐点とから差動信号を取り込む複数の差動コンパレータと、
この複数の差動コンパレータが出力する判定結果の中からどの判定結果を取り出すかを選定する選択部と、
によって構成したスキュー調整装置。 - 請求項15記載のスキュー調整装置において、
上記2本の遅延線路は互いに平行して配置され、互いに平行して配置された2本の遅延線路の一端側に一方の遅延線路の差動信号印加点が配置され、この差動信号印加点と近接して他方の遅延線の差動信号の非印加点が配置され、これら差動信号の印加点と非印加点から見て所定距離毎に差動信号の遅延時間が昇順に増加する差動信号を取り出す昇順分岐点と、この昇順分岐点に近接して他方の遅延線路に降順分岐点を設け、これら近接して配置された昇順分岐点と降順分岐点を対として対応付けすることを特徴とするスキュー調整装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004043053 | 2004-02-19 | ||
JP2004043053 | 2004-02-19 | ||
PCT/JP2005/002641 WO2005081004A1 (ja) | 2004-02-19 | 2005-02-18 | スキュー調整方法、スキュー調整装置および試験装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2005081004A1 JPWO2005081004A1 (ja) | 2007-10-25 |
JP4644188B2 true JP4644188B2 (ja) | 2011-03-02 |
Family
ID=34879280
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006510255A Expired - Fee Related JP4644188B2 (ja) | 2004-02-19 | 2005-02-18 | スキュー調整方法、スキュー調整装置および試験装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7397289B2 (ja) |
JP (1) | JP4644188B2 (ja) |
KR (1) | KR100832172B1 (ja) |
DE (1) | DE112005000403T5 (ja) |
WO (1) | WO2005081004A1 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8643595B2 (en) * | 2004-10-25 | 2014-02-04 | Sipix Imaging, Inc. | Electrophoretic display driving approaches |
US8243013B1 (en) | 2007-05-03 | 2012-08-14 | Sipix Imaging, Inc. | Driving bistable displays |
US20080303780A1 (en) | 2007-06-07 | 2008-12-11 | Sipix Imaging, Inc. | Driving methods and circuit for bi-stable displays |
US9224342B2 (en) * | 2007-10-12 | 2015-12-29 | E Ink California, Llc | Approach to adjust driving waveforms for a display device |
KR100989577B1 (ko) * | 2008-03-12 | 2010-10-25 | 주식회사 유니테스트 | Mut 보드 |
US8462102B2 (en) * | 2008-04-25 | 2013-06-11 | Sipix Imaging, Inc. | Driving methods for bistable displays |
US8558855B2 (en) * | 2008-10-24 | 2013-10-15 | Sipix Imaging, Inc. | Driving methods for electrophoretic displays |
US9019318B2 (en) * | 2008-10-24 | 2015-04-28 | E Ink California, Llc | Driving methods for electrophoretic displays employing grey level waveforms |
US7990183B2 (en) | 2008-12-17 | 2011-08-02 | Advantest Corporation | Differential comparator with skew compensation function and test apparatus using the same |
US7772892B2 (en) | 2009-01-15 | 2010-08-10 | Advantest Corporation | Differential hybrid circuit |
US9251736B2 (en) | 2009-01-30 | 2016-02-02 | E Ink California, Llc | Multiple voltage level driving for electrophoretic displays |
US20100194733A1 (en) * | 2009-01-30 | 2010-08-05 | Craig Lin | Multiple voltage level driving for electrophoretic displays |
US20100194789A1 (en) * | 2009-01-30 | 2010-08-05 | Craig Lin | Partial image update for electrophoretic displays |
US9460666B2 (en) | 2009-05-11 | 2016-10-04 | E Ink California, Llc | Driving methods and waveforms for electrophoretic displays |
CN102460195B (zh) * | 2009-06-16 | 2014-07-09 | Abb技术有限公司 | 用于测试开关单元的设备 |
US20110013691A1 (en) * | 2009-07-17 | 2011-01-20 | Tektronix, Inc. | Method and apparatus to generate differential skew effect on transition minimized differential signaling signals |
US8576164B2 (en) | 2009-10-26 | 2013-11-05 | Sipix Imaging, Inc. | Spatially combined waveforms for electrophoretic displays |
US11049463B2 (en) * | 2010-01-15 | 2021-06-29 | E Ink California, Llc | Driving methods with variable frame time |
US8558786B2 (en) * | 2010-01-20 | 2013-10-15 | Sipix Imaging, Inc. | Driving methods for electrophoretic displays |
US9224338B2 (en) * | 2010-03-08 | 2015-12-29 | E Ink California, Llc | Driving methods for electrophoretic displays |
US9013394B2 (en) | 2010-06-04 | 2015-04-21 | E Ink California, Llc | Driving method for electrophoretic displays |
TWI598672B (zh) | 2010-11-11 | 2017-09-11 | 希畢克斯幻像有限公司 | 電泳顯示器的驅動方法 |
US9632136B2 (en) * | 2013-04-04 | 2017-04-25 | International Business Machines Corporation | Precise estimation of arrival time of switching events close in time and space |
US10380931B2 (en) | 2013-10-07 | 2019-08-13 | E Ink California, Llc | Driving methods for color display device |
US10726760B2 (en) | 2013-10-07 | 2020-07-28 | E Ink California, Llc | Driving methods to produce a mixed color state for an electrophoretic display |
TWI550332B (zh) | 2013-10-07 | 2016-09-21 | 電子墨水加利福尼亞有限責任公司 | 用於彩色顯示裝置的驅動方法 |
US9964597B2 (en) | 2016-09-01 | 2018-05-08 | Texas Instruments Incorporated | Self test for safety logic |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4247817A (en) * | 1978-05-15 | 1981-01-27 | Teradyne, Inc. | Transmitting electrical signals with a transmission time independent of distance between transmitter and receiver |
JPS5779536A (en) | 1980-10-31 | 1982-05-18 | Nec Corp | Signal distributing circuit |
US4820944A (en) * | 1983-08-01 | 1989-04-11 | Schlumberger Systems & Services, Inc. | Method and apparatus for dynamically controlling the timing of signals in automatic test systems |
JPH0566851A (ja) * | 1991-09-10 | 1993-03-19 | Fujitsu Ltd | 複数の回路ブロツクへのタイミング信号付与方法 |
JPH07230336A (ja) * | 1994-02-17 | 1995-08-29 | Fujitsu Ltd | クロック信号生成装置および配線負荷の調整方法 |
JP2000304848A (ja) | 1999-04-19 | 2000-11-02 | Japan Radio Co Ltd | 表示輝度処理装置 |
JP4486718B2 (ja) * | 1999-04-21 | 2010-06-23 | 株式会社アドバンテスト | 半導体試験装置 |
JP3423267B2 (ja) * | 2000-01-27 | 2003-07-07 | 寛治 大塚 | ドライバ回路、レシーバ回路、および信号伝送バスシステム |
JP3981915B2 (ja) * | 2001-04-03 | 2007-09-26 | 日産自動車株式会社 | 排気ガス浄化システム |
JP3556615B2 (ja) | 2001-06-05 | 2004-08-18 | シャープ株式会社 | 差動型データドライバのテスト装置及びテスト方法 |
-
2005
- 2005-02-18 DE DE112005000403T patent/DE112005000403T5/de not_active Withdrawn
- 2005-02-18 WO PCT/JP2005/002641 patent/WO2005081004A1/ja active Application Filing
- 2005-02-18 JP JP2006510255A patent/JP4644188B2/ja not_active Expired - Fee Related
- 2005-02-18 KR KR1020067019259A patent/KR100832172B1/ko not_active IP Right Cessation
-
2006
- 2006-08-09 US US11/501,474 patent/US7397289B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20070182402A1 (en) | 2007-08-09 |
KR100832172B1 (ko) | 2008-05-23 |
WO2005081004A1 (ja) | 2005-09-01 |
KR20060118613A (ko) | 2006-11-23 |
DE112005000403T5 (de) | 2007-02-08 |
US7397289B2 (en) | 2008-07-08 |
JPWO2005081004A1 (ja) | 2007-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4644188B2 (ja) | スキュー調整方法、スキュー調整装置および試験装置 | |
JP5038137B2 (ja) | 半導体試験装置 | |
KR20030026212A (ko) | 검사장치 및 반도체장치의 검사방법 | |
KR101250498B1 (ko) | 출력 장치 및 시험 장치 | |
JP2011172208A (ja) | 出力装置および試験装置 | |
JP2009071533A (ja) | 差動信号伝送装置および試験装置 | |
JP2010038581A (ja) | 半導体試験装置 | |
JP2002202348A (ja) | 論理集積回路のテスト回路およびその方法 | |
JP4382362B2 (ja) | 高速データ出力素子のジッタ測定装置及びトータルジッタ測定方法 | |
JP5066184B2 (ja) | 試験装置および伝送装置 | |
JP5210840B2 (ja) | ジッタ印加装置および試験装置 | |
JP5024146B2 (ja) | タイミング校正機能を具備した半導体試験装置 | |
JP5502938B2 (ja) | 試験装置 | |
JP2007292471A (ja) | 半導体試験装置 | |
KR20000023048A (ko) | 반도체집적회로 및 그의 테스트방법 | |
JP4611885B2 (ja) | 検査システム、検査方法および配線長調整方法 | |
JP5832800B2 (ja) | 半導体集積回路および半導体集積回路のテスト方法 | |
JP2009025054A (ja) | 半導体検査回路、および半導体検査方法 | |
JP2010085230A (ja) | アナログディジタル混在集積回路装置 | |
JP4714067B2 (ja) | キャリブレーション回路、キャリブレーション方法、及び試験装置 | |
WO2006093230A1 (ja) | 電位比較器 | |
JP2009300343A (ja) | Icテスタ及びコンタクトチェック方法 | |
JP2009186352A (ja) | 測定システム | |
WO2010001440A1 (ja) | 試験装置およびソケットボード | |
JP2011038966A (ja) | 半導体試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101203 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |