JP2009300343A - Icテスタ及びコンタクトチェック方法 - Google Patents
Icテスタ及びコンタクトチェック方法 Download PDFInfo
- Publication number
- JP2009300343A JP2009300343A JP2008157397A JP2008157397A JP2009300343A JP 2009300343 A JP2009300343 A JP 2009300343A JP 2008157397 A JP2008157397 A JP 2008157397A JP 2008157397 A JP2008157397 A JP 2008157397A JP 2009300343 A JP2009300343 A JP 2009300343A
- Authority
- JP
- Japan
- Prior art keywords
- tester
- capacitor
- contact check
- step waveform
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】被試験対象とキャパシタによりACカップリングされていても、コンタクトチェックが行えるICテスタ及びコンタクトチェック方法を実現することを目的にする。
【解決手段】本発明は、被試験対象とキャパシタによりACカップリングを行い、被試験対象を試験するICテスタに改良を加えたものである。本装置は、キャパシタにステップ波形を出力するドライバと、このドライバのステップ波形と反射波との合成波を測定し、コンタクトチェックの判定を行う測定部とを備えたことを特徴とする装置である。
【選択図】図1
【解決手段】本発明は、被試験対象とキャパシタによりACカップリングを行い、被試験対象を試験するICテスタに改良を加えたものである。本装置は、キャパシタにステップ波形を出力するドライバと、このドライバのステップ波形と反射波との合成波を測定し、コンタクトチェックの判定を行う測定部とを備えたことを特徴とする装置である。
【選択図】図1
Description
本発明は、被試験対象、例えば、高速シリアル通信を行うIC、LSI等とキャパシタによりACカップリングされていても、コンタクトチェックが行えるICテスタ及びコンタクトチェック方法に関するものである。
ICテスタは、被試験対象、IC、LSI等の試験を行うものである。そして、下記特許文献1,2に示されるように、ICテスタが、被試験対象の直流特性試験や機能特性試験の前に、ICテスタと被試験対象との接続状態をチェックするコンタクトチェックが行われる。
しかし、PCI(Peripheral Component Interconnect) ExpressやSATA(serial Advanced Technology Attachment)の規格により、高速シリアル通信を行う被試験対象では、キャパシタによるACカップリングを行い、ICテスタにより試験を行う必要がある。このため、電流印加、電圧測定によるコンタクトチェック等が行えないという問題点があった。
そこで、本発明の目的は、被試験対象とキャパシタによりACカップリングされていても、コンタクトチェックが行えるICテスタ及びコンタクトチェック方法を実現することにある。
このような課題を達成するために、本発明のうち請求項1記載の発明は、
被試験対象とキャパシタによりACカップリングを行い、被試験対象を試験するICテスタにおいて、
前記キャパシタにステップ波形を出力するドライバと、
このドライバのステップ波形と反射波との合成波を測定し、コンタクトチェックの判定を行う測定部と
を備えたことを特徴とするものである。
請求項2記載の発明は、請求項1記載の発明であって、
前記ドライバは、前記キャパシタに至る伝送路による遅延の2倍以上のパルス幅のパルス波形をステップ波形として出力することを特徴とするものである。
請求項3記載の発明は、請求項1または2記載の発明であって、
前記測定部は、ステップ波形の振幅値から所望範囲内ならば、正常と判定することを特徴とするものである。
請求項4記載の発明は、請求項1または2記載の発明であって、
前記測定部は、
前記合成波と、許容上限電圧値または許容下限電圧値とを比較するウィンドウコンパレータであることを特徴とするものである。
請求項5記載の発明は、
被試験対象とキャパシタによりACカップリングを行い、被試験対象を試験するICテスタのコンタクトチェック方法において、
ドライバが、前記キャパシタにステップ波形を出力し、
測定部が、ドライバのステップ波形と反射波との合成波を測定し、コンタクトチェックを行うことを特徴とするものである。
ものである。
被試験対象とキャパシタによりACカップリングを行い、被試験対象を試験するICテスタにおいて、
前記キャパシタにステップ波形を出力するドライバと、
このドライバのステップ波形と反射波との合成波を測定し、コンタクトチェックの判定を行う測定部と
を備えたことを特徴とするものである。
請求項2記載の発明は、請求項1記載の発明であって、
前記ドライバは、前記キャパシタに至る伝送路による遅延の2倍以上のパルス幅のパルス波形をステップ波形として出力することを特徴とするものである。
請求項3記載の発明は、請求項1または2記載の発明であって、
前記測定部は、ステップ波形の振幅値から所望範囲内ならば、正常と判定することを特徴とするものである。
請求項4記載の発明は、請求項1または2記載の発明であって、
前記測定部は、
前記合成波と、許容上限電圧値または許容下限電圧値とを比較するウィンドウコンパレータであることを特徴とするものである。
請求項5記載の発明は、
被試験対象とキャパシタによりACカップリングを行い、被試験対象を試験するICテスタのコンタクトチェック方法において、
ドライバが、前記キャパシタにステップ波形を出力し、
測定部が、ドライバのステップ波形と反射波との合成波を測定し、コンタクトチェックを行うことを特徴とするものである。
ものである。
本発明によれば、ドライバが、ステップ波形を出力し、測定部がステップ波形と反射波との合成波を測定し、コンタクトチェックを行うので、キャパシタによりACカップリングを行っていても、コンタクトチェックを行うことができる。
以下本発明を、図面を用いて詳細に説明する。図1は本発明の一実施例を示した構成図である。
図1において、被試験対象(以下DUT)1は、PCI ExpressやSATAの規格によるIC、LSI等で、差動受信部11、差動送信部12等を有する。キャパシタC1,C2は、それぞれ差動受信部11の非反転入力端、反転入力端に一端を接続し、キャパシタC3,C4は、それぞれ差動送信部12の非反転出力端、反転出力端に一端を接続する。
ICテスタ2は、キャパシタC1〜C4の他端と電気的に接続し、DUT1を試験する。そして、ICテスタ2は、ドライバD1〜D4、コンパレータCP1〜CP4、電流源I1〜I4、電圧測定部Vm1〜Vm4、スイッチSW1〜SW8等からなる。ドライバD1〜D4は、それぞれスイッチSW1,SW3,SW5,SW7の一端に出力端を電気的に接続する。コンパレータCP1〜CP4は、それぞれスイッチSW1,SW3,SW5,SW7の一端に入力端を電気的に接続する。電流源I1〜I4は、それぞれスイッチSW2,SW4,SW6,SW8の一端に一端を電気的に接続し、他端を接地する。電圧測定部Vm1〜Vm4は、それぞれ電流源I1〜I4と並列に接続される。そして、スイッチSW1,SW3,SW5,SW7は、それぞれスイッチSW2,SW4,SW6,SW8の他端に他端を電気的に接続し、それぞれキャパシタC1〜C4の他端に他端を電気的に接続する。なお、コンパレータCP1〜CP4は、図示は簡略のため、1つのコンパレータで示しているが、ウィンドウコンパレータである。
このような装置の動作を、図2を用いて、以下に説明する。図2は、コンパレータCP1〜CP4の入力端におけるシミュレーション波形で、横軸は時間(ns)で、縦軸は電圧(V)である。
スイッチSW1,SW3,SW5,SW7をオンとし、スイッチSW2,SW4,SW6,SW8をオフとする。そして、ドライバD1〜D4が、それぞれキャパシタC1〜C4に至る伝送路による遅延時間Tpdより立ち上がり時間が十分短いステップ波形を出力する。この結果、コンパレータC1〜C4には、合成波a〜dが入力される。合成波a〜dは、立ち上がりから2Tpd経過まで、反射波が合成されていない波形で、ドライバD1〜D4が出力するステップ波形が表れる。そして、立ち上がりから2Tpd経過後、DUT1とのコンタクトの状態により、合成波a〜dは異なる波形となる。
合成波aは、DUT1の不良により短絡状態で、終端抵抗が0.1Ωとなった場合の波形である。合成波bは、DUT1が正常に接続され、終端抵抗が50Ωの場合の波形である。合成波cは、DUT1の接続不良で、終端抵抗が100Ωとなった場合の波形である。合成波dは、DUT1と接続されておらず、オープン状態で、終端抵抗が1M〜∞Ωの場合の波形である。
そこで、コンパレータC1〜C4は、合成波bを観測できるように、上限許容電圧値、下限許容電圧値を設定し、合成波a〜dの立ち上がりから2.1Tpdのときに、判定を行う。
そして、コンタクトチェックにより、DUT1との接続が正常ならば、スイッチSW1,SW3,SW5,SW7をオフとし、スイッチSW2,SW4,SW6,SW8をオンとし、直流特性試験を行う。次に、スイッチSW1,SW3,SW5,SW7をオン、スイッチSW2,SW4,SW6,SW8をオフの状態で、ドライバD1〜D4、コンパレータCP1〜CP4により、機能特性試験を行う。
このように、ドライバD1〜D4が、それぞれキャパシタC1〜C4に至る伝送路による遅延時間Tpdより立ち上がり時間が十分短いステップ波形を出力し、コンパレータCP1〜CP4が上限許容電圧値、下限許容電圧値により判定を行うので、キャパシタC1〜C4によりACカップリングを行っていても、コンタクトチェックを行うことができる。
なお、本発明はこれに限定されるものではなく、コンパレータCP1〜CP4が、上限許容電圧値と下限許容電圧値により、判定を行う構成を示したが、電圧測定部Vm1〜Vm4により、2.1Tpdのときに、電圧値を測定して、許容範囲に入っているか判定する構成でもよい。また、コンパレータCP1〜CP4の比較電圧値をステップ波形の振幅の0〜2倍の範囲で変化させ、電圧値を測定(判定)して、許容範囲に入っているか判定する構成でもよい。そして、電圧値がわかれば、短絡状態なのか、オープン状態なのかもわかり、DUT1の不良か接触不良なのかもわかる。
また、ドライバD1〜D4が出力するステップ波形には、パルス幅が長いパルス波形等も含まれる。つまり、ステップ波形を、2Tpd以上のパルス幅のステップ波形とする。
そして、コンパレータC1〜C4が、2.1Tpdのとき、コンタクトチェックを行う構成を示したが、これに限定されるものではなく、コンタクト状態により、合成波が変わる時点で判定をする構成であればよい。しかし、判定時点が遅いと判定に時間がかかるので、通常、2.1Tpd〜3Tpdの範囲で行うことが最適と思われる。
1 被試験対象
2 ICテスタ
C1〜C4 キャパシタ
D1〜D4 ドライバ
CP1〜CP4 コンパレータ
2 ICテスタ
C1〜C4 キャパシタ
D1〜D4 ドライバ
CP1〜CP4 コンパレータ
Claims (5)
- 被試験対象とキャパシタによりACカップリングを行い、被試験対象を試験するICテスタにおいて、
前記キャパシタにステップ波形を出力するドライバと、
このドライバのステップ波形と反射波との合成波を測定し、コンタクトチェックの判定を行う測定部と
を備えたことを特徴とするICテスタ。 - 前記ドライバは、前記キャパシタに至る伝送路による遅延の2倍以上のパルス幅のパルス波形をステップ波形として出力することを特徴とする請求項1記載のICテスタ。
- 前記測定部は、ステップ波形の振幅値から所望範囲内ならば、正常と判定することを特徴とする請求項1または2記載のICテスタ。
- 前記測定部は、
前記合成波と、許容上限電圧値または許容下限電圧値とを比較するウィンドウコンパレータであることを特徴とする請求項1または2記載のICテスタ。 - 被試験対象とキャパシタによりACカップリングを行い、被試験対象を試験するICテスタのコンタクトチェック方法において、
ドライバが、前記キャパシタにステップ波形を出力し、
測定部が、ドライバのステップ波形と反射波との合成波を測定し、コンタクトチェックを行うことを特徴とするコンタクトチェック方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008157397A JP2009300343A (ja) | 2008-06-17 | 2008-06-17 | Icテスタ及びコンタクトチェック方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008157397A JP2009300343A (ja) | 2008-06-17 | 2008-06-17 | Icテスタ及びコンタクトチェック方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009300343A true JP2009300343A (ja) | 2009-12-24 |
Family
ID=41547392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008157397A Pending JP2009300343A (ja) | 2008-06-17 | 2008-06-17 | Icテスタ及びコンタクトチェック方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009300343A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011196813A (ja) * | 2010-03-19 | 2011-10-06 | Toshiba Corp | 半導体集積回路のテスト方法、および、テストシステム |
-
2008
- 2008-06-17 JP JP2008157397A patent/JP2009300343A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011196813A (ja) * | 2010-03-19 | 2011-10-06 | Toshiba Corp | 半導体集積回路のテスト方法、および、テストシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3867067B2 (ja) | 時間領域反射率計(tdr)、および時間領域反射率計測検査をネットワークケーブルに適用するための方法 | |
JP4323804B2 (ja) | シリアル・デバイスのループバック検査の改良 | |
JP4121498B2 (ja) | ユニバーサルバス検査装置のためのフレキシブルインターフェース | |
US6836136B2 (en) | Pin driver for AC and DC semiconductor device testing | |
JPWO2005081004A1 (ja) | スキュー調整方法、スキュー調整装置および試験装置 | |
CN113396396A (zh) | 高速输入/输出裕度测试的系统、方法和设备 | |
SG184455A1 (en) | Apparatus and method for testing a plurality of devices under test | |
US20140009179A1 (en) | Testing device | |
TWI393911B (zh) | 用以校準自動化電路測試系統之方法 | |
JP2009509174A (ja) | デジタル信号のタイミングを試験するためのストローブ技法 | |
US20130151185A1 (en) | Semiconductor device | |
JPH0836037A (ja) | 伝送経路の伝播遅延時間測定回路 | |
KR20080070689A (ko) | 시험장치, 픽쳐 보드 및 핀 일렉트로닉스 카드 | |
JP2010038581A (ja) | 半導体試験装置 | |
JP2008526112A (ja) | 変換器試験のためのパラメトリック測定ユニットの使用 | |
JP2009300343A (ja) | Icテスタ及びコンタクトチェック方法 | |
JP2004061487A (ja) | 高速データ出力素子のジッタ測定装置及びトータルジッタ測定方法 | |
JPWO2003032000A1 (ja) | Lsi検査方法および装置、並びにlsiテスタ | |
US7990183B2 (en) | Differential comparator with skew compensation function and test apparatus using the same | |
TWI743629B (zh) | 能夠於直流耦合模式下執行複數種測試的測試系統、傳送器與接收器 | |
JP2009156580A (ja) | 入力容量測定回路 | |
JP5024146B2 (ja) | タイミング校正機能を具備した半導体試験装置 | |
JP2008224585A (ja) | 半導体試験装置 | |
JP2006189352A (ja) | インピーダンス変換回路、入出力回路及び半導体試験装置 | |
JP2007040849A (ja) | 測定装置、及び試験装置 |