JPWO2003008985A1

JPWO2003008985A1 - 入出力回路、及び試験装置

Info

Publication number: JPWO2003008985A1
Application number: JP2003514272A
Authority: JP
Inventors: 隆関野
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2001-07-17
Filing date: 2002-07-17
Publication date: 2004-11-11
Anticipated expiration: 2022-07-17
Also published as: KR20040015715A; KR20060103961A; CN100390558C; US20040145375A1; CN1516812A; WO2003008985A1; KR100693540B1; JP4177759B2; US7013230B2

Abstract

電子デバイスと信号の授受を行う入出力回路であって、電子デバイスに信号を供給するドライバと、ドライバと並列に設けられ、電子デバイスから信号を受け取るコンパレータと、コンパレータと電子デバイスとの間に、コンパレータ及び電子デバイスと直列に設けられた中継回路と、コンパレータと中継回路とを電気的に接続する第１伝送線路とを備え、中継回路のインピーダンスは、第１伝送線路のインピーダンスより大きいことを特徴とする入出力回路を提供する。

Description

技術分野
本発明は、電子デバイスを試験する試験装置、及び電子デバイスと信号の授受を行う入出力回路に関する。特に、電子デバイスの直流特性と交流特性とを精度よく試験することのできる試験装置、及び直流信号と交流信号とを精度よく電子デバイスと授受できる入出力回路に関する。また本出願は、下記の日本特許出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の記載の一部とする。
特願２００１−２１６７９２出願日２００１年７月１７日
背景技術
従来、電子デバイスの交流試験を行う試験装置は、一般にドライバコンパレータと、被試験デバイスとドライバコンパレータとを接続する伝送線路とを備えている。電子デバイスの試験を行う場合、ドライバから電子デバイスに、伝送線路を介して試験パターンを供給し、電子デバイスが試験パターンに基づいて出力する出力信号を、伝送線路を介してコンパレータで受け取り、当該出力信号に基づいて電子デバイスの良否を判定していた。また、直流試験を行う場合、電子デバイスと直流電源とを伝送線路を介して接続し、所望の直流電圧を電子デバイスに印加し、電子デバイスに伝送線路を介して供給される電源電流を検出し、当該電源電流に基づいて電子デバイスの良否を判定していた。
従来の試験装置において、伝送線路には寄生容量成分が存在する。近年、半導体デバイス等の電子デバイスにおいて、入出力ピン数が増大している。このため、試験装置は多数のドライバコンパレータを備える必要がある。そのため、ドライバコンパレータ等の回路規模が増大し、被試験デバイスの近くにドライバコンパレータ等を配置することが困難である。そこで、長い伝送線路を使用してドライバコンパレータと、被試験デバイスとを電気的に接続しているが、伝送線路の寄生容量成分が増大する要因となっている。
電子デバイスの出力信号は伝送線路を介してコンパレータに与えられるが、伝送線路の容量成分により、出力信号に歪みが生じる場合がある。例えば、波形の立ち上がりに遅れが生じる等の歪みが生じてしまう。波形の立ち上がりに遅れが生じた場合、精度よく試験することが困難であり、また、高周波の試験パターンを用いてデバイスを試験することが困難となる。波形の立ち上がりの遅れの時定数は、被試験デバイスの出力内部抵抗と、伝送線路の寄生容量との積で与えられる。このため、伝送線路の寄生容量を低減することが望まれていた。
そこで本発明は、上記の課題を解決することのできる電源装置及び試験装置を提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
発明の開示
上記課題を解決するために、本発明の第１の形態においては、電子デバイスと信号の授受を行う入出力回路であって、電子デバイスに信号を供給するドライバと、ドライバと並列に設けられ、電子デバイスから信号を受け取るコンパレータと、コンパレータと電子デバイスとの間に、コンパレータ及び電子デバイスと直列に設けられた中継回路と、コンパレータと中継回路とを電気的に接続する第１伝送線路とを備え、中継回路のインピーダンスは、第１伝送線路のインピーダンスより大きいことを特徴とする入出力回路を提供する。
入出力回路は、コンパレータと並列に設けられ、第１伝送線路とインピーダンスが略等しい終端回路を更に備えてよい。また、終端回路は、第１伝送線路と接地電位との間に設けられてよい。また、第１伝送線路と電子デバイスとを短絡するか否かを選択する第１スイッチを更に備えてよい。また、中継回路のインピーダンスは、電子デバイスの出力定格負荷より小さくてよい。
中継回路のインピーダンスは、電子デバイスの出力内部インピーダンスより大きくてよい。また、中継回路は、第１伝送線路よりインピーダンスの大きい抵抗を有してよい。また、入出力回路は、第１スイッチと並列に設けられ、第１伝送線路と電子デバイスとを短絡するか否かを選択する第２スイッチを更に備え、第２スイッチを短絡した場合の第２スイッチの内部インピーダンスは、第１スイッチを短絡した場合の第１スイッチの内部インピーダンスより大きく、中継回路のインピーダンスより小さくてよい。
また、第２スイッチの寄生容量は、第１スイッチの寄生容量より小さくてよい。また、ドライバが、電子デバイスに信号を供給する場合に、第１スイッチを短絡し、コンパレータが、電子デバイスから信号を受け取る場合に、第１スイッチを開放するスイッチ制御部を更に備えてよい。
また、ドライバが、電子デバイスに直流信号を供給する場合に、第１スイッチを短絡、及び第２スイッチを開放し、ドライバが、電子デバイスに交流信号を供給する場合に、第１スイッチを開放、及び第２スイッチを短絡し、コンパレータが、電子デバイスから信号を受け取る場合に、第１スイッチ及び第２スイッチを開放するスイッチ制御部を更に備えてよい。また、第１スイッチ、第２スイッチ、及び中継回路と、電子デバイスとを電気的に接続する第２伝送線路を更に備え、第２伝送線路のインピーダンスは、第１伝送線路のインピーダンスと第２スイッチの内部インピーダンスとの積を、第１伝送線路のインピーダンスと第２スイッチの内部インピーダンスとの和で割ったインピーダンスと略等しくてよい。また、第２スイッチの内部インピーダンスは、実質的に零であってよい。
本発明の第２の形態においては、電子デバイスを試験する試験装置であって、電子デバイスを試験するための試験パターンを発生するパターン発生部と、試験パターンを整形する波形整形部と、波形整形部が整形した試験パターンを電子デバイスに供給し、電子デバイスが試験パターンに基づいて出力する出力信号を受け取る入出力回路と、出力信号に基づいて、電子デバイスの良否を判定する判定部とを備え、入出力回路は、電子デバイスに試験パターンを供給するドライバと、ドライバと並列に設けられ、電子デバイスから出力信号を受け取るコンパレータと、コンパレータと電子デバイスとの間に、コンパレータと電子デバイスと直列に設けられた中継回路と、コンパレータと中継回路とを電気的に接続する第１伝送線路とを有し、中継回路のインピーダンスは、第１伝送線路のインピーダンスより大きいことを特徴とする試験装置を提供する。
尚、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションも又、発明となりうる。
発明を実施するための最良の形態
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、又実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本発明に係る試験装置１００の構成の一例を示す。試験装置１００は、パターン発生部１０、波形整形部２０、入出力回路６０、直流試験部５０、及び判定部４０を備える。パターン発生部１０は、電子デバイスを試験するための試験パターンを発生し、波形整形部２０に供給する。
波形整形部２０は、受け取った試験パターンを整形し、整形した試験パターンを入出力回路６０に供給する。波形整形部２０は、例えば試験パターンを所望のタイミングで入出力回路に供給してよい。波形整形部２０は、所望のタイミングを発生するタイミング発生器を有してよい。
入出力回路６０は、電子デバイス３０と信号の授受を行う。例えば、交流試験を行う場合、入出力回路６０は、波形整形部２０が整形した試験パターンを電子デバイス３０に供給し、電子デバイス３０が試験パターンに基づいて出力する出力信号を受け取る。入出力回路６０は、試験パターンを電子デバイス３０に供給するドライバと、出力信号を電子デバイス３０から受け取るコンパレータを有してよい。入出力回路６０は、当該出力信号を判定部４０に供給する。
判定部４０は、当該出力信号に基づいて電子デバイス３０の良否を判定する。判定部４０は、例えば電子デバイス３０が試験パターンに基づいて出力するべき期待値信号と、電子デバイス３０が出力した出力信号とを比較して電子デバイス３０の良否を判定してよい。この場合、パターン発生部１０は、発生した試験パターンに基づいて当該期待値信号を生成し、判定部４０に供給してよい。
直流試験部５０は、電子デバイス３０の直流試験を行う。直流試験部５０は例えば、電子デバイス３０に所望の直流電圧を印加する電圧源（図示せず）と、電子デバイス３０に供給される電源電流を検出する電流検出部（図示せず）とを有してよい。当該電圧源は、所望の直流電圧を入出力回路６０を介して電子デバイス３０に印加する。当該電流検出部は、入出力回路６０を介して電子デバイス３０に供給される電源電流を検出する。当該電流検出部は、検出した電源電流に関する情報を判定部４０に供給する。この場合、判定部４０は、受け取った電源電流に関する情報に基づいて、電子デバイス３０の良否を判定する。
図２は、入出力回路６０の構成の一例を示す。入出力回路６０は、ドライバ６２、コンパレータ８２、抵抗６４、スイッチ（６６、６８、７２、８４、８０）、第１伝送線路７０、中継回路７６、終端回路１０４、及び第２伝送線路７４を有する
ドライバ６２は、電子デバイス３０に信号を供給する。本例において、ドライバ６２は、波形整形部２０から試験パターンを受け取り、受け取った試験パターンを第１伝送線路７０及び第２伝送線路７４を介して電子デバイス３０に供給する。
コンパレータ８２は、ドライバ６２と並列に設けられ、電子デバイス３０から信号を受け取る。本例において、コンパレータ８２は、電子デバイス３０から出力信号を受け取り、受け取った出力信号を判定部４０に供給する。また、コンパレータ８２は、所定の基準電圧が与えられ、当該出力信号と当該基準電圧とを比較し、比較結果を判定部４０に供給してよい。本例において、抵抗６４はコンパレータ６２の出力負荷である。
中継回路７６は、コンパレータ８２と電子デバイス３０との間に、コンパレータ８２と電子デバイス３０と直列に設けられる。中継回路７６のインピーダンスは、第１伝送線路７０のインピーダンスより大きい。中継回路７６は一例として、第１伝送線路７０よりインピーダンスの大きい抵抗７８を有してよい。また、中継回路７６のインピーダンスは、電子デバイス３０の出力定格負荷より小さいことが好ましい。
第１伝送線路７０は、コンパレータ８２と中継回路７６とを電気的に接続する。また、第２伝送線路７４は、中継回路７６と電子デバイス３０とを電気的に接続する。第１伝送線路７０及び第２伝送線路７４は例えば同軸ケーブルである。
第１スイッチ７２は、第１伝送線路７０と電子デバイス３０とを短絡するか否かを選択する。本例において、第１スイッチ７２は、第１伝送線路と電子デバイス３０とを第２伝送線路７４を介して短絡するか否かを選択する。
終端回路１０４は、コンパレータ８４と並列に、第１伝送線路７０と設定電位との間に設けられる。終端回路１０４のインピーダンスは、第１伝送線路７０のインピーダンスと略等しいことが好ましい。終端回路１０４は一例として、終端抵抗８６と終端電圧源８８を有する。第１伝送線路７０のインピーダンスは、終端抵抗８６のインピーダンスと実質的に等しくてよく、また、第１伝送線路７０のインピーダンスは、終端抵抗８６と終端電圧源８８の内部抵抗との合成抵抗のインピーダンスと実質的に等しくてよい。終端回路１０４と第１伝送線路７０とのインピーダンスのマッチングを取ることにより、コンパレータ８２が伝送線路７０を介して電子デバイス３０から出力信号を受け取る場合に、伝送線路７０の寄生容量成分の影響を受けずに出力信号を受け取ることができる。次に、交流試験及び直流試験を行う場合の各スイッチの動作について説明する。
まず、交流試験を行う場合について説明する。ドライバ６２から電子デバイス３０に試験パターンを供給する場合、スイッチ６６、スイッチ６８、及び第１スイッチ７２を短絡し、スイッチ８４、及びスイッチ８０を開放する。また、コンパレータが電子デバイス３０から出力信号を受け取る場合、スイッチ８４、及びスイッチ６８を短絡し、スイッチ６６、スイッチ８０、及び第１スイッチ７２を開放する。スイッチ７２を開放することにより、出力信号は、第２伝送線路７４、中継回路７６、及び第１伝送線路７０を介して、コンパレータ８２に供給される。
本例において、第１伝送線路７０のインピーダンスと終端回路１０４のインピーダンスは略等しい、すなわちインピーダンスのマッチングが取れているため、第１伝送線路７０の容量成分は出力信号の波形に影響を与えない。そのため、電源装置６０を高速に動作させることが可能となる。
本例において、出力信号の波形に影響を与える伝送線路の容量成分は、第２伝送線路における容量成分だけとなるため、従来と比べ出力信号の波形の歪みを低減することができる。また、中継回路７６及び第１スイッチは微小な回路規模で構成することができるため、電子デバイス３０の近辺に配置することができる。そのため第２伝送線路の寄生容量を少なくすることができる。また、第１スイッチ７２を設けたことにより、電子デバイス３０に信号を供給する場合に低抵抗の伝送線路を用いることができる。
次に直流試験を行う場合について説明する。直流試験を行う場合、スイッチ８０及び第１スイッチ７２を短絡し、スイッチ６８を開放する。直流試験部５０は、第１伝送線路７０及び第２伝送線路７４を介して、電子デバイス３０に所望の電圧を印加する。このとき、直流試験部５０は、電子デバイス３０に供給される電源電流を検出する。以上説明した電源装置６０によれば、直流試験性能を劣化させずに、交流試験における出力信号の波形の劣化を低減することができる。また、電源装置６０は、上述したスイッチの制御を行うスイッチ制御部を更に備えてよい。
図３は、入出力回路６０の構成の他の例を示す。入出力回路６０は、ドライバ６２、コンパレータ８２、抵抗６４、スイッチ（６６、６８、７２、８４、８０、９０）、第１伝送線路７０、中継回路７６、終端回路１０４、及び第２伝送線路７４を有する。
図３において、ドライバ６２、コンパレータ８２、抵抗６４、スイッチ（６６、６８、８４、８０）、第１伝送線路７０、中継回路７６、終端回路１０４、及び第２伝送線路７４は、図２に関連して説明したドライバ６２、コンパレータ８２、抵抗６４、スイッチ（６６、６８、８４、８０）、第１伝送線路７０、中継回路７６、終端回路１０４、及び第２伝送線路７４と、同一又は同様の機能及び構成を有する。
第１スイッチ７２は、図３に示すように寄生容量１０２、開放端間容量１００、及び内部抵抗９８を有する。第１スイッチ７２は、図２における入出力回路６０と同様に、第１伝送線路７０と第２伝送線路７４との間に設けられる。第２スイッチ９０は、第１スイッチ７２と並列に設けられ、第１伝送線路７０と電子デバイス３０とを短絡するか否かを選択する。第２スイッチ９０は、図３に示すように寄生容量９６、開放端間容量９４、及び内部抵抗９２を有する。
第２スイッチ９０を短絡した場合の第２スイッチ９０の内部インピーダンスは、第１スイッチ７２を短絡した場合の第１スイッチ７２の内部インピーダンスより大きく、中継回路７６のインピーダンスより小さくてよい。本例において、内部抵抗９２のインピーダンスは、内部抵抗９８のインピーダンスより大きく、中継回路７６のインピーダンスより小さい。また、第２スイッチの寄生容量９６は、第１スイッチの寄生容量１０２より小さくてよい。
第２スイッチ９０は、第１スイッチ７２より高速で動作可能なスイッチであることが好ましい。一例として、第１スイッチ７２は、機械的に短絡開放を切り換えるスイッチであってよく、第２スイッチ９０は、ＣＭＯＳＦＥＴ等の電界効果トランジスタ（ＦＥＴ）スイッチであってよい。第１スイッチ７２の内部抵抗９２のインピーダンスは数Ω程度であって、第２スイッチ７２の内部抵抗９８のインピーダンスは数１０Ω程度であってよい。また、第１スイッチ７２の内部抵抗９２及び第２スイッチ７２の内部抵抗９８のインピーダンスは、中継回路７６のインピーダンスより小さいことが好ましい。次に、交流試験及び直流試験を行う場合の第１スイッチ７２及び第２スイッチ９０の動作を説明する。
まず、交流試験を行う場合について説明する。ドライバ６２が電子デバイス３０に試験パターンを供給する場合、第１スイッチ７２を開放し、第２スイッチ９０を短絡する。他のスイッチ（６６、６８、８０、８４）は、図２に関連して説明したスイッチ（６６、６８、８０、８４）と同様に動作する。コンパレータ８２が、電子デバイス３０の出力信号を受け取る場合、第１スイッチ７２及び第２スイッチ９０を開放する。本例におけるスイッチ動作によれば、中継回路７６よりインピーダンスの小さい第２スイッチ９０を介して電子デバイス３０に試験パターンを供給することができる。また、高速に動作可能な第２スイッチ９０を開放及び短絡して電子デバイス３０と信号の授受を行うため、電源装置６０を高速に動作させることができる。
次に、直流試験を行う場合について説明する。直流試験を行う場合、第１スイッチ７２を短絡し、第２スイッチ９０を開放する。他のスイッチ（６６、６８、８０、８４）は、図２に関連して説明したスイッチ（６６、６８、８０、８４）と同様に動作する。本例におけるスイッチ動作によれば、直流試験部５０が、第２スイッチより内部抵抗の小さい第１スイッチを介して電子デバイス３０の試験を行うことができ、電子デバイス３０の良否を精度よく判定することができる。また、電源装置６０は、上述したスイッチの制御を行うスイッチ制御部を更に備えてよい。
また、第２伝送線路７４のインピーダンスは、第１伝送線路７０のインピーダンスと第２スイッチ９０の内部インピーダンスとの和と略等しいことが好ましい。つまり、第１伝送線路７０のインピーダンスをＺ_１、第２伝送線路７４のインピーダンスをＺ_２、第２スイッチ９０の内部インピーダンスをＺ_３とすると、
Ｚ_２＝Ｚ_１＋Ｚ_３
であることが好ましい。第２伝送線路７４のインピーダンスをこのような値にすることにより、電子デバイス３０と第２伝送線路７４との接点で発生する信号反射を吸収することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
産業上の利用可能性
上記説明から明らかなように、本発明によれば、高速に動作し、信号波形の歪みの少ない入出力回路及び試験装置を提供することができる。このため、効率よく且つ精度よく電子デバイスの試験を行うことができる。
【図面の簡単な説明】
図１は、本発明に係る試験装置１００の構成の一例を示す図である。
図２は、本発明に係る入出力回路の構成の一例を示す図である。
図３は、本発明に係る入出力回路の構成の他の例を示す図である。

Claims

電子デバイスと信号の授受を行う入出力回路であって、
前記電子デバイスに信号を供給するドライバと、
前記ドライバと並列に設けられ、前記電子デバイスから信号を受け取るコンパレータと、
前記コンパレータと前記電子デバイスとの間に、前記コンパレータ及び前記電子デバイスと直列に設けられた中継回路と、
前記コンパレータと前記中継回路とを電気的に接続する第１伝送線路と、
前記第１伝送線路と前記電子デバイスとを短絡するか否かを選択する第１スイッチと
を備え、
前記中継回路のインピーダンスは、前記第１伝送線路のインピーダンスより大きいことを特徴とする入出力回路。
前記コンパレータと並列に設けられ、前記第１伝送線路とインピーダンスが略等しい終端回路を更に備えることを特徴とする請求項１に記載の入出力回路。
前記終端回路は、前記第１伝送線路と接地電位との間に設けられることを特徴とする請求項２に記載の入出力回路。
前記中継回路のインピーダンスは、前記電子デバイスの出力定格負荷より小さいことを特徴とする請求項３に記載の入出力回路。
前記中継回路のインピーダンスは、前記電子デバイスの出力内部インピーダンスより大きいことを特徴とする請求項４に記載の入出力回路。
前記中継回路は、前記第１伝送線路よりインピーダンスの大きい抵抗を有することを特徴とする請求項５に記載の入出力回路。
前記第１スイッチと並列に設けられ、前記第１伝送線路と前記電子デバイスとを短絡するか否かを選択する第２スイッチを更に備え、
前記第２スイッチを短絡した場合の前記第２スイッチの内部インピーダンスは、前記第１スイッチを短絡した場合の前記第１スイッチの内部インピーダンスより大きく、前記中継回路のインピーダンスより小さいことを特徴とする請求項６に記載の入出力回路。
前記第２スイッチの寄生容量は、前記第１スイッチの寄生容量より小さいことを特徴とする請求項７に記載の入出力回路。
前記ドライバが、前記電子デバイスに信号を供給する場合に、前記第１スイッチを短絡し、前記コンパレータが、前記電子デバイスから信号を受け取る場合に、前記第１スイッチを開放するスイッチ制御部を更に備えることを特徴とする請求項３から６のいずれかに記載の入出力回路。
前記ドライバが、前記電子デバイスに直流信号を供給する場合に、前記第１スイッチを短絡、及び前記第２スイッチを開放し、
前記ドライバが、前記電子デバイスに交流信号を供給する場合に、前記第１スイッチを開放、及び前記第２スイッチを短絡し、
前記コンパレータが、前記電子デバイスから信号を受け取る場合に、前記第１スイッチ及び前記第２スイッチを開放するスイッチ制御部を更に備えることを特徴とする請求項７又は８に記載の入出力回路。
前記第１スイッチ、前記第２スイッチ、及び前記中継回路と、前記電子デバイスとを電気的に接続する第２伝送線路を更に備え、
前記第２伝送線路のインピーダンスは、前記第１伝送線路のインピーダンスと前記第２スイッチの内部インピーダンスとの和と略等しいことを特徴とする請求項１０に記載の入出力回路。
前記第２スイッチの内部インピーダンスは、実質的に零であることを特徴とする請求項１１に記載の入出力回路。
電子デバイスを試験する試験装置であって、
前記電子デバイスを試験するための試験パターンを発生するパターン発生部と、
前記試験パターンを整形する波形整形部と、
前記波形整形部が整形した前記試験パターンを前記電子デバイスに供給し、前記電子デバイスが前記試験パターンに基づいて出力する出力信号を受け取る入出力回路と、
前記出力信号に基づいて、前記電子デバイスの良否を判定する判定部と
を備え、
前記入出力回路は、
前記電子デバイスに前記試験パターンを供給するドライバと、
前記ドライバと並列に設けられ、前記電子デバイスから出力信号を受け取るコンパレータと、
前記コンパレータと前記電子デバイスとの間に、前記コンパレータと前記電子デバイスと直列に設けられた中継回路と、
前記コンパレータと前記中継回路とを電気的に接続する第１伝送線路と、
前記第１伝送線路と前記電子デバイスとを短絡するか否かを選択する第１スイッチと
を有し、
前記中継回路のインピーダンスは、前記第１伝送線路のインピーダンスより大きいことを特徴とする試験装置。