JP2011169811A - ホール起電力信号検出装置 - Google Patents
ホール起電力信号検出装置 Download PDFInfo
- Publication number
- JP2011169811A JP2011169811A JP2010034992A JP2010034992A JP2011169811A JP 2011169811 A JP2011169811 A JP 2011169811A JP 2010034992 A JP2010034992 A JP 2010034992A JP 2010034992 A JP2010034992 A JP 2010034992A JP 2011169811 A JP2011169811 A JP 2011169811A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- electromotive force
- hall
- hall electromotive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
Abstract
【課題】ΔΣ変調器を用いて検出信号処理を行うホール起電力信号検出装置において、セトリングエラーを効果的に抑制可能なホール起電力信号検出装置を実現する。
【解決手段】磁界中でホール素子１０１にバイアス電流を供給し発生したホール起電力で回転角等を検出するに際し、第１のチョッパースイッチ１０３で、バイアス電流の向きの切替えと信号極性の切替えを行ってホール起電力が変調された変調ホール起電力信号を得、この信号を第２のチョッパースイッチ１０５で復調して復調ホール起電力信号を得る。この復調ホール起電力信号に対しΔΣ変調器１０６でΔΣ変調して検出出力を得る。この場合、スイッチ回路１０４におけるバイアス電流の向きの切替え時点が、ΔΣ変調器１０６中の演算増幅器へ供給する復調ホール起電力信号のホールド時点に対し、ΔΣ変調器１０６の駆動パルスφ２の幅の２倍程度のリードタイムを持つようにタイミング制御する。
【選択図】 図１
【解決手段】磁界中でホール素子１０１にバイアス電流を供給し発生したホール起電力で回転角等を検出するに際し、第１のチョッパースイッチ１０３で、バイアス電流の向きの切替えと信号極性の切替えを行ってホール起電力が変調された変調ホール起電力信号を得、この信号を第２のチョッパースイッチ１０５で復調して復調ホール起電力信号を得る。この復調ホール起電力信号に対しΔΣ変調器１０６でΔΣ変調して検出出力を得る。この場合、スイッチ回路１０４におけるバイアス電流の向きの切替え時点が、ΔΣ変調器１０６中の演算増幅器へ供給する復調ホール起電力信号のホールド時点に対し、ΔΣ変調器１０６の駆動パルスφ２の幅の２倍程度のリードタイムを持つようにタイミング制御する。
【選択図】 図１
Description
本発明は、バイアス電流の方向を切替え可能なホール素子からの出力信号を受けて、磁界中における基準位置からの回転角変位等に応じた値の検出出力を得るホール起電力信号検出装置に関する。
近年、モータの回転軸やサーボ機構中の回転体の回転角度を測定するための装置として、磁石とホール素子を用いて非接触で回転角度を検出する方式のホール起電力信号検出装置が適用されることが多い。
この方式の装置では、回転体の回転変位に同期して変位する磁石が作る磁界によって、ホール素子に生起するホール起電力の変化をΔΣ変調器を用いた量子化処理（ＡＤ変換）を適用して検出し、該検出値に基づいて磁石の（従って、当該回転体の）回転角度を求める（例えば、非特許文献１参照）。
この方式の装置では、回転体の回転変位に同期して変位する磁石が作る磁界によって、ホール素子に生起するホール起電力の変化をΔΣ変調器を用いた量子化処理（ＡＤ変換）を適用して検出し、該検出値に基づいて磁石の（従って、当該回転体の）回転角度を求める（例えば、非特許文献１参照）。
上述のようにＡＤ変換にΔΣ変調器を用いるのは、周波数帯域を狭帯域に制限した場合に高いＳＮＲが期待できるからである。
ホール素子に生起するホール起電力を検出する場合、ホール素子ごとに固有のオフセットをキャンセルするために、４つの端子を持つホール素子に対して、ホール素子のバイアスとして交番電流を用いる方法が採られる（例えば、非特許文献２参照）。
図７は、バイアス電流の方向を切替えてホール素子に固有のオフセットをキャンセルするための一般的な手法について説明するための図である。
図７におけるＶ＿ＨＡＬＬ＿Ｐの表記は、ホール素子によるホール起電力の正極側を表しており、Ｖ＿ＨＡＬＬ＿Ｎの表記は、同様に、負極側を表している。
ホール素子に生起するホール起電力を検出する場合、ホール素子ごとに固有のオフセットをキャンセルするために、４つの端子を持つホール素子に対して、ホール素子のバイアスとして交番電流を用いる方法が採られる（例えば、非特許文献２参照）。
図７は、バイアス電流の方向を切替えてホール素子に固有のオフセットをキャンセルするための一般的な手法について説明するための図である。
図７におけるＶ＿ＨＡＬＬ＿Ｐの表記は、ホール素子によるホール起電力の正極側を表しており、Ｖ＿ＨＡＬＬ＿Ｎの表記は、同様に、負極側を表している。
図７において、「位相１」および「位相２」の表記は、バイアス電流の位相である。この場合、ホール素子に或る一の方向にバイアス電流を流す「位相１」の状態と、該一の方向と直交する方向にバイアス電流を流す「位相２」の状態とが図７には表記されていないスイッチ回路（後述する図１における第１のチョッパースイッチに相応する）によって交互に周期的に切替えられる。このようにバイアス電流を周期的に切替えることによって、ホール起電力信号およびオフセットの信号に対して切替えの周波数に応じた変調がかけられる。
このように変調がかけられたホール起電力信号およびオフセットの信号は、更に後段に設けられた図７には表記されていないスイッチ回路（後述する図１における第２のチョッパースイッチに相応する）によって交互に周期的に切替えられて復調される。
このように変調がかけられたホール起電力信号およびオフセットの信号は、更に後段に設けられた図７には表記されていないスイッチ回路（後述する図１における第２のチョッパースイッチに相応する）によって交互に周期的に切替えられて復調される。
図８は、図７を参照して説明したようにバイアス電流を切替えて変調され、更に、復調されるホール起電力およびオフセットの信号の様子を表す図である。この復調によって、ホール起電力信号はＤＣに復調され、一方、オフセットの信号は或る周波数で変調された波形を呈する。従って、このオフセットの信号は、フィルタで除去することができる。
しかしながら、非特許文献２に開示されているようなオフセットのキャンセル方法を採る場合には、ホール素子のバイアス電流の向きを切替える瞬間に、回路内の浮遊容量の充放電によって出力が安定しなくなり、所謂セトリングエラーを生じるという問題がある。
しかしながら、非特許文献２に開示されているようなオフセットのキャンセル方法を採る場合には、ホール素子のバイアス電流の向きを切替える瞬間に、回路内の浮遊容量の充放電によって出力が安定しなくなり、所謂セトリングエラーを生じるという問題がある。
また、演算増幅器のスルーレートが不足した場合にもセトリングエラーが生じ、これらは、ゲインエラーや温度特性の悪化を招来する要因となる。
上述のような状況にあって、ホール素子のオフセットをキャンセルするためにホール素子のバイアス電流を切替える瞬間に浮遊容量に蓄積された電荷をリセットするスイッチを備え、このスイッチを作動させて浮遊容量の蓄積電荷の放電に起因するセトリングエラーを低減するようにした技術が既に提案されている（特許文献１参照）。
上述のような状況にあって、ホール素子のオフセットをキャンセルするためにホール素子のバイアス電流を切替える瞬間に浮遊容量に蓄積された電荷をリセットするスイッチを備え、このスイッチを作動させて浮遊容量の蓄積電荷の放電に起因するセトリングエラーを低減するようにした技術が既に提案されている（特許文献１参照）。
テキサスインスツルメンツ製 ADS1208 データシート（2nd-Order Delta-Sigma Modulator with Excitation for Hall Elements）
R S Popovic著 Hall Effect Devices (ISBN-10:0750300965) Inst of Physics Pub Inc (1991/05)刊
しかしながら、特許文献１に開示された技術は、新たなスイッチ回路と、このスイッチ回路における切替え動作のタイミングを制御するタイミング信号生成回路が必要となる。
従って、回路規模の増大を招来することとなる。また、特許文献１には、演算増幅器のスルーレートが不足した場合に生じるセトリングエラーについては特段の言及がない。
本発明は上述のような状況に鑑みてなされたものであり、ΔΣ変調器を用いて検出信号処理を行うホール起電力信号検出装置において、セトリングエラーを効果的に抑制可能なホール起電力信号検出装置を提供することを目的とする。
従って、回路規模の増大を招来することとなる。また、特許文献１には、演算増幅器のスルーレートが不足した場合に生じるセトリングエラーについては特段の言及がない。
本発明は上述のような状況に鑑みてなされたものであり、ΔΣ変調器を用いて検出信号処理を行うホール起電力信号検出装置において、セトリングエラーを効果的に抑制可能なホール起電力信号検出装置を提供することを目的とする。
上記目的を達成するべく、以下に列挙するような技術を提案する。
（１）バイアス電流が経時的に向きを切替えて供給され同時にホール起電力の検出を可能にする複数対の接続端を有するホール素子にバイアス電流を供給し当該ホール素子からのホール起電力を検出するホール起電力信号検出装置であって、
バイアス電流を生成するバイアス電流源と、当該ホール素子におけるバイアス電流をその向きが経時的に切替わるように前記バイアス電流源と当該ホール素子の複数対の接続端との接続関係を切替えて供給すると共に該接続関係の切替えに同期した極性の切替えを行って当該ホール素子のホール起電力が変調された変調ホール起電力信号を出力する第１のスイッチ回路と、前記変調ホール起電力信号に対し前記第１のスイッチ回路における切替え動作に対応した信号極性の切替え動作を行って復調を行い復調ホール起電力信号を得る第２のスイッチ回路と、前記復調ホール起電力信号に対しΔΣ変調をかけるΔΣ変調器と、前記第１のスイッチ回路における接続関係の切替え動作のタイミングを規定する第１のタイミング制御信号を生成して前記第１のスイッチ回路に供給し、前記第２のスイッチ回路における信号極性の切替え動作のタイミング規定する第２のタイミング制御信号を生成して前記第２のスイッチ回路に供給し、且つ、前記ΔΣ変調器における演算増幅器への信号をホールドするタイミングを規定するホールドタイミング信号を生成して前記ΔΣ変調器に供給するタイミング制御回路と、を備え、前記タイミング制御回路は、前記第１のタイミング制御信号のタイミング規定エッジ部と前記ホールドタイミング信号のタイミング規定エッジ部との時間間隔が前記ホールドタイミング信号のパルス幅よりも大きくなるように前記第１のタイミング制御信号およびホールドタイミング信号を生成することを特徴とするホール起電力信号検出装置。
（１）バイアス電流が経時的に向きを切替えて供給され同時にホール起電力の検出を可能にする複数対の接続端を有するホール素子にバイアス電流を供給し当該ホール素子からのホール起電力を検出するホール起電力信号検出装置であって、
バイアス電流を生成するバイアス電流源と、当該ホール素子におけるバイアス電流をその向きが経時的に切替わるように前記バイアス電流源と当該ホール素子の複数対の接続端との接続関係を切替えて供給すると共に該接続関係の切替えに同期した極性の切替えを行って当該ホール素子のホール起電力が変調された変調ホール起電力信号を出力する第１のスイッチ回路と、前記変調ホール起電力信号に対し前記第１のスイッチ回路における切替え動作に対応した信号極性の切替え動作を行って復調を行い復調ホール起電力信号を得る第２のスイッチ回路と、前記復調ホール起電力信号に対しΔΣ変調をかけるΔΣ変調器と、前記第１のスイッチ回路における接続関係の切替え動作のタイミングを規定する第１のタイミング制御信号を生成して前記第１のスイッチ回路に供給し、前記第２のスイッチ回路における信号極性の切替え動作のタイミング規定する第２のタイミング制御信号を生成して前記第２のスイッチ回路に供給し、且つ、前記ΔΣ変調器における演算増幅器への信号をホールドするタイミングを規定するホールドタイミング信号を生成して前記ΔΣ変調器に供給するタイミング制御回路と、を備え、前記タイミング制御回路は、前記第１のタイミング制御信号のタイミング規定エッジ部と前記ホールドタイミング信号のタイミング規定エッジ部との時間間隔が前記ホールドタイミング信号のパルス幅よりも大きくなるように前記第１のタイミング制御信号およびホールドタイミング信号を生成することを特徴とするホール起電力信号検出装置。
上記（１）のホール起電力信号検出装置では、バイアス電流が経時的に向きを切替えて供給され同時にホール起電力の検出を可能にする複数対の接続端を有するホール素子にバイアス電流を供給し当該ホール素子からのホール起電力を検出する。
そして、そのバイアス電流源で上記のバイアス電流を生成する。また、その第１のスイッチ回路で、当該ホール素子におけるバイアス電流をその向きが経時的に切替わるように前記バイアス電流源と当該ホール素子の複数対の接続端との接続関係を切替えて供給すると共に該接続関係の切替えに同期した極性の切替えを行って当該ホール素子のホール起電力が変調された変調ホール起電力信号を出力する。更にまた、その第２のスイッチ回路で、前記変調ホール起電力信号に対し前記第１のスイッチ回路における切替え動作に対応した信号極性の切替え動作を行って復調を行い復調ホール起電力信号を得る。また、そのΔΣ変調器で、前記復調ホール起電力信号に対しΔΣ変調をかける。更にまた、そのタイミング制御回路で、前記第１のスイッチ回路における接続関係の切替え動作のタイミングを規定する第１のタイミング制御信号を生成して前記第１のスイッチ回路に供給し、前記第２のスイッチ回路における信号極性の切替え動作のタイミング規定する第２のタイミング制御信号を生成して前記第２のスイッチ回路に供給し、且つ、前記ΔΣ変調器における演算増幅器への信号をホールドするタイミングを規定するホールドタイミング信号を生成して前記ΔΣ変調器に供給する。そして、上記のタイミング制御回路は、前記第１のタイミング制御信号のタイミング規定エッジ部と前記ホールドタイミング信号のタイミング規定エッジ部との時間間隔が前記ホールドタイミング信号のパルス幅よりも大きくなるように前記第１のタイミング制御信号およびホールドタイミング信号を生成する。
そして、そのバイアス電流源で上記のバイアス電流を生成する。また、その第１のスイッチ回路で、当該ホール素子におけるバイアス電流をその向きが経時的に切替わるように前記バイアス電流源と当該ホール素子の複数対の接続端との接続関係を切替えて供給すると共に該接続関係の切替えに同期した極性の切替えを行って当該ホール素子のホール起電力が変調された変調ホール起電力信号を出力する。更にまた、その第２のスイッチ回路で、前記変調ホール起電力信号に対し前記第１のスイッチ回路における切替え動作に対応した信号極性の切替え動作を行って復調を行い復調ホール起電力信号を得る。また、そのΔΣ変調器で、前記復調ホール起電力信号に対しΔΣ変調をかける。更にまた、そのタイミング制御回路で、前記第１のスイッチ回路における接続関係の切替え動作のタイミングを規定する第１のタイミング制御信号を生成して前記第１のスイッチ回路に供給し、前記第２のスイッチ回路における信号極性の切替え動作のタイミング規定する第２のタイミング制御信号を生成して前記第２のスイッチ回路に供給し、且つ、前記ΔΣ変調器における演算増幅器への信号をホールドするタイミングを規定するホールドタイミング信号を生成して前記ΔΣ変調器に供給する。そして、上記のタイミング制御回路は、前記第１のタイミング制御信号のタイミング規定エッジ部と前記ホールドタイミング信号のタイミング規定エッジ部との時間間隔が前記ホールドタイミング信号のパルス幅よりも大きくなるように前記第１のタイミング制御信号およびホールドタイミング信号を生成する。
（２）前記ΔΣ変調器は、スイッチトキャパシタ方式の回路構成を有することを特徴とする（１）のホール起電力信号検出装置。
上記（２）のホール起電力信号検出装置は、（１）のホール起電力信号検出装置において特に、前記ΔΣ変調器は、スイッチトキャパシタ方式の回路構成を有する。
上記（２）のホール起電力信号検出装置は、（１）のホール起電力信号検出装置において特に、前記ΔΣ変調器は、スイッチトキャパシタ方式の回路構成を有する。
（３）前記タイミング制御回路は、前記第１のタイミング制御信号のタイミング規定エッジ部と前記ホールドタイミング信号のタイミング規定エッジ部との時間間隔が前記ホールドタイミング信号のパルス幅の２倍になるように前記第１のタイミング制御信号およびホールドタイミング信号を生成することを特徴とする（１）乃至（２）の何れか一のホール起電力信号検出装置。
上記（３）のホール起電力信号検出装置では、（１）乃至（２）の何れか一のホール起電力信号検出装置において特に、前記タイミング制御回路は、前記第１のタイミング制御信号のタイミング規定エッジ部と前記ホールドタイミング信号のタイミング規定エッジ部との時間間隔が前記ホールドタイミング信号のパルス幅の２倍になるように前記第１のタイミング制御信号およびホールドタイミング信号を生成する。
上記（３）のホール起電力信号検出装置では、（１）乃至（２）の何れか一のホール起電力信号検出装置において特に、前記タイミング制御回路は、前記第１のタイミング制御信号のタイミング規定エッジ部と前記ホールドタイミング信号のタイミング規定エッジ部との時間間隔が前記ホールドタイミング信号のパルス幅の２倍になるように前記第１のタイミング制御信号およびホールドタイミング信号を生成する。
（４）前記ΔΣ変調器は、２次のΔΣ変調器であることを特徴とする（１）乃至（３）の何れか一のホール起電力信号検出装置。
上記上記（４）のホール起電力信号検出装置では、（１）乃至（３）の何れか一のホール起電力信号検出装置において特に、前記ΔΣ変調器は、２次のΔΣ変調器である。
上記上記（４）のホール起電力信号検出装置では、（１）乃至（３）の何れか一のホール起電力信号検出装置において特に、前記ΔΣ変調器は、２次のΔΣ変調器である。
（５）前記ΔΣ変調器は、全差動型演算増幅器を含んで構成され、前記全差動型演算増幅器はその入力部および出力部間の内部での接続関係が前記第２のタイミング制御信号に同期して切り替えられ、且つ、当該入力部に供給される前記復調ホール起電力信号が前記ホールドタイミング信号のタイミング規定エッジ部でホールドされるように構成されていることを特徴とする（１）乃至（４）の何れか一のホール起電力信号検出装置。
上記（５）のホール起電力信号検出装置では、（１）乃至（４）の何れか一のホール起電力信号検出装置において特に、前記ΔΣ変調器は、全差動型演算増幅器を含んで構成され、前記全差動型演算増幅器はその入力部および出力部間の内部での接続関係が前記第２のタイミング制御信号に同期して切り替えられ、且つ、当該入力部に供給される前記復調ホール起電力信号が前記ホールドタイミング信号のタイミング規定エッジ部でホールドされる。
上記（５）のホール起電力信号検出装置では、（１）乃至（４）の何れか一のホール起電力信号検出装置において特に、前記ΔΣ変調器は、全差動型演算増幅器を含んで構成され、前記全差動型演算増幅器はその入力部および出力部間の内部での接続関係が前記第２のタイミング制御信号に同期して切り替えられ、且つ、当該入力部に供給される前記復調ホール起電力信号が前記ホールドタイミング信号のタイミング規定エッジ部でホールドされる。
（６）バイアス電流が経時的に向きを切替えて供給され同時にホール起電力の検出を可能にする複数対の接続端を有するホール素子にバイアス電流を供給し当該ホール素子からのホール起電力を検出するホール起電力信号検出装置であって、
バイアス電流を生成するバイアス電流源と、当該ホール素子におけるバイアス電流をその向きが経時的に切替わるように前記バイアス電流源と当該ホール素子の複数対の接続端との接続関係を切替えて供給すると共に該接続関係の切替えに同期した極性の切替えを行って当該ホール素子のホール起電力が変調された変調ホール起電力信号を出力する第１のスイッチ回路と、前記変調ホール起電力信号に対し前記第１のスイッチ回路における切替え動作に対応した信号極性の切替え動作を行って復調を行い復調ホール起電力信号を得る第２のスイッチ回路と、前記復調ホール起電力信号に対しΔΣ変調をかけるΔΣ変調器と、前記第１のスイッチ回路における接続関係の切替え動作のタイミングを規定する第１のタイミング制御信号を生成して前記第１のスイッチ回路に供給し、前記第２のスイッチ回路における信号極性の切替え動作のタイミング規定する第２のタイミング制御信号を生成して前記第２のスイッチ回路に供給し、且つ、前記ΔΣ変調器における演算増幅器への信号をホールドするタイミングを規定するホールドタイミング信号を生成して前記ΔΣ変調器に供給するタイミング制御回路と、を備え、前記タイミング制御回路は前記第１のタイミング制御信号の位相を前記第２のタイミング制御信号の位相に対して前記ホールドタイミング信号のパルス幅を超えるリード期間を持つように設定することを特徴とするホール起電力信号検出装置。
バイアス電流を生成するバイアス電流源と、当該ホール素子におけるバイアス電流をその向きが経時的に切替わるように前記バイアス電流源と当該ホール素子の複数対の接続端との接続関係を切替えて供給すると共に該接続関係の切替えに同期した極性の切替えを行って当該ホール素子のホール起電力が変調された変調ホール起電力信号を出力する第１のスイッチ回路と、前記変調ホール起電力信号に対し前記第１のスイッチ回路における切替え動作に対応した信号極性の切替え動作を行って復調を行い復調ホール起電力信号を得る第２のスイッチ回路と、前記復調ホール起電力信号に対しΔΣ変調をかけるΔΣ変調器と、前記第１のスイッチ回路における接続関係の切替え動作のタイミングを規定する第１のタイミング制御信号を生成して前記第１のスイッチ回路に供給し、前記第２のスイッチ回路における信号極性の切替え動作のタイミング規定する第２のタイミング制御信号を生成して前記第２のスイッチ回路に供給し、且つ、前記ΔΣ変調器における演算増幅器への信号をホールドするタイミングを規定するホールドタイミング信号を生成して前記ΔΣ変調器に供給するタイミング制御回路と、を備え、前記タイミング制御回路は前記第１のタイミング制御信号の位相を前記第２のタイミング制御信号の位相に対して前記ホールドタイミング信号のパルス幅を超えるリード期間を持つように設定することを特徴とするホール起電力信号検出装置。
上記（６）のホール起電力信号検出装置では、バイアス電流が経時的に向きを切替えて供給され同時にホール起電力の検出を可能にする複数対の接続端を有するホール素子にバイアス電流を供給し当該ホール素子からのホール起電力を検出する。
そして、そのバイアス電流源で上記のバイアス電流を生成する。また、その第１のスイッチ回路で、当該ホール素子におけるバイアス電流をその向きが経時的に切替わるように前記バイアス電流源と当該ホール素子の複数対の接続端との接続関係を切替えて供給すると共に該接続関係の切替えに同期した極性の切替えを行って当該ホール素子のホール起電力が変調された変調ホール起電力信号を出力する。更にまた、その第２のスイッチ回路で、前記変調ホール起電力信号に対し前記第１のスイッチ回路における切替え動作に対応した信号極性の切替え動作を行って復調を行い復調ホール起電力信号を得る。また、そのΔΣ変調器で、前記復調ホール起電力信号に対しΔΣ変調をかける。更にまた、そのタイミング制御回路で、前記第１のスイッチ回路における接続関係の切替え動作のタイミングを規定する第１のタイミング制御信号を生成して前記第１のスイッチ回路に供給し、前記第２のスイッチ回路における信号極性の切替え動作のタイミング規定する第２のタイミング制御信号を生成して前記第２のスイッチ回路に供給し、且つ、前記ΔΣ変調器における演算増幅器への信号をホールドするタイミングを規定するホールドタイミング信号を生成して前記ΔΣ変調器に供給する。そして、上記のタイミング制御回路は、前記第１のタイミング制御信号の位相を前記第２のタイミング制御信号の位相に対して前記ホールドタイミング信号のパルス幅を超えるリード期間を持つように設定する。
そして、そのバイアス電流源で上記のバイアス電流を生成する。また、その第１のスイッチ回路で、当該ホール素子におけるバイアス電流をその向きが経時的に切替わるように前記バイアス電流源と当該ホール素子の複数対の接続端との接続関係を切替えて供給すると共に該接続関係の切替えに同期した極性の切替えを行って当該ホール素子のホール起電力が変調された変調ホール起電力信号を出力する。更にまた、その第２のスイッチ回路で、前記変調ホール起電力信号に対し前記第１のスイッチ回路における切替え動作に対応した信号極性の切替え動作を行って復調を行い復調ホール起電力信号を得る。また、そのΔΣ変調器で、前記復調ホール起電力信号に対しΔΣ変調をかける。更にまた、そのタイミング制御回路で、前記第１のスイッチ回路における接続関係の切替え動作のタイミングを規定する第１のタイミング制御信号を生成して前記第１のスイッチ回路に供給し、前記第２のスイッチ回路における信号極性の切替え動作のタイミング規定する第２のタイミング制御信号を生成して前記第２のスイッチ回路に供給し、且つ、前記ΔΣ変調器における演算増幅器への信号をホールドするタイミングを規定するホールドタイミング信号を生成して前記ΔΣ変調器に供給する。そして、上記のタイミング制御回路は、前記第１のタイミング制御信号の位相を前記第２のタイミング制御信号の位相に対して前記ホールドタイミング信号のパルス幅を超えるリード期間を持つように設定する。
ホール素子によるホール起電力信号を検出するに際して、セトリングエラーを効果的に抑制可能なホール起電力信号検出装置を実現することができる。
以下、図面を参照して本発明の実施の形態につき詳述することにより本発明を明らかにする。
図１は、本発明の一つの実施の形態であるホール起電力信号検出装置を表す機能ブロック図である。
このホール起電力信号検出装置を用いる対象とされるホール素子１０１は、バイアス電流が経時的に向きを切替えて供給され同時にホール起電力の検出を可能にする複数対の接続端を有する。
このホール素子１０１は、より具体的には、バイアス電流の供給とホール起電力の検出に用い得る２対をなす４つの端子を有する。そして、このホール素子１０１には、バイアス電流源１０２から第１のスイッチ回路としての第１のチョッパースイッチ１０３によって経時的に電流の向きが切替えられるようにしてバイアス電流が供給されるように構成されている。
図１は、本発明の一つの実施の形態であるホール起電力信号検出装置を表す機能ブロック図である。
このホール起電力信号検出装置を用いる対象とされるホール素子１０１は、バイアス電流が経時的に向きを切替えて供給され同時にホール起電力の検出を可能にする複数対の接続端を有する。
このホール素子１０１は、より具体的には、バイアス電流の供給とホール起電力の検出に用い得る２対をなす４つの端子を有する。そして、このホール素子１０１には、バイアス電流源１０２から第１のスイッチ回路としての第１のチョッパースイッチ１０３によって経時的に電流の向きが切替えられるようにしてバイアス電流が供給されるように構成されている。
即ち、チョッパースイッチ１０３は、ホール素子１０１におけるバイアス電流をその向きが経時的に切替わるようにバイアス電流源１０２とホール素子１０１の複数対の接続端（本例では、上述の２対で４つの端子）との接続関係を切替えて電流の向きが切替わるようにしてバイアス電流を供給する。また、第１のチョッパースイッチ１０３は、このようなバイアス電流の方向の切替えと共に該接続関係の切替えに同期した極性の切替えを行ってホール素子１０１のホール起電力が変調された変調ホール起電力信号を出力する。
第１のチョッパースイッチ１０３から出力される上述の変調ホール起電力信号は、第１の演算増幅器１０４を介して第２のスイッチ回路としての第２のチョッパースイッチ１０５に供給され、復調される。このように復調された信号（以下、適宜、復調ホール起電力信号という）に対してΔΣ変調を施すΔΣ変調器（この例では２次ΔΣ変調器）１０６が接続されている。
一方、第１のチョッパースイッチ１０３には、タイミング制御回路としてのクロック発生回路１０７からの第１のタイミング制御信号Ｃ１が供給される。第１のチョッパースイッチ１０３は、この第１のタイミング制御信号に同期して上述のバイアス電流の方向の切替えと接続関係の切替え動作（ホール素子の出力に対する変調動作）を行う。
一方、第１のチョッパースイッチ１０３には、タイミング制御回路としてのクロック発生回路１０７からの第１のタイミング制御信号Ｃ１が供給される。第１のチョッパースイッチ１０３は、この第１のタイミング制御信号に同期して上述のバイアス電流の方向の切替えと接続関係の切替え動作（ホール素子の出力に対する変調動作）を行う。
また、第２のチョッパースイッチ１０５には、クロック発生回路１０７からの第２のタイミング制御信号Ｃ２が供給され、第２のチョッパースイッチ１０５は、この第２のタイミング制御信号に同期して上述の復調動作を行う。
クロック発生回路１０７からの第２のタイミング制御信号は、ΔΣ変調器１０６にも供給される。
クロック発生回路１０７は、更に、サンプルクロックφ１およびφ２を生成し、ΔΣ変調器１０６にその各該当部へのスイッチ駆動用パルス信号として供給する。
クロック発生回路１０７からの第２のタイミング制御信号は、ΔΣ変調器１０６にも供給される。
クロック発生回路１０７は、更に、サンプルクロックφ１およびφ２を生成し、ΔΣ変調器１０６にその各該当部へのスイッチ駆動用パルス信号として供給する。
図２は、図１のホール起電力信号検出装置に適用される２次ΔΣ変調器の信号伝達特性を説明するための図である。図２においては、図１のホール起電力信号検出装置のうち、特に、第２のチョッパースイッチ１０５とΔΣ変調器１０６の部分における信号伝達特性を各該当する信号伝達要素で表している。
即ち、図２の信号伝達特性を実現する信号伝達要素は、第１のチョッパースイッチ１０３で変調されたホール起電力信号Ｖ＿ＨＡＬＬの復調を行う乗算部と、入出力の差をとる第１加減算部（微分部）と、第１積分器と、その後段の第２加減算部と、更にその後段の第２積分器と、その後段のコンパレータと、コンパレータの出力を第１加減算部および第２加減算部に負帰還するＤＡ変換器とを含んでいる。
即ち、図２の信号伝達特性を実現する信号伝達要素は、第１のチョッパースイッチ１０３で変調されたホール起電力信号Ｖ＿ＨＡＬＬの復調を行う乗算部と、入出力の差をとる第１加減算部（微分部）と、第１積分器と、その後段の第２加減算部と、更にその後段の第２積分器と、その後段のコンパレータと、コンパレータの出力を第１加減算部および第２加減算部に負帰還するＤＡ変換器とを含んでいる。
図３は、図２における乗算器、第１加減算部、および、第１積分器を含む破線図示の部分の信号伝達特性を実現するための一つの回路例を表す図である。
ホール素子によるホール起電力の正極側Ｖ＿ＨＡＬＬ＿Ｐの入力のオン・オフを制御するスイッチＳＷ１、ホール起電力の負極側Ｖ＿ＨＡＬＬ＿Ｎの入力のオン・オフを制御するスイッチＳＷ２が設けられ、スイッチＳＷ１からの入力Ｖ＿ＨＡＬＬ＿ＰはキャパシタＣｓ１を介して第２のチョッパースイッチ３１０の一方の入力端に入力され、スイッチＳＷ２からの入力Ｖ＿ＨＡＬＬ＿ＮはキャパシタＣｓ２を介して第２のチョッパースイッチ３１０の他方の入力端に入力されるように構成されている。
ホール素子によるホール起電力の正極側Ｖ＿ＨＡＬＬ＿Ｐの入力のオン・オフを制御するスイッチＳＷ１、ホール起電力の負極側Ｖ＿ＨＡＬＬ＿Ｎの入力のオン・オフを制御するスイッチＳＷ２が設けられ、スイッチＳＷ１からの入力Ｖ＿ＨＡＬＬ＿ＰはキャパシタＣｓ１を介して第２のチョッパースイッチ３１０の一方の入力端に入力され、スイッチＳＷ２からの入力Ｖ＿ＨＡＬＬ＿ＮはキャパシタＣｓ２を介して第２のチョッパースイッチ３１０の他方の入力端に入力されるように構成されている。
ここに、図３における第２のチョッパースイッチ３１０は図１における第２のチョッパースイッチ１０５に該当する。
第２のチョッパースイッチ３１０の一方の出力端はスイッチＳＷ３を介して第２の演算増幅器３２０の一方の入力端に接続され、第２のチョッパースイッチ３１０の他方の出力端はスイッチＳＷ４を介して第２の演算増幅器３２０の他方の入力端に接続されている。
また、第２の演算増幅器３２０の一方の出力端から一方の入力端への帰還路にはキャパシタＣFB１が介挿され、同様に、他方の出力端から他方の入力端への帰還路にはキャパシタＣFB２が介挿されている。
第２のチョッパースイッチ３１０の一方の出力端はスイッチＳＷ３を介して第２の演算増幅器３２０の一方の入力端に接続され、第２のチョッパースイッチ３１０の他方の出力端はスイッチＳＷ４を介して第２の演算増幅器３２０の他方の入力端に接続されている。
また、第２の演算増幅器３２０の一方の出力端から一方の入力端への帰還路にはキャパシタＣFB１が介挿され、同様に、他方の出力端から他方の入力端への帰還路にはキャパシタＣFB２が介挿されている。
一方、ＤＡ変換器３３０の一方の出力端（信号Ｖｒｅｆ＿Ｐ）にはスイッチＳＷ５を介してキャパシタＣDAC１の一端側が接続され、同様に、他方の出力端（信号Ｖｒｅｆ＿Ｎ）にはスイッチＳＷ６を介してキャパシタＣDAC２の一端側が接続されている。
また、キャパシタＣDAC１の他端側が第２の演算増幅器３２０の一方の入力端に接続され、同様に、キャパシタＣDAC２の他端側が第２の演算増幅器３２０の第２の演算増幅器３２０の他方の入力端に接続されている。
更に、キャパシタＣｓ１とキャパシタＣｓ２との各入力側がスイッチＳＷ７とスイッチＳＷ８との直列接続体（スイッチＳＷ７がホール起電力の正極側Ｖ＿ＨＡＬＬ＿Ｐとなる関係）で結ばれ、両スイッチＳＷ７およびＳＷ８の接続中点が接地されている。
また、キャパシタＣDAC１の他端側が第２の演算増幅器３２０の一方の入力端に接続され、同様に、キャパシタＣDAC２の他端側が第２の演算増幅器３２０の第２の演算増幅器３２０の他方の入力端に接続されている。
更に、キャパシタＣｓ１とキャパシタＣｓ２との各入力側がスイッチＳＷ７とスイッチＳＷ８との直列接続体（スイッチＳＷ７がホール起電力の正極側Ｖ＿ＨＡＬＬ＿Ｐとなる関係）で結ばれ、両スイッチＳＷ７およびＳＷ８の接続中点が接地されている。
同様に、キャパシタＣｓ１とキャパシタＣｓ２との各出力側がスイッチＳＷ９とスイッチＳＷ１０との直列接続体（スイッチＳＷ９がホール起電力の正極側Ｖ＿ＨＡＬＬ＿Ｐとなる関係）で結ばれ、両スイッチＳＷ９およびＳＷ１０の接続中点が接地されている。
更に、同様に、キャパシタＣDAC１とキャパシタＣDAC２との各入力側がスイッチＳＷ１１とスイッチＳＷ１２との直列接続体（スイッチＳＷ１１がＤＡ変換器３３０の一方の出力Ｖｒｅｆ＿Ｐ側となる関係）で結ばれ、両スイッチＳＷ１１およびＳＷ１２の接続中点が接地されている。
更に、同様に、キャパシタＣDAC１とキャパシタＣDAC２との各入力側がスイッチＳＷ１１とスイッチＳＷ１２との直列接続体（スイッチＳＷ１１がＤＡ変換器３３０の一方の出力Ｖｒｅｆ＿Ｐ側となる関係）で結ばれ、両スイッチＳＷ１１およびＳＷ１２の接続中点が接地されている。
同様に、キャパシタＣDAC１とキャパシタＣDAC２との各出力側が、スイッチＳＷ１３とスイッチＳＷ１４との直列接続体（スイッチＳＷ１１がＤＡ変換器３３０の一方の出力Ｖｒｅｆ＿Ｐ側となる関係）で結ばれ、両スイッチＳＷ１３およびＳＷ１４の接続中点が接地されている。
そして、上述の各スイッチＳＷ３、ＳＷ４、ＳＷ７、ＳＷ８、ＳＷ１１、ＳＷ１２には、サンプルクロックφ１が供給されてそのオン・オフの動作が制御される。
そして、上述の各スイッチＳＷ３、ＳＷ４、ＳＷ７、ＳＷ８、ＳＷ１１、ＳＷ１２には、サンプルクロックφ１が供給されてそのオン・オフの動作が制御される。
また、スイッチＳＷ１、ＳＷ２、ＳＷ９、ＳＷ１０、ＳＷ１３、ＳＷ１４には、サンプルクロックφ２が供給されてそのオン・オフの動作が制御される。
本例では、サンプルクロックφ１およびφ２がハイレベルの期間に各対応するスイッチがオンとなり、ローレベルの期間にオフとなるように制御される。
尚、第２の演算増幅器３２０の一方の出力端からのキャパシタＣFB１が介挿された帰還路が第２の演算増幅器３２０の一方の入力端に接続されている導体上の部位をＣＭ１とし、第２の演算増幅器３２０の他方の出力端からのキャパシタＣFB２が介挿された帰還路が第２の演算増幅器３２０の他方の入力端に接続されている導体上の部位をＣＭ２とする。
本例では、サンプルクロックφ１およびφ２がハイレベルの期間に各対応するスイッチがオンとなり、ローレベルの期間にオフとなるように制御される。
尚、第２の演算増幅器３２０の一方の出力端からのキャパシタＣFB１が介挿された帰還路が第２の演算増幅器３２０の一方の入力端に接続されている導体上の部位をＣＭ１とし、第２の演算増幅器３２０の他方の出力端からのキャパシタＣFB２が介挿された帰還路が第２の演算増幅器３２０の他方の入力端に接続されている導体上の部位をＣＭ２とする。
以上の構成を有する図３の回路では、サンプルクロックφ２がハイレベルの期間に、ホール起電力の正極側Ｖ＿ＨＡＬＬ＿ＰおよびＶ＿ＨＡＬＬ＿Ｎの値に応じて、キャパシタＣｓ１とキャパシタＣｓ２とが充電される。
また、同様に、サンプルクロックφ２がハイレベルの期間に、ＤＡ変換器３３０の一方の出力端（信号Ｖｒｅｆ＿Ｐ）および他方の出力端（信号Ｖｒｅｆ＿Ｎ）の電圧値に応じて、キャパシタＣDAC１とキャパシタＣDAC２とが充電される。
また、同様に、サンプルクロックφ２がハイレベルの期間に、ＤＡ変換器３３０の一方の出力端（信号Ｖｒｅｆ＿Ｐ）および他方の出力端（信号Ｖｒｅｆ＿Ｎ）の電圧値に応じて、キャパシタＣDAC１とキャパシタＣDAC２とが充電される。
一方、サンプルクロックφ１がハイレベルの期間に、キャパシタＣｓ１、Ｃｓ２、ＣDAC１、キャパシタＣDAC２が放電されるが、他方、この期間にキャパシタＣFB１とＣFB２とが充電される。
ここで、サンプルクロックφ１とサンプルクロックφ２とは、ハイレベルの期間がオーバーラップしないように調整されている。これは、サンプルクロックφ１に応答してオンになるスイッチとサンプルクロックφ２に応答してオンになるスイッチとが同時にオンとならないように制御するためであるが、この種のスイッチトキャパシタ回路の駆動について必須の事項であり、一般的に実施されている制御態様である。
サンプルクロックφ２がローレベルの期間に、ホール起電力の正極側Ｖ＿ＨＡＬＬ＿ＰおよびＶ＿ＨＡＬＬ＿Ｎの値に応じて充電されたキャパシタＣｓ１およびキャパシタＣｓ２の電荷は、サンプルクロックφ１がハイレベルの期間にキャパシタＣFB１およびＣFB２に移送される。
ここで、サンプルクロックφ１とサンプルクロックφ２とは、ハイレベルの期間がオーバーラップしないように調整されている。これは、サンプルクロックφ１に応答してオンになるスイッチとサンプルクロックφ２に応答してオンになるスイッチとが同時にオンとならないように制御するためであるが、この種のスイッチトキャパシタ回路の駆動について必須の事項であり、一般的に実施されている制御態様である。
サンプルクロックφ２がローレベルの期間に、ホール起電力の正極側Ｖ＿ＨＡＬＬ＿ＰおよびＶ＿ＨＡＬＬ＿Ｎの値に応じて充電されたキャパシタＣｓ１およびキャパシタＣｓ２の電荷は、サンプルクロックφ１がハイレベルの期間にキャパシタＣFB１およびＣFB２に移送される。
ここで、第２のチョッパースイッチ３１０の切替えタイミングとしては、サンプルクロックφ２がハイレベルの期間（サンプルクロックφ１がローレベルでスイッチＳＷ３およびＳＷ４がオフ状態の期間）に行う必要がある。この理由は、上述の導体上の部位ＣＭ１およびＣＭ２は、サンプルクロックφ１がハイレベルの期間では、容量素子（キャパシタ）のみで囲まれた高インピーダンスの導体部となっており、この期間に第２のチョッパースイッチ３１０を切替えると、この切替えの過渡期間に生じるノイズがオン状態のスイッチＳＷ３およびＳＷ４を通して第２の演算増幅器３２０の入力端に達してしまいノイズの増加を招くからである。また、更に、導体上の部位ＣＭ１およびＣＭ２の間に蓄積された電荷のバランスが崩れて第２の演算増幅器３２０から出力が得られなくなる等の問題が生じるからである。
図４は、図３にその要部の構成例が示された図１のホール起電力信号検出装置における各部の信号のタイミング図である。
図４（Ａ）はサンプルクロックφ１の信号波形図、図４（Ｂ）はサンプルクロックφ２の信号波形図、図４（Ｃ）は、第１のタイミング制御信号Ｃ１の信号波形図、図４（Ｄ）はΔΣ変調器の演算増幅器（図３の例では第２の演算増幅器３２０）に入力されるホール起電力信号の信号波形図、図４（Ｅ）は第２のタイミング制御信号Ｃ２の信号波形図である。
図４（Ａ）はサンプルクロックφ１の信号波形図、図４（Ｂ）はサンプルクロックφ２の信号波形図、図４（Ｃ）は、第１のタイミング制御信号Ｃ１の信号波形図、図４（Ｄ）はΔΣ変調器の演算増幅器（図３の例では第２の演算増幅器３２０）に入力されるホール起電力信号の信号波形図、図４（Ｅ）は第２のタイミング制御信号Ｃ２の信号波形図である。
既述のように、サンプルクロックφ１とサンプルクロックφ２とは、ハイレベルの期間がオーバーラップしないように調整されており、図４（Ａ）と図４（Ｂ）とを対照して明らかな通り、両サンプルクロックφ１およびφ２間にはノンオーバーラップ期間が設けられている。
図４（Ｃ）に示した第１のタイミング制御信号Ｃ１による第１のチョッパースイッチ１０３の切替え動作は、この第１のタイミング制御信号Ｃ１の立上りに同期して行われる。即ち、第１のチョッパースイッチ１０３は、第１のタイミング制御信号Ｃ１の立上りに同期して、入力信号が極性を反転して出力される状態から、入力信号が極性を反転せずに出力される状態へと切替えられる。そして、この切替え動作に同期して、バイアス電流の向きが切替えられる。
図４（Ｃ）に示した第１のタイミング制御信号Ｃ１による第１のチョッパースイッチ１０３の切替え動作は、この第１のタイミング制御信号Ｃ１の立上りに同期して行われる。即ち、第１のチョッパースイッチ１０３は、第１のタイミング制御信号Ｃ１の立上りに同期して、入力信号が極性を反転して出力される状態から、入力信号が極性を反転せずに出力される状態へと切替えられる。そして、この切替え動作に同期して、バイアス電流の向きが切替えられる。
従って、第１のタイミング制御信号Ｃ１の立上り（即ち第１のチョッパースイッチ１０３の切替え動作によるバイアス電流の向きの切替え）はサンプルクロックφ１の立上りに同期して行われる。即ち、ホール起電力信号は、第１のタイミング制御信号Ｃ１に同期してその極性が反転するようにして第１のチョッパースイッチ１０３から出力される。
従って、第１のタイミング制御信号Ｃ１の立上り時点から、新たに切替えられた極性による復調ホール起電力信号でキャパシタＣｓ１、Ｃｓ２への充電が開始することになる。換言すれば、第１のタイミング制御信号Ｃ１の立上り時点から、キャパシタＣｓ１、Ｃｓ２に蓄積される復調ホール起電力信号は立上り始めることになる。そして、キャパシタＣｓ１、Ｃｓ２が復調ホール起電力信号の電圧値に十分近接して整定するまでの時間が、ここでのセトリングタイムであり、復調ホール起電力信号の電圧値に達する以前に充電が停止されてそのときの電圧値がホールドされた場合には、ホールドされた電圧値と到達すべき復調ホール起電力信号の電圧値との差分がセトリングエラーとなる。
従って、第１のタイミング制御信号Ｃ１の立上り時点から、新たに切替えられた極性による復調ホール起電力信号でキャパシタＣｓ１、Ｃｓ２への充電が開始することになる。換言すれば、第１のタイミング制御信号Ｃ１の立上り時点から、キャパシタＣｓ１、Ｃｓ２に蓄積される復調ホール起電力信号は立上り始めることになる。そして、キャパシタＣｓ１、Ｃｓ２が復調ホール起電力信号の電圧値に十分近接して整定するまでの時間が、ここでのセトリングタイムであり、復調ホール起電力信号の電圧値に達する以前に充電が停止されてそのときの電圧値がホールドされた場合には、ホールドされた電圧値と到達すべき復調ホール起電力信号の電圧値との差分がセトリングエラーとなる。
一方、第２のタイミング制御信号Ｃ２による第２のチョッパースイッチ３１０（図１では１０５）の切替え動作は、上述したような理由により、サンプルクロックφ２がハイレベルの期間（即ち、サンプルクロックφ１がローレベルでスイッチＳＷ３およびＳＷ４がオフ状態の期間）に行う必要があり、この例では、サンプルクロックφ２の立上りに同期して切替え動作が行われる。
図３中のΔΣ変調器においてホール起電力信号が最終的に第２の演算増幅器３２０に取り込まれるレベルとなる時点はサンプルクロックφ２の立下り時点であるため、ホール起電力信号のセトリングのために許容される期間は、第１のタイミング制御信号Ｃ１の立上り時点がサンプルクロックφ２の立下り時点に対して先行しているリード期間となる。第１のタイミング制御信号Ｃ１の立上りはサンプルクロックφ１の立上りと同期しているため、このリード期間は、サンプルクロックＣ１のハイレベルの期間（パルス幅）とサンプルクロックφ２のハイレベルの期間（パルス幅）との和の期間となる。上述のリード期間は、サンプルクロックφ２のパルス幅よりも長い期間であればセトリングエラーを低減する効果が認められるが、図３の実施の形態の場合、このリード期間はサンプルクロックφ２のパルス幅の２倍に相当している。
この場合、サンプルクロックφ２は、ΔΣ変調器の第２の演算増幅器３２０への信号をホールドするタイミングを規定するホールドタイミング信号である。そして、サンプルクロックφ２の立下りが上述のようにホール起電力信号をホールドするタイミングを既定するタイミング規定エッジ部である。
図５は、図４のタイミング図における現象の説明のために対比して用いる図である。即ち、図５では、図４におけるように位相差を持つ２つのタイミング制御信号Ｃ１およびＣ２を各別に用意せず、共通の（単一の）タイミング制御信号Ｃ０によってバイアス電流の向きの切替え（即ち第１のチョッパースイッチ１０３の切替え動作）とホール起電力信号の復調処理（即ち第２のチョッパースイッチ１０５（３１０）の切替え動作）とを同期して行うことを想定した場合の各部の信号のタイミングを表している。
図５は、図４のタイミング図における現象の説明のために対比して用いる図である。即ち、図５では、図４におけるように位相差を持つ２つのタイミング制御信号Ｃ１およびＣ２を各別に用意せず、共通の（単一の）タイミング制御信号Ｃ０によってバイアス電流の向きの切替え（即ち第１のチョッパースイッチ１０３の切替え動作）とホール起電力信号の復調処理（即ち第２のチョッパースイッチ１０５（３１０）の切替え動作）とを同期して行うことを想定した場合の各部の信号のタイミングを表している。
図５（Ａ）はサンプルクロックφ１の信号波形図、図５（Ｂ）はサンプルクロックφ２の信号波形図、図５（Ｃ）は、共通のタイミング制御信号Ｃ０の信号波形図、図４（Ｄ）はΔΣ変調器の演算増幅器に入力されるホール起電力信号の信号波形図である。
この場合、タイミング制御信号Ｃ０は第２のチョッパースイッチ１０５（３１０）の切替え動作を制御するものであることから、既述の理由により、サンプルクロックφ２がハイレベルの期間（即ち、サンプルクロックφ１がローレベルでスイッチＳＷ３およびＳＷ４がオフ状態の期間）にのみ信号の立上り部であるタイミング規定エッジ部が位置して切替えを行わせる動作が許容されるという制約がある。
この場合、タイミング制御信号Ｃ０は第２のチョッパースイッチ１０５（３１０）の切替え動作を制御するものであることから、既述の理由により、サンプルクロックφ２がハイレベルの期間（即ち、サンプルクロックφ１がローレベルでスイッチＳＷ３およびＳＷ４がオフ状態の期間）にのみ信号の立上り部であるタイミング規定エッジ部が位置して切替えを行わせる動作が許容されるという制約がある。
上述のような制約があるため、タイミング制御信号Ｃ０はその立上り部であるタイミング規定エッジ部を、図４（Ｃ）の第１のタイミング制御信号におけるようにサンプルクロックφ２の立下りエッジの時点からサンプルクロックφ２のパルス幅を超える期間だけリードした時点に設定することができない。
従って、図５（Ｃ）を、図４（Ｃ）と比較して顕著なごとく、共通の（単一の）タイミング制御信号Ｃ０によってバイアス電流の向きの切替え（即ち第１のチョッパースイッチ１０３の切替え動作）とホール起電力信号の復調処理（即ち第２のチョッパースイッチ１０５（３１０）の切替え動作）とを同期して行う場合には、セトリングのために許容される期間は、サンプルクロックφ２がハイレベルの期間（即ち、サンプルクロックφ１がローレベルでスイッチＳＷ３およびＳＷ４がオフ状態の期間）のみである。このため、サンプルクロックφ２の立下りのタイミングではホール起電力信号が十分に整定するに到れないままで、その時点での信号の値が取り込まれてしまう。即ち、ΔΣ変調器の演算増幅器に入力されるホール起電力信号が破線図示のように時定数を経過して整定するに到れず、実線図示のようなレベルに留まってしまうことになる。
従って、図５（Ｃ）を、図４（Ｃ）と比較して顕著なごとく、共通の（単一の）タイミング制御信号Ｃ０によってバイアス電流の向きの切替え（即ち第１のチョッパースイッチ１０３の切替え動作）とホール起電力信号の復調処理（即ち第２のチョッパースイッチ１０５（３１０）の切替え動作）とを同期して行う場合には、セトリングのために許容される期間は、サンプルクロックφ２がハイレベルの期間（即ち、サンプルクロックφ１がローレベルでスイッチＳＷ３およびＳＷ４がオフ状態の期間）のみである。このため、サンプルクロックφ２の立下りのタイミングではホール起電力信号が十分に整定するに到れないままで、その時点での信号の値が取り込まれてしまう。即ち、ΔΣ変調器の演算増幅器に入力されるホール起電力信号が破線図示のように時定数を経過して整定するに到れず、実線図示のようなレベルに留まってしまうことになる。
一方、図１乃至図４を参照して説明した本発明の実施の形態では、第１のチョッパースイッチ１０３の切替え動作のタイミングを制御する第１のタイミング制御信号Ｃ１は、上述のようにサンプルクロックφ１およびφ２との関係で制約を受ける第２のタイミング制御信号Ｃ２（図５ではタイミング制御信号Ｃ０がこれに相当する）におけるような制約を受けることなくその位相を設定することが可能である。
従って、図１乃至図４を参照して説明した本発明の実施の実施の形態では、第１のタイミング制御信号Ｃ１の位相を第２のタイミング制御信号Ｃ２の位相に対してホールドタイミング信号としてのサンプルクロックφ２のパルス幅を超えるリード期間を持つように設定することが可能になっている。
既述のように、セトリング期間を短縮することは演算増幅器のスルーレートを向上させることによっても実現できるが、消費電流の増大を招来することになり、望ましくない。
既述のように、セトリング期間を短縮することは演算増幅器のスルーレートを向上させることによっても実現できるが、消費電流の増大を招来することになり、望ましくない。
この点についても、本発明の実施の形態では、タイミング制御の位相を選択することによって消費電流の増大といった問題を派生させることなくセトリングのために許容される期間を十分に確保することが可能になる。
図６は、図２における乗算器、第１加減算部、および、第１積分器を含む破線図示の部分の信号伝達特性を実現するための他の回路例を表す図である。図６において既述の図３との対応部は同一の参照符号を附して示し、それら各部の説明は図３を参照して説明したところを援用する。
図６は、図２における乗算器、第１加減算部、および、第１積分器を含む破線図示の部分の信号伝達特性を実現するための他の回路例を表す図である。図６において既述の図３との対応部は同一の参照符号を附して示し、それら各部の説明は図３を参照して説明したところを援用する。
図６の場合は、ΔΣ変調器を構成する演算増幅器３２１をチョッパーアンプで構成している。また、このような演算増幅器３２１におけるチョッパーの切替えのタイミングも、既述のような第２のタイミング制御信号Ｃ２によって行うように構成している。即ち、全差動型演算増幅器はその入力部および出力部間の内部での接続関係が第２のタイミング制御信号Ｃ２に同期して切り替えられる。そして、演算増幅器３２１の入力部に供給される復調ホール起電力信号がホールドタイミング信号であるサンプルクロックφ２のタイミング規定エッジ部でホールドされるように構成されている。
一方、ホール起電力信号の極性は第１のタイミング制御信号によって切替えられる点は既述の実施の形態と同様である。従って、図６の実施の形態に関する各部の信号のタイミング図は既述の図４と変わりがない。従って、ホール起電力信号のセトリングのために許容される期間は、サンプルクロックφ１のハイレベルの期間とサンプルクロックφ２のハイレベルの期間との和の期間となる。
更に、図６の実施の形態では、ΔΣ変調器の演算増幅器３２１のオフセットに対しても、ホール素子や演算増幅器３２０におけると同様にホール起電力信号と周波数分離できるため、この点では一層望ましい特性が得られる。
また、上述の各実施の形態では、ホール起電力信号をＡＤ変換する方法として、２次のΔΣ変調器を用いたが、適用可能なΔΣ変調器はこれに限られず、より高次のΔΣ変調器や、或いは、他のサンプルホールド回路等の構成のものであってもよい。即ち、スイッチトキャパシタ方式の回路であれば、本発明のホール素子のバイアス電流の切替えタイミングを、ホール起電力信号を復調するスイッチの切替えタイミングよりも先行した時点で実行する方式を容易に適用して、望ましい特性を得ることが可能である。
また、上述の各実施の形態では、ホール起電力信号をＡＤ変換する方法として、２次のΔΣ変調器を用いたが、適用可能なΔΣ変調器はこれに限られず、より高次のΔΣ変調器や、或いは、他のサンプルホールド回路等の構成のものであってもよい。即ち、スイッチトキャパシタ方式の回路であれば、本発明のホール素子のバイアス電流の切替えタイミングを、ホール起電力信号を復調するスイッチの切替えタイミングよりも先行した時点で実行する方式を容易に適用して、望ましい特性を得ることが可能である。
１０１…………………ホール素子
１０２…………………バイアス電流源
１０３…………………第１のチョッパースイッチ
１０４…………………演算増幅器
１０５…………………第２のチョッパースイッチ
１０６…………………ΔΣ変調器
１０２…………………バイアス電流源
１０３…………………第１のチョッパースイッチ
１０４…………………演算増幅器
１０５…………………第２のチョッパースイッチ
１０６…………………ΔΣ変調器
Claims (6)
- バイアス電流が経時的に向きを切替えて供給され同時にホール起電力の検出を可能にする複数対の接続端を有するホール素子にバイアス電流を供給し当該ホール素子からのホール起電力を検出するホール起電力信号検出装置であって、
バイアス電流を生成するバイアス電流源と、当該ホール素子におけるバイアス電流をその向きが経時的に切替わるように前記バイアス電流源と当該ホール素子の複数対の接続端との接続関係を切替えて供給すると共に該接続関係の切替えに同期した極性の切替えを行って当該ホール素子のホール起電力が変調された変調ホール起電力信号を出力する第１のスイッチ回路と、前記変調ホール起電力信号に対し前記第１のスイッチ回路における切替え動作に対応した信号極性の切替え動作を行って復調を行い復調ホール起電力信号を得る第２のスイッチ回路と、前記復調ホール起電力信号に対しΔΣ変調をかけるΔΣ変調器と、前記第１のスイッチ回路における接続関係の切替え動作のタイミングを規定する第１のタイミング制御信号を生成して前記第１のスイッチ回路に供給し、前記第２のスイッチ回路における信号極性の切替え動作のタイミング規定する第２のタイミング制御信号を生成して前記第２のスイッチ回路に供給し、且つ、前記ΔΣ変調器における演算増幅器への信号をホールドするタイミングを規定するホールドタイミング信号を生成して前記ΔΣ変調器に供給するタイミング制御回路と、を備え、前記タイミング制御回路は、前記第１のタイミング制御信号のタイミング規定エッジ部と前記ホールドタイミング信号のタイミング規定エッジ部との時間間隔が前記ホールドタイミング信号のパルス幅よりも大きくなるように前記第１のタイミング制御信号およびホールドタイミング信号を生成することを特徴とするホール起電力信号検出装置。 - 前記ΔΣ変調器は、スイッチトキャパシタ方式の回路構成を有することを特徴とする請求項１に記載のホール起電力信号検出装置。
- 前記タイミング制御回路は、前記第１のタイミング制御信号のタイミング規定エッジ部と前記ホールドタイミング信号のタイミング規定エッジ部との時間間隔が前記ホールドタイミング信号のパルス幅の２倍になるように前記第１のタイミング制御信号およびホールドタイミング信号を生成することを特徴とする請求項１乃至２の何れか一項に記載のホール起電力信号検出装置。
- 前記ΔΣ変調器は、２次のΔΣ変調器であることを特徴とする請求項１乃至３の何れか一項に記載のホール起電力信号検出装置。
- 前記ΔΣ変調器は、全差動型演算増幅器を含んで構成され、前記全差動型演算増幅器はその入力部および出力部間の内部での接続関係が前記第２のタイミング制御信号に同期して切り替えられ、且つ、当該入力部に供給される前記復調ホール起電力信号が前記ホールドタイミング信号のタイミング規定エッジ部でホールドされるように構成されていることを特徴とする請求項１乃至４の何れか一項に記載のホール起電力信号検出装置。
- バイアス電流が経時的に向きを切替えて供給され同時にホール起電力の検出を可能にする複数対の接続端を有するホール素子にバイアス電流を供給し当該ホール素子からのホール起電力を検出するホール起電力信号検出装置であって、
バイアス電流を生成するバイアス電流源と、当該ホール素子におけるバイアス電流をその向きが経時的に切替わるように前記バイアス電流源と当該ホール素子の複数対の接続端との接続関係を切替えて供給すると共に該接続関係の切替えに同期した極性の切替えを行って当該ホール素子のホール起電力が変調された変調ホール起電力信号を出力する第１のスイッチ回路と、前記変調ホール起電力信号に対し前記第１のスイッチ回路における切替え動作に対応した信号極性の切替え動作を行って復調を行い復調ホール起電力信号を得る第２のスイッチ回路と、前記復調ホール起電力信号に対しΔΣ変調をかけるΔΣ変調器と、前記第１のスイッチ回路における接続関係の切替え動作のタイミングを規定する第１のタイミング制御信号を生成して前記第１のスイッチ回路に供給し、前記第２のスイッチ回路における信号極性の切替え動作のタイミング規定する第２のタイミング制御信号を生成して前記第２のスイッチ回路に供給し、且つ、前記ΔΣ変調器における演算増幅器への信号をホールドするタイミングを規定するホールドタイミング信号を生成して前記ΔΣ変調器に供給するタイミング制御回路と、を備え、前記タイミング制御回路は前記第１のタイミング制御信号の位相を前記第２のタイミング制御信号の位相に対して前記ホールドタイミング信号のパルス幅を超えるリード期間を持つように設定することを特徴とするホール起電力信号検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010034992A JP5314619B2 (ja) | 2010-02-19 | 2010-02-19 | ホール起電力信号検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010034992A JP5314619B2 (ja) | 2010-02-19 | 2010-02-19 | ホール起電力信号検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2011169811A true JP2011169811A (ja) | 2011-09-01 |
| JP5314619B2 JP5314619B2 (ja) | 2013-10-16 |
Family
ID=44684081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010034992A Expired - Fee Related JP5314619B2 (ja) | 2010-02-19 | 2010-02-19 | ホール起電力信号検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5314619B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013111521A1 (ja) | 2012-01-25 | 2013-08-01 | 旭化成エレクトロニクス株式会社 | ホール起電力信号検出回路及びその電流センサ |
| JP2013156079A (ja) * | 2012-01-27 | 2013-08-15 | Asahi Kasei Electronics Co Ltd | 信号処理装置、回転角度検出装置及び調整値設定装置 |
| KR101791243B1 (ko) * | 2016-03-28 | 2017-10-27 | 국민대학교산학협력단 | 홀 센서 장치 |
| KR20180104007A (ko) * | 2016-01-15 | 2018-09-19 | 레이크 쇼어 크라이오트로닉스 인코포레이티드 | 고속 홀 효과 측정 시스템 |
| KR101905341B1 (ko) * | 2014-09-04 | 2018-10-05 | 더 팀켄 컴퍼니 | 오프셋 보상이 되는 홀 효과 센서 회로 |
| CN111953323A (zh) * | 2020-07-28 | 2020-11-17 | 北京中星微电子有限公司 | 用于采集信号的电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003081182A1 (fr) * | 2002-03-22 | 2003-10-02 | Asahi Kasei Emd Corporation | Appareil et systeme de determination d'angle |
| JP2005043228A (ja) * | 2003-07-22 | 2005-02-17 | Asahi Kasei Electronics Co Ltd | デジタル角度測定システム |
| JP2005300303A (ja) * | 2004-04-09 | 2005-10-27 | Toko Inc | センサ回路 |
-
2010
- 2010-02-19 JP JP2010034992A patent/JP5314619B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003081182A1 (fr) * | 2002-03-22 | 2003-10-02 | Asahi Kasei Emd Corporation | Appareil et systeme de determination d'angle |
| JP2005043228A (ja) * | 2003-07-22 | 2005-02-17 | Asahi Kasei Electronics Co Ltd | デジタル角度測定システム |
| JP2005300303A (ja) * | 2004-04-09 | 2005-10-27 | Toko Inc | センサ回路 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013111521A1 (ja) | 2012-01-25 | 2013-08-01 | 旭化成エレクトロニクス株式会社 | ホール起電力信号検出回路及びその電流センサ |
| US10976384B2 (en) | 2012-01-25 | 2021-04-13 | Asahi Kasei Microdevices Corporation | Hall electromotive force signal detection circuit having a difference calculation circuit and current sensor thereof |
| US11493569B2 (en) | 2012-01-25 | 2022-11-08 | Asahi Kasei Microdevices Corporation | Hall electromotive force signal detection circuit having a difference calculation circuit and current sensor thereof |
| US11946987B2 (en) | 2012-01-25 | 2024-04-02 | Asahi Kasei Microdevices Corporation | Hall electromotive force signal detection circuit having a difference calculation circuit and current sensor thereof |
| JP2013156079A (ja) * | 2012-01-27 | 2013-08-15 | Asahi Kasei Electronics Co Ltd | 信号処理装置、回転角度検出装置及び調整値設定装置 |
| KR101905341B1 (ko) * | 2014-09-04 | 2018-10-05 | 더 팀켄 컴퍼니 | 오프셋 보상이 되는 홀 효과 센서 회로 |
| US10466311B2 (en) | 2014-09-04 | 2019-11-05 | The Timken Company | Hall effect sensor circuit with offset compensation |
| KR20180104007A (ko) * | 2016-01-15 | 2018-09-19 | 레이크 쇼어 크라이오트로닉스 인코포레이티드 | 고속 홀 효과 측정 시스템 |
| KR102521705B1 (ko) | 2016-01-15 | 2023-04-13 | 레이크 쇼어 크라이오트로닉스 인코포레이티드 | 고속 홀 효과 측정 시스템 |
| KR101791243B1 (ko) * | 2016-03-28 | 2017-10-27 | 국민대학교산학협력단 | 홀 센서 장치 |
| CN111953323A (zh) * | 2020-07-28 | 2020-11-17 | 北京中星微电子有限公司 | 用于采集信号的电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5314619B2 (ja) | 2013-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5314619B2 (ja) | ホール起電力信号検出装置 | |
| JP4924370B2 (ja) | Σδ型ａｄ変換器およびそれを用いた角速度センサ | |
| US7994958B2 (en) | Multi-level feed-back digital-to-analog converter using a chopper voltage reference for a switched capacitor sigma-delta analog-to-digital converter | |
| Shin et al. | A delta–sigma interface circuit for capacitive sensors with an automatically calibrated zero point | |
| US5563597A (en) | Switched-capacitor one-bit digital-to-analog converter with low sensitivity to op-amp offset voltage | |
| US7235983B2 (en) | One terminal capacitor interface circuit | |
| US7142143B2 (en) | Time-continuous sigma/delta analog-to-digital converter | |
| JP5565859B2 (ja) | デルタシグマａｄ変換器 | |
| JP2009033303A (ja) | Ａ／ｄ変換器及び半導体装置 | |
| TW201349757A (zh) | 積分三角轉換器中用於將參考電流自輸入信號分隔開之方法及裝置 | |
| US8624767B2 (en) | Electronic device and method for analog to digital conversion according to delta-sigma modulation using double sampling | |
| JP5369525B2 (ja) | Ｐｌｌ回路およびそれを用いた角速度センサ | |
| JP5341745B2 (ja) | 磁気検出装置 | |
| EP3355475A1 (en) | Signal processing arrangement for a hall sensor and signal processing method for a hall sensor | |
| JP2009260605A (ja) | Δς変調器及びδς型ａｄ変換器 | |
| JP5342045B2 (ja) | 角度検出装置および角度検出方法 | |
| US20050212591A1 (en) | Switched capacitor signal scaling circuit | |
| JP5043878B2 (ja) | 角度検出装置および角度検出方法 | |
| JP3843232B2 (ja) | デルタシグマ変換器のオフセット補正装置及び電力量計 | |
| US20230421170A1 (en) | Delta-sigma modulator | |
| JP2011244200A (ja) | デルタシグマ変調装置 | |
| JP3138558B2 (ja) | Ａ／ｄ変換回路 | |
| JP3226657B2 (ja) | Δςモジュレータ | |
| JP4952858B2 (ja) | Σδ型ａｄ変換器を用いた角速度センサ | |
| JP2003264464A (ja) | Ｄ／ａ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120809 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130611 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130705 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5314619 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |