JP2005300303A - センサ回路 - Google Patents

センサ回路 Download PDF

Info

Publication number
JP2005300303A
JP2005300303A JP2004115498A JP2004115498A JP2005300303A JP 2005300303 A JP2005300303 A JP 2005300303A JP 2004115498 A JP2004115498 A JP 2004115498A JP 2004115498 A JP2004115498 A JP 2004115498A JP 2005300303 A JP2005300303 A JP 2005300303A
Authority
JP
Japan
Prior art keywords
period
error amplifier
terminal
terminal pair
detection signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004115498A
Other languages
English (en)
Other versions
JP4303631B2 (ja
Inventor
Koichi Sakai
弘一 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toko Inc
Original Assignee
Toko Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toko Inc filed Critical Toko Inc
Priority to JP2004115498A priority Critical patent/JP4303631B2/ja
Publication of JP2005300303A publication Critical patent/JP2005300303A/ja
Application granted granted Critical
Publication of JP4303631B2 publication Critical patent/JP4303631B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

【課題】 オフセットキャンセルのための回路動作に要する時間を短縮する。
【解決手段】 ホール素子HALと誤差増幅器AMP1の入力端子の間に第2のスイッチ回路網20を接続し、電圧源Vrと誤差増幅器AMP1の入力端子の間に第3のスイッチ回路網30を接続する。第2のスイッチ回路網20は、第1の期間の開始から所定時間だけ遅延して開始し、第1の期間と同時に終了する第3の期間の間、ホール素子HALの端子X1−X2間に生じた検出信号を誤差増幅器AMP1に供給する。ここで第3のスイッチ回路網3は、第3の期間の開始から第3の期間の継続時間よりも短い所定時間の間、誤差増幅器AMP1の入力端子およびその入力端子に第2の回路網20を介して接続されている端子対X1、X2に対し、電圧源Vrから固定された電圧信号を供給し、強制的に浮遊容量に充放電させる。
【選択図】 図1

Description

本発明は、ホール素子を用いたセンサ回路に関し、オフセットキャンセルのための回路動作に要する時間を短縮するための技術に関するものである。
図4には、ホール素子やその周辺回路に生じるオフセットを、ホール素子に供給するバイアス電流の流通方向とホール電圧の検出方向を切り換えてキャンセルするようにしたセンサ回路(一部)の一例の回路図を示した。
図4において、ホール素子HALには端子X1とX2からなる第1の端子対と、端子Y1とY2からなる第2の端子対が設けられている。このうち、端子X1はスイッチ11のb接点に接続し、端子X2はスイッチ12のb接点に接続し、端子Y1はスイッチ11のa接点に接続し、端子Y2はスイッチ12のa接点に接続する。なお、スイッチ11の可動接点は電源ラインVccに接続し、スイッチ12の可動接点はグランドに接続する。このスイッチ11と12により第1のスイッチ回路網10が構成されている。
ホール素子HALの端子X1は更にスイッチ41のa接点に接続し、端子X2はスイッチ42のa接点に接続する。ホール素子HALの端子Y1はスイッチ41のb接点に接続し、端子Y2はスイッチ42のb接点に接続する。このスイッチ41と42により第2のスイッチ回路網40が構成されている。
スイッチ41の可動接点は誤差増幅器AMP1の一方の入力端子に接続し、スイッチ42の可動接点は誤差増幅器AMP1の他方の入力端子に接続する。なお、誤差増幅器AMP1は2重差動型増幅器であり、その一方の出力端子および他方の出力端子はサンプルアンドホールド回路を含む信号処理回路(図示せず)に接続されている。
この図4の回路は、その内部の各スイッチ11、12、41、42の接続状態を切り換えることによって、ホール素子に供給するバイアス電流の流通方向とホール電圧の検出方向を切り換えることを特徴としている。このような構成を持つセンサ回路は特許文献1などにおいて紹介されている。
ところで図4の回路は、特許文献1の中でも指摘されているが、各スイッチ11、12、41、42の切り換え動作時に、ノイズが発生したり、誤差増幅器AMP1の出力信号に過渡的な現象が現れるという問題点を有している。本願発明者の検証によると、このような不都合な現象の発生原因は以下のようであると推測されている。
先ず、図4内に設けられたホール素子HALの等価回路は図5に示すような構成になると考えられる(参考:特許文献2の図5)。すなわち、ホール素子HALに設けられた端子X1、X2、Y1、Y2の間に4つのホール抵抗r1〜r4がブリッジ回路を構成するように存在し、さらに各端子X1、X2、Y1、Y2とグランドとの間にそれぞれ浮遊容量C1〜C4が存在するという回路構成である。
今、図4の回路が、スイッチ11、12の可動接点がそれぞれ接点b側に接続され、これにより端子X1−X2間にバイアス電流が流れている状態にあるとする。この時、端子X1がスイッチ11を介して電源ラインVccに接続されることにより、端子X1の位置における電位VX1は供給電圧V0 に等しい値になる。一方、端子X2の位置の電位VX2は、端子X2がスイッチ12を介してグランドに接続されるため、ほぼゼロになる。
ここで、ホール素子HALにオフセットが存在せず、また磁束がホール素子HALを貫通していない(=無磁束状態)と仮定すると、端子Y1とY2の位置の各電位VY1、VY2は共に等しく、供給電圧V0 の半分(=V0 /2)となる。
この状態から各スイッチ11、12の可動接点を接点a側に切り換えると、その途端に端子Y1の電位VY1は(V0 /2)から(V0 )になり、端子Y2の電位VY2は(V0 /2)からゼロになる。しかし、端子X1およびX2の電位については、そこに寄生する浮遊容量C1、C4がホール抵抗r1〜r4を介して充放電するため、各端子の電位VX!、VX2が(V0 /2)に到達するまでに時間を要する。つまり、図6のタイミングチャートに示すように、時間t1において駆動信号S10の状態が変化し、各スイッチ11、12の可動接点の接続先が接点b側から接点a側に切り換えられたとしても、端子X1とX2の各電位VX1、VX2が(V0 /2)になるのは時間t11よりもずっと後の時間t12以降となる。
もしここで、スイッチ41、42が駆動信号S10によってスイッチ11、12とほぼ同時にb接点側からa接点側に切り換えられると、誤差増幅器AMP1の一方の入力端子には浮遊容量C1に蓄積されていた電荷よってほぼ供給電圧(V0 )に近い電圧が、逆に他方の入力端子には無充電状態の浮遊容量C4によってゼロに近い電圧がそれぞれ供給される。すると、ホール素子HALの端子対に通常発生するホール電圧とオフセットからなる検出信号の電圧レベルよりも過大な電位差が誤差増幅器AMP1の入力端子間に供給されることになり、誤差増幅器AMP1は飽和状態となる。
その内部の回路構成にもよるが、誤差増幅器が一旦飽和状態になると、飽和状態から通常状態に回復するまでに長い時間、具体的にはホール素子HALに寄生する浮遊容量の充放電時間よりも長い時間、を要する。このため、誤差増幅器AMP1の出力信号には、誤差増幅器AMP1が飽和状態から通常状態に回復するまでの長い期間の間に、時間の経過と共にレベルが逓減していく過渡現象が現れることになる。当然、この過渡現象が発生している最中の誤差増幅器AMP1の出力信号からは、磁束の大きさを正確に反映した測定結果を得ることは出来ない。
特開平09−196699号 特開平07−244083号
図4の回路で磁束の大きさを正確に反映した測定結果を迅速に得るには、例えば、スイッチ11、12、41、42の切り換えタイミングの直前から直後にかけて誤差増幅器AMP1の増幅率を低くし、スイッチ11、12、41、42の切り換え動作に伴って誤差増幅器AMP1が飽和状態になるのを防止する。そして更に、スイッチ11、12、41、42の切り換えタイミングからある程度の時間の経過後、具体的にはホール素子HALに寄生する浮遊容量の充放電が進み、各端子に現れる電位差が供給電圧のほぼ半分(=V0 /2)に収束する頃、に信号処理回路に誤差増幅器AMP1の出力信号を受信させるといった対策が必要となる。
しかし、このような対策を施した場合、誤差増幅器の増幅率を低く設定するための信号は、図4の回路の動作で基準となる各スイッチ11、12、41、42を駆動する駆動信号S10に対して特殊なタイミングで発生させなければならない。このため、特殊なタイミングで駆動信号を発生させるパルス発生器が必要になるといった問題がある。そこで本発明は、特殊なタイミングで駆動信号を発生させるパルス発生器を必要とせずに誤差増幅器の飽和を防止することを第1の目的とする。
先にも述べたが、誤差増幅器が飽和状態から通常状態に回復するまでの時間はホール素子に寄生する浮遊容量の充放電時間よりも長い。このため、誤差増幅器の飽和を防止するだけでもオフセットキャンセルに要する回路動作の周期を短くする効果がある。しかし、スイッチ11、12、41、42が切り換えられてから浮遊容量の端子電圧が収束するまでの時間の部分に関して未だ改良の余地が有った。そこで本発明は、オフセットキャンセルのための回路動作に要する時間を一層短縮することにより、磁束の測定結果が迅速に得られるセンサ回路を提供することを第2の目的とする。
上記第1と第2の目的を同時に達成する本発明の第1の局面は、ホール素子の第1の端子対および第2の端子対の間に生じる第1の検出信号および第2の検出信号を順次検出し、第1の検出信号と第2の検出信号とを信号処理して出力信号を得るセンサ回路において、 第1の期間にはホール素子の第2の端子対にバイアス電流を供給し、第2の期間には第1の端子対にバイアス電流を供給する第1のスイッチ回路網と、 ホール素子の所定の端子対に生じた検出信号を、その出力側に設けられた回路で処理可能な形態の信号に変換する誤差増幅器と、 固定された電圧信号を発生させる電圧源と、 第1の期間内の所定の期間の間、ホール素子の第1の端子対の間に生じた第1の検出信号を誤差増幅器の入力端子に供給するように各端子間を接続し、第2の期間内の所定期間の間、ホール素子の第2の端子対の間に生じた第2の検出信号を誤差増幅器の入力端子に供給するように各端子間を接続する第2のスイッチ回路網と、 第2のスイッチ回路網が第1あるいは第2の検出信号を誤差増幅器の入力端子に接続する期間の初期において、所定期間の間、誤差増幅器の入力端子および誤差増幅器に接続されるホール素子の所定の端子対に電圧源から固定された電圧信号を供給するように該電圧源と各端子間を接続する第3のスイッチ回路網と、 を具備することを特徴とする。
そして、少なくとも上記第1の目的を達成する本発明の第2の局面は、ホール素子の第1の端子対および第2の端子対の間に生じる第1の検出信号および第2の検出信号を順次検出し、第1の検出信号と第2の検出信号とを信号処理して出力信号を得るセンサ回路において、 第1の期間にはホール素子の第2の端子対にバイアス電流を供給し、第2の期間には第1の端子対にバイアス電流を供給する第1のスイッチ回路網と、 ホール素子の所定の端子対に生じた検出信号を、その出力側に設けられた回路で処理可能な形態の信号に変換する誤差増幅器と、 第1の期間内の所定の期間の間、第1の端子対の間に生じた第1の検出信号を誤差増幅器の入力端子に供給するように各端子間を接続し、第2の期間内の所定期間の間、第2の端子対の間に生じた第2の検出信号を誤差増幅器の入力端子に供給するように各端子間を接続する第2のスイッチ回路網と、 第2のスイッチ回路網が第1の端子対あるいは第2の端子対を誤差増幅器の入力端子に接続する期間の初期において、所定期間の間、誤差増幅器の入力端子間を短絡するように接続する第3のスイッチ回路網と、 を具備することを特徴とする。
本発明の第1の局面においては、第2のスイッチ回路網から誤差増幅器の入力端子に検出信号を供給する前に電圧源から固定された電圧信号を供給することにより、ホール素子の浮遊容量を当該電圧源を介して早急に充放電させ、誤差増幅器の2つの入力端子に供給される信号のレベルをほぼ同じにする。これにより特殊なタイミングで発生する駆動信号とそれを供給するためのパルス発生器を使用せずに誤差増幅器の飽和を防止できる。また、オフセットキャンセルをする上で必要な回路の動作の周期を短くすることができ、磁束の測定結果が迅速に得られるセンサ回路を提供できる。
本発明の第2の局面においては、第2のスイッチ回路網から誤差増幅器の入力端子に検出信号を供給する前に誤差増幅器の入力端子間を短絡することにより、ホール素子の高電位状態側の浮遊容量の蓄積電荷を低電位状態側の浮遊容量と同じ程度まで放電させ、誤差増幅器の2つの入力端子に供給される信号のレベルをほぼ同じにする。これにより特殊なタイミングで発生する駆動信号とそれを供給するためのパルス発生器を使用せずに誤差増幅器の飽和を防止できる。
ホール素子と電圧源と誤差増幅器を設け、当該ホール素子に、第1の期間にはホール素子の第2の端子対に選択的にバイアス電流を供給し、第2の期間には第1の端子対に選択的にバイアス電流を供給する第1のスイッチ回路網を接続する。更に、ホール素子と誤差増幅器の入力端子の間には第2のスイッチ回路網を接続し、電圧源と誤差増幅器の入力端子の間には第3のスイッチ回路網を接続する。ここで第2および第3のスイッチ回路網は以下のような動作をするものとする。
先ず第2のスイッチ回路網は、第1の期間の所定期間の間、具体的には第1の期間の開始から所定時間だけ遅延して開始し、第1の期間と同時に終了する第3の期間の間、ホール素子の第1の端子対に生じた第1の検出信号を誤差増幅器の入力端子に供給する。ここで第3のスイッチ回路網は、第3の期間の開始から第3の期間の継続時間よりも短い所定時間の間、誤差増幅器の入力端子およびその入力端子に第2の回路網を介して接続されている第1の端子対に対し、前記電圧源から固定された電圧信号を供給するものとする。
また第2のスイッチ回路網は、第2の期間の所定期間の間、具体的には第2の期間の開始から所定時間だけ遅延して開始し、第2の期間と同時に終了する第4の期間の間、ホール素子の第2の端子対に生じた第2の検出信号を誤差増幅器の入力端子に供給する。ここで第3のスイッチ回路網は、第4の期間の開始から第4の期間の継続時間よりも短い所定時間の間、誤差増幅器の入力端子およびその入力端子に第2の回路網を介して接続されている第2の端子対に対し、前記電圧源から固定された電圧信号を供給するものとする。
本発明の第1の実施例によるセンサ回路の構成を図1に示した。
図1において、端子X1とX2からなる第1の端子対、端子Y1とY2からなる第2の端子対を有するホール素子HALの構造および、スイッチ11、12を備える第1のスイッチ回路網10の構成は、図4に示す従来の回路と同じである。また、誤差増幅器AMP1の一方の出力端子および他方の出力端子がサンプルアンドホールド回路を含む信号処理回路(図示せず)に接続されていることも図4の回路と同じである。
しかし図1の回路は、電圧源Vrと第3のスイッチ回路30が追加して設けられている点と、従来とは多少異なる動作を実施するように第2のスイッチ回路20が構成されている点において図4の回路と異なっている。
すなわち、ホール素子HALの端子X1はスイッチ21を介して誤差増幅器AMP1の一方の入力端子に接続し、端子X2はスイッチ23を介して誤差増幅器AMP1の他方の入力端子に接続する。ホール素子HALの端子Y1はスイッチ22を介して誤差増幅器AMP1の一方の入力端子に接続し、端子Y2はスイッチ24を介して誤差増幅器AMP1の他方の入力端子に接続する。ここで、誤差増幅器AMP1の一方の入力端子はスイッチ31を介して電圧源Vrの高電位側電極に接続し、誤差増幅器AMP1の他方の入力端子はスイッチ32を介して電圧源Vrの高電位側電極に接続し、電圧源Vrの低電位側電極はグランドに接続する。このスイッチ21〜24により第2のスイッチ回路網20が構成されており、スイッチ31と32により第3のスイッチ回路網30が構成されている。
このような構成としたセンサ回路は、図2に示すようなタイミングでハイ(H)レベルあるいはロー(L)レベルになる各駆動信号S10、S21、S22、S30の供給を受け、以下のように動作する。なお、駆動信号S10は第1のスイッチ回路網10に供給される駆動信号、S21は第2のスイッチ回路網20のスイッチ21および23に供給される駆動信号、S22は第2のスイッチ回路網20のスイッチ22および24に供給される駆動信号、S30は第3のスイッチ回路網30に供給される駆動信号である。
ちなみに、第1のスイッチ回路網10のそれぞれのスイッチは、駆動信号がロー(L)レベルの時には可動接点をb接点に接続し、逆にハイ(H)レベルの時にはa接点に接続するものとする。また第2、第3のスイッチ回路20、30の各スイッチは、駆動信号がローレベルの時にはオフ、ハイレベルの時にはオンされるものとする。
時間t1において駆動信号S10がローレベルからハイレベルに切り替わると、スイッチ11および12は可動接点をa接点に接続する。すると、図2の2段目に示すように、端子Y1の位置の電位VY1は供給電圧(V0 )に等しい大きさとなり、端子Y2の位置の電位VY2はほぼゼロとなる。これにより端子Y1−Y2間にバイアス電流が流れる。
なお、この時間t1の直後の時点においては、駆動信号S21、S22がローレベルのためスイッチ21、22、23、24はオフ状態となっている。また駆動信号S30もローレベルのためスイッチ31、32もオフ状態となっている。
ここで端子X1の電位VX1は、時間t1以前は端子X1がスイッチ11を介して電源ラインVccに接続されたいたため、図2の最上段に示すように、供給電圧(V0 )に等しい大きさである。しかし時間t1においてスイッチ11が切り換えられてからは、浮遊容量C1に蓄えられていた電荷の放電の影響により、端子X1の電位VX1は時間の経過と共に逓減していく。一方、端子X2の電位VX2は、時間t1より以前は端子X2がスイッチ12を介してグランドに接続されたいたため、ほぼゼロである。しかし時間t1においてスイッチ11が切り換えられてからは、端子X2の電位VX2は浮遊容量C4の充電のため、時間の経過と共に逓増していく。
時間t1から所定時間経過した時間t2になると、駆動信号S21と駆動信号S30が同時にハイレベルに転換する。すると第2のスイッチ回路網20のスイッチ21と23、そして第3のスイッチ回路網30のスイッチ31と32がオン状態となり、電圧源Vrから固定された電圧信号が誤差増幅器AMP1の各入力端子および端子X1、X2に供給される。
ここで、電圧源Vrで発生する電圧信号のレベルは、具体的にはバイアス電流の供給に使用されている端子Y1とY2の各位置に現れる電位の中間の大きさであり、図1の回路の場合には供給電圧の半分(V0 /2)となる。このため端子X1とX2の位置の浮遊容量C1とC4は、オン状態となった各スイッチ21、23、31、32や電圧源Vr、あるいは相手方の浮遊容量(C1あるいはC4)を介して急速に充放電し、時間t2の直後には端子X1とX2の各電位VX1、VX2は固定された電圧信号のレベル、すなわち供給電圧の半分(V0 /2)の大きさとなる。
時間t2から所定時間経過した時間t3になると、駆動信号S10および駆動信号S21がハイレベルを維持したまま駆動信号S30だけがローレベルに転換する。すると第3のスイッチ回路網30の各スイッチ31、32はオフ状態となり、電圧源Vrからの固定された電圧信号の供給が絶たれる。ここで、有意な大きさを持つ磁束がホール素子HALを貫通していたとすると、時間t3以降、端子X1とX2の各電位VX1、VX2は、供給電圧の半分(V0 /2)から磁束とバイアス電流の大きさに応じた量だけ偏向する。そしてこの各電位VX1、VX2の電位差(電圧)は、磁束とバイアス電流の大きさに基づくホール電圧を包含する検出信号として、時間t3以降、第2のスイッチ回路網20を介して誤差増幅器AMP1に入力される。
時間t4になると駆動信号S10とS21はローレベルに転換する。駆動信号S21がローレベルになるとスイッチ21と22はオフ状態に転換し、誤差増幅器AMP1には何の信号も供給されない状態となる。一方、駆動信号S10がローレベルになると第1のスイッチ回路網10内のスイッチ11および12は可動接点の接続先をa接点からb接点に切り換える。すると、端子X1の位置の電位VX1は供給電圧(V0 )に等しい大きさ、端子X2の位置の電位VX2はほぼゼロとなり、端子X1−X2間にバイアス電流が流れる。
なお、時間t4の直後の時点においては、駆動信号S10以外の駆動信号S21、S22、S30は全てローレベルであり、各スイッチ21、22、23、24、31、32はオフ状態となる。
ここで端子Y1の電位VY1は、時間t4の直前には供給電圧(V0 )に等しい大きさであったが、時間t4以降、浮遊容量C3に蓄積されていた電荷の放電の影響により、時間の経過と共に逓減していく。一方、端子Y2の電位VY2は、時間t4の直前にはほぼゼロであったが、時間t4以降、浮遊容量C2の充電の影響により、時間の経過と共に逓増していく。
時間t4から所定時間が経過した時間t5になると、今度は駆動信号S22と駆動信号S30が同時にハイレベルに転換する。すると第2のスイッチ回路網20のスイッチ22と24、そして第3のスイッチ回路網30のスイッチ31と32がオン状態となり、固定された電圧信号が誤差増幅器AMP1の各入力端子および端子Y1とY2に供給される。この時、端子Y1、Y2の位置の各浮遊容量C3、C2は、オン状態となった各スイッチ22、24、31、32や電圧源Vr、あるいは相手方の浮遊容量(C2あるいはC3)を介して急速に充放電し、時間t5の直後には端子Y1とY2の各電位VY1、VY2は供給電圧の半分(V0 /2)の大きさとなる。
時間t5から所定時間が経過した時間t6になると、駆動信号S22がハイレベルを維持したまま駆動信号S30がローレベルに転換する。すると第3のスイッチ回路網30の各スイッチ31、32はオフ状態となり、固定された電圧信号の供給が絶たれる。ここで、時間t3の時と同様に有意な大きさを持つ磁束がホール素子HALを貫通していたとすると、時間t6以降、端子Y1、Y2の各電位VY1、VY2は、供給電圧の半分(V0 /2)から磁束の大きさに応じた量だけ偏向する。そしてこの各電位VX1、VX2の電位差は、磁束とバイアス電流の大きさに基づくホール電圧を包含する検出信号として、時間t6以降、誤差増幅器AMP1に第2のスイッチ回路網20を介して入力される。
時間t7になると駆動信号S10はハイレベルに転換し、駆動信号S22はローレベルに転換する。駆動信号S22がローレベルになるとスイッチ21と22はオフ状態に転換し、誤差増幅器AMP1には何の信号も供給されない状態となる。一方、駆動信号S10がハイレベルになると第1のスイッチ回路網10内のスイッチ11および12は可動接点の接続先をb接点からa接点に切り換える。この時間t7は実質的に時間t1と同じ状態となり、以後、図1の回路は上に説明した時間t1からt7までの動作を繰り返す。
以上に説明した回路動作から分かるようには、図1の回路は、時間t2−t3の間と時間t5−t6の間に第3のスイッチ回路網30を介して電圧源Vrから固定された電圧信号を供給することにより、ホール素子HALの各端子に等価的に現れる浮遊容量を強制的に充放電させる。これにより、駆動信号S10の状態が切り替わってから長い時間を置かずとも磁束の大きさを正確に反映した検出信号を誤差増幅器に供給でき、オフセットキャンセルに要する回路動作の周期を短縮できる。また、時間t2−t3の間と時間t5−t6の間には誤差増幅器AMP1にほぼ同じ大きさの信号が供給され、時間t3、時間t6以降にはほぼ磁束の大きさに応じた本来の検出電圧が供給されるので、誤差増幅器AMP1が飽和状態にならない。
図3には本発明の第2の実施例によるセンサ回路の構成を示した。
図3のセンサ回路は図1の回路から電圧源Vrを取り除いた点を除いて同じ回路構成となっている。詳しい説明は省略するが、その内部に設けられた各スイッチ11、12、21、22、23、24、31、32は、図1の回路内の対応したスイッチと同じタイミングで動作をする。つまり、図2に示すようなタイミングで状態が変化する各駆動信号S10、S21.S22、S30によって駆動される。
このような図3の回路では、ホール素子HALの端子X1とX2に存在する浮遊容量C1とC4、あるいは端子Y1とY2に存在する浮遊容量C2とC3は、第3のスイッチ回路網30内のスイッチ31と32がオン状態となった時、当該スイッチ31、32を介して充放電する。すると浮遊容量C1とC4(あるいはC2とC3)の各電位は、両者のほぼ真ん中のレベルとなり、スイッチ31と32がオフ状態に転換した後に誤差増幅器AMP1の入力端子間に供給される電位差は本来の検出信号のレベルに近い大きさとなる。このため、図3の回路でも図1の回路と同様に、誤差増幅器AMP1が飽和状態になるのが防止される。
なお、第3のスイッチ回路網30のスイッチ31と32が電位的に浮いた状態だと、第2、第3のスイッチ回路網20、30や誤差増幅器AMP1の具体的な構成によっては、スイッチ31と32を切り換えた時にノイズが発生したり、スイッチを構成する半導体素子が誤動作をしたりする恐れがある。このような不都合な現象を防止するために、例えばスイッチ31と32の共通接続点を図中の点線で示すようにグランドに接続しても構わない。
このようにスイッチ31と32の共通接続点をグランドに接続した回路では、スイッチ31と32がオン状態となると、高電位側の浮遊容量C1(あるいはC3)と低電位側の浮遊容量C4(あるいはC2)は共に放電する。すると浮遊容量C1とC4(あるいはC2とC3)の各電位はほぼ同じレベル、具体的にはグランドと同じゼロ、となり、スイッチ31と32がオフ状態に転換した後に誤差増幅器AMP1の入力端子間に供給される電位差は誤差増幅器AMP1を飽和状態にしないレベルとなる。
ただし、このようにスイッチ31と32の共通接続点をグランドに接続すると、例えば低電位側の浮遊容量C4の電位は、スイッチ31と32がオフ状態に転換した後になってようやくゼロから増加していくことになる。このため、スイッチ31と32の共通接続点をグランドに接続しない場合に比べてオフセットキャンセルに要する回路動作の周期が長くなってしまう。ただし、先にも触れたように、誤差増幅器が飽和状態から通常状態に回復するまでの時間はホール素子に寄生する浮遊容量の充放電時間よりも長いため、スイッチ31と32の共通接続点をグランドに接続した回路でも、誤差増幅器が飽和状態にならないだけ、少なくとも図4の回路よりは回路動作の周期を短くすることができる。
本発明の第1の実施例によるセンサ回路の回路図。 図1の回路に供給する各駆動信号のタイミングチャートおよびホール素子に設けられた各端子の位置の電位の波形図。 本発明の第2の実施例によるセンサ回路の回路図。 従来のセンサ回路の一例の回路図。 ホール素子の等価回路。 図2の回路に供給する駆動信号のタイミングチャートおよびホール素子に設けられた一対の端子の位置に現れる電位の波形図。
符号の説明
10:第1のスイッチ回路網
20:第2のスイッチ回路網
30:第3のスイッチ回路網
AMP1:誤差増幅器
HAL:ホール素子
Vr:電圧源
X1、X2:端子(第1の端子対)
Y1、Y2:端子(第2の端子対)

Claims (10)

  1. ホール素子の第1の端子対および第2の端子対の間に生じる第1の検出信号および第2の検出信号を順次検出し、該第1の検出信号と該第2の検出信号とを信号処理して出力信号を得るセンサ回路において、
    第1の期間には該ホール素子の該第2の端子対にバイアス電流を供給し、第2の期間には該第1の端子対にバイアス電流を供給する第1のスイッチ回路網と、
    該ホール素子の所定の端子対に生じた検出信号を、その出力側に設けられた回路で処理可能な形態の信号に変換する誤差増幅器と、
    固定された電圧信号を発生させる電圧源と、
    該第1の期間内の所定の期間の間、該ホール素子の該第1の端子対の間に生じた該第1の検出信号を該誤差増幅器の入力端子に供給するように各端子間を接続し、該第2の期間内の所定期間の間、該ホール素子の該第2の端子対の間に生じた該第2の検出信号を該誤差増幅器の入力端子に供給するように各端子間を接続する第2のスイッチ回路網と、
    該第2のスイッチ回路網が該第1の端子対あるいは該第2の端子対を該誤差増幅器の入力端子に接続する期間の初期において、所定期間の間、該誤差増幅器の入力端子および該誤差増幅器に接続された該ホール素子の所定の端子対に該電圧源から固定された電圧信号を供給するように該電圧源と各端子の間を接続する第3のスイッチ回路網と、
    を具備することを特徴とするセンサ回路。
  2. 前記第2のスイッチ回路網は、
    前記第1の期間の開始から所定時間だけ遅延して開始した第3の期間の間、前記第1の端子対の間に生じた前記第1の検出信号を前記誤差増幅器に入力し、
    前記第2の期間の開始から所定時間だけ遅延して開始した第4の期間の間、前記第2の端子対の間に生じた前記第2の検出信号を該誤差増幅器に入力する
    ことを特徴とする、請求項1に記載されたセンサ回路。
  3. 前記第3のスイッチ回路網は、
    前記第3の期間の開始から所定時間の間、前記誤差増幅器および前記第1の端子対に前記電圧源から固定された電圧信号を供給し、
    前記第4の期間の開始から所定時間の間、該誤差増幅器および前記第2の端子対に該電圧源から固定された電圧信号を供給する
    ことを特徴とする、請求項2に記載されたセンサ回路。
  4. 前記第3のスイッチ回路網は、
    前記第1の期間の開始から所定時間だけ遅延して開始した所定期間の間、前記誤差増幅器および前記第1の端子対に前記電圧源から固定された電圧信号を供給し、
    前記第2の期間の開始から所定時間だけ遅延して開始した所定期間の間、該誤差増幅器および前記第2の端子対に該電圧源から固定された電圧信号を供給する
    ことを特徴とする、請求項1に記載されたセンサ回路。
  5. 前記固定された電圧信号は、そのレベルが前記ホール素子のバイアス電流が供給されている端子対のそれぞれの端子に現れる電位のほぼ中間の大きさであることを特徴とする、請求項1から請求項4に記載されたセンサ回路。
  6. ホール素子の第1の端子対および第2の端子対の間に生じる第1の検出信号および第2の検出信号を順次検出し、該第1の検出信号と該第2の検出信号とを信号処理して出力信号を得るセンサ回路において、
    第1の期間には該ホール素子の該第2の端子対にバイアス電流を供給し、第2の期間には該第1の端子対にバイアス電流を供給する第1のスイッチ回路網と、
    該ホール素子の所定の端子対に生じた検出信号を、その出力側に設けられた回路で処理可能な形態の信号に変換する誤差増幅器と、
    該第1の期間内の所定の期間の間、該ホール素子の該第1の端子対の間に生じた該第1の検出信号を該誤差増幅器の入力端子に供給するように各端子間を接続し、該第2の期間内の所定期間の間、該ホール素子の該第2の端子対の間に生じた該第2の検出信号を該誤差増幅器の入力端子に供給するように各端子間を接続する第2のスイッチ回路網と、
    該第2のスイッチ回路網が該第1の端子対あるいは該第2の端子対を該誤差増幅器の入力端子に接続する期間の初期において、所定期間の間、該誤差増幅器の入力端子間を短絡するように接続する第3のスイッチ回路網と、
    を具備することを特徴とするセンサ回路。
  7. 前記第3のスイッチ回路網は、グランドを介して誤差増幅器の入力端子間を短絡することを特徴とする、請求項6に記載されたセンサ回路。
  8. 前記第2のスイッチ回路網は、
    前記第1の期間の開始から所定時間だけ遅延して開始した第3の期間の間、前記第1の端子対の間に生じた前記第1の検出信号を前記誤差増幅器に入力し、
    前記第2の期間の開始から所定時間だけ遅延して開始した第4の期間の間、前記第2の端子対の間に生じた前記第2の検出信号を該誤差増幅器に入力する
    ことを特徴とする、請求項6に記載されたセンサ回路。
  9. 前記第3のスイッチ回路網は、
    前記第3の期間の開始から所定時間の間、前記誤差増幅器および前記第1の端子対に前記電圧源から固定された電圧信号を供給し、
    前記第4の期間の開始から所定時間の間、該誤差増幅器および前記第2の端子対に該電圧源から固定された電圧信号を供給する
    ことを特徴とする、請求項8に記載されたセンサ回路。
  10. 前記第3のスイッチ回路網は、
    前記第1の期間の開始から所定時間だけ遅延して開始した所定期間の間、前記誤差増幅器および前記第1の端子対に前記電圧源から固定された電圧信号を供給し、
    前記第2の期間の開始から所定時間だけ遅延して開始した所定期間の間、該誤差増幅器および前記第2の端子対に該電圧源から固定された電圧信号を供給する
    ことを特徴とする、請求項6に記載されたセンサ回路。
JP2004115498A 2004-04-09 2004-04-09 センサ回路 Expired - Fee Related JP4303631B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004115498A JP4303631B2 (ja) 2004-04-09 2004-04-09 センサ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004115498A JP4303631B2 (ja) 2004-04-09 2004-04-09 センサ回路

Publications (2)

Publication Number Publication Date
JP2005300303A true JP2005300303A (ja) 2005-10-27
JP4303631B2 JP4303631B2 (ja) 2009-07-29

Family

ID=35332009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004115498A Expired - Fee Related JP4303631B2 (ja) 2004-04-09 2004-04-09 センサ回路

Country Status (1)

Country Link
JP (1) JP4303631B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009014013A1 (ja) * 2007-07-25 2009-01-29 Seiko Instruments Inc. 磁気センサ回路
JP2009281771A (ja) * 2008-05-20 2009-12-03 Honda Motor Co Ltd 電流センサ
JP2009281772A (ja) * 2008-05-20 2009-12-03 Honda Motor Co Ltd 電流センサ
JP2011169811A (ja) * 2010-02-19 2011-09-01 Asahi Kasei Electronics Co Ltd ホール起電力信号検出装置
KR101132539B1 (ko) * 2009-06-08 2012-04-02 산요 세미컨덕터 컴퍼니 리미티드 오프셋 캔슬 회로
CN117538591A (zh) * 2024-01-09 2024-02-09 赛卓电子科技(上海)股份有限公司 一种减小霍尔电流旋转时产生残余误差的方法及电路

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009014013A1 (ja) * 2007-07-25 2009-01-29 Seiko Instruments Inc. 磁気センサ回路
JP2009031027A (ja) * 2007-07-25 2009-02-12 Seiko Instruments Inc 磁気センサ回路
KR101118457B1 (ko) 2007-07-25 2012-03-06 세이코 인스트루 가부시키가이샤 자기 센서 회로
US8274281B2 (en) 2007-07-25 2012-09-25 Seiko Instruments Inc. Magnetic sensor circuit for detecting and monitoring a magnetic field
TWI427311B (zh) * 2007-07-25 2014-02-21 Seiko Instr Inc Magnetic sensor circuit
JP2009281771A (ja) * 2008-05-20 2009-12-03 Honda Motor Co Ltd 電流センサ
JP2009281772A (ja) * 2008-05-20 2009-12-03 Honda Motor Co Ltd 電流センサ
KR101132539B1 (ko) * 2009-06-08 2012-04-02 산요 세미컨덕터 컴퍼니 리미티드 오프셋 캔슬 회로
JP2011169811A (ja) * 2010-02-19 2011-09-01 Asahi Kasei Electronics Co Ltd ホール起電力信号検出装置
CN117538591A (zh) * 2024-01-09 2024-02-09 赛卓电子科技(上海)股份有限公司 一种减小霍尔电流旋转时产生残余误差的方法及电路
CN117538591B (zh) * 2024-01-09 2024-04-12 赛卓电子科技(上海)股份有限公司 一种减小霍尔电流旋转时产生残余误差的方法及电路

Also Published As

Publication number Publication date
JP4303631B2 (ja) 2009-07-29

Similar Documents

Publication Publication Date Title
TWI261967B (en) Rush current limiting circuit for a PFM control charge pump
JP4235561B2 (ja) 半ブリッジ駆動回路とその駆動回路を備える電力変換システム
JP2009031027A (ja) 磁気センサ回路
JP2003060449A (ja) 電流検出方法、電流検出回路及び過電流保護回路
JP4303631B2 (ja) センサ回路
JP2003318658A (ja) ショック音防止回路
JP2002374153A (ja) 電圧比較回路
JP2002132210A (ja) プラズマディスプレイ駆動方法及びプラズマディスプレイ
JP2011507477A (ja) Dc−dcコンバータを有する集積回路
JPH11134623A (ja) ヘッドショート検出回路
JP5144292B2 (ja) スイッチング電源回路及びそれを備えた車両
JP2007281695A (ja) アナログ・ディジタル変換器
JP2012169712A (ja) チャージアンプ
JP2004282959A (ja) 電圧制御型駆動素子の駆動装置
JP2005274491A (ja) センサ回路
JP3564950B2 (ja) 半導体集積回路
JP2005531096A (ja) サンプルホールド回路
JP3851871B2 (ja) ドライバ回路
JP2005265777A (ja) スイッチ制御装置及び当該方法、並びに、電圧測定装置
JP2003264436A (ja) パルス増幅装置
JP2007333536A (ja) 差動信号出力回路のdc特性テスト回路
JP2008099356A (ja) モード切替回路
JP6708915B2 (ja) 信号出力装置
JP2022133172A (ja) 増幅回路及びこれを有する電流センサ
JP2004201083A (ja) 過電流検出回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080905

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090414

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090424

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4303631

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140501

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees