JP2003264436A

JP2003264436A - パルス増幅装置

Info

Publication number: JP2003264436A
Application number: JP2002066300A
Authority: JP
Inventors: Teishun Hisamoto; 禎俊久本; Norio Umetsu; 典生梅津; Kazutaka Murayama; 和孝村山; Jinko Handa; 仁孝半田; Shuichi Hiza; 秀一檜座
Original assignee: Onkyo Corp
Current assignee: Onkyo Corp
Priority date: 2002-03-12
Filing date: 2002-03-12
Publication date: 2003-09-19

Abstract

(57)【要約】（修正有）【課題】パルス増幅装置において、貫通電流を防止し
て、、電力効率の向上およびスイッチ素子の破損を防止
する。【解決手段】パルス増幅装置は、第１の電源が供給さ
れ、第１の入力信号によってオンオフ制御される第１の
スイッチング手段と、第２の電源が供給さてオンオフ制
御される第２のスイッチング手段と、第１の入力信号が
第１のスイッチング手段をオン制御する信号であること
を検出する第１の検出手段と、第２の入力信号を検出す
る第２の検出手段と、第２の入力信号が該第２のスイッ
チング手段をオン制御する信号であることを、該第２の
検出手段が検出した場合に、該第１のスイッチング手段
が有する寄生容量に蓄積された電荷を放電させる第１の
放電手段と、第１の入力信号を第１の検出手段が検出し
た場合に、電荷を放電させる第２の放電手段とを備え
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パルス増幅装置に
関し、詳細にはコンプリメンタリプッシュプル接続され
たスイッチ素子が同時にオンすることにより貫通電流が
発生することを防止するパルス増幅装置に関する。

【０００２】

【従来の技術】図４は、従来のパルス増幅装置４１を示
す回路図である。パルス増幅装置４１は、２つの電源Ｖ
１とＶ２との間にコンプリメンタリプッシュプル接続さ
れたＰチャンネルMOSFET４２およびＮチャンネルMOSFET
４３を備えており、入力信号によってMOSFET４２および
４３を交互にオンオフ制御することによって、高効率に
電力増幅することができるものである。

【０００３】

【発明が解決しようとする課題】しかし、従来のパルス
増幅装置４１によれば、MOSFET４２および４３が同時に
オンするようなタイミングが生じると、電源Ｖ１から電
源Ｖ２に貫通電流が流れるので、電力効率が低下し、さ
らにはMOSFET４２および４３が破損するという問題を有
している。MOSFET４２および４３が同時にオン状態とな
るのは、次の理由による。MOSFET４２がオンしている期
間において、MOSFET４２が有する寄生容量に電荷が蓄積
される。そして、入力信号Ｓ１がMOSFET４２をオフ制御
する信号に反転した後も、その電荷は残存するので、MO
SFET４２はオフされない。従って、MOSFET４２および４
３が同時にオン状態となる。このような問題を解決する
ために、MOSFET４２および４３を共にオフする期間（デ
ッドタイム）を設け、寄生容量に蓄積された電荷をデッ
ドタイムに放電させる方法が提案されている。しかし、
この方法によれば、寄生容量に蓄積された電荷は、抵抗
Ｒ４３（Ｒ４４）およびドライブ回路４８（４９）を通
って電源（図示せず）に放電されるので、電荷の放電は
不充分であり、貫通電流を防止することはできない。

【０００４】この問題を解決するために、図５に示すパ
ルス増幅装置５１が提案されている。パルス増幅装置５
１は、入力信号Ｓ１がオフ信号である場合に、トランジ
スタ５４をオン状態とすることによって、寄生容量に蓄
積された電荷を直接電源Ｖ１に放電し、MOSFET５２をオ
フさせるものである。同様に、入力信号Ｓ２がオフ信号
である場合に、トランジスタ５５をオン状態とすること
により、MOSFET５３をオフすることができる。しかし、
このパルス増幅装置５１は、２つの入力信号Ｓ１および
Ｓ２がタイミングのずれによって共にオン信号となって
しまった場合には、MOSFET５２および５３が同時にオン
し、貫通電流が発生するという問題を有している。

【０００５】本発明は上記従来の課題を解決するために
なされたものであり、その目的とするところは、スイッ
チ素子が同時にオンすることによる貫通電流の発生を確
実に防止でき、電力効率の低下およびスイッチ素子の破
損を確実に防止できるパルス増幅装置を提供することに
ある。

【０００６】

【課題を解決するための手段】本発明のパルス増幅装置
は、第１の電源が供給され、第１の入力信号によってオ
ンオフ制御される第１のスイッチング手段と、第２の電
源が供給され、第２の入力信号によってオンオフ制御さ
れる第２のスイッチング手段と、第１の入力信号が該第
１のスイッチング手段をオン制御する信号であることを
検出する第１の検出手段と、第２の入力信号が該第２の
スイッチング手段をオン制御する信号であることを検出
する第２の検出手段と、第２の入力信号が該第２のスイ
ッチング手段をオン制御する信号であることを、該第２
の検出手段が検出した場合に、該第１のスイッチング手
段が有する寄生容量に蓄積された電荷を放電させる第１
の放電手段と、第１の入力信号が該第１のスイッチング
手段をオン制御する信号であることを、該第１の検出手
段が検出した場合に、該第２のスイッチング手段が有す
る寄生容量に蓄積された電荷を放電させる第２の放電手
段とを備える。

【０００７】好ましい実施形態においては、上記第１の
放電手段は第１の放電用スイッチを有し、該第１の放電
用スイッチがオン状態となることにより、該第１のスイ
ッチング手段の寄生容量に蓄積された電荷を放電させ、
上記第２の放電手段は第２の放電用スイッチを有し、該
第２の放電用スイッチがオン状態となることにより、該
第２のスイッチング手段の寄生容量に蓄積された電荷を
放電させる。

【０００８】好ましい実施形態においては、上記第１の
検出手段は第１の検出用スイッチを有し、第１の入力信
号が前記第１のスイッチング手段をオン制御する信号で
ある場合に、該第１の検出用スイッチがオン状態となる
ことにより、上記第２の放電用スイッチがオン状態とな
り、上記第２の検出手段は第２の検出用スイッチを有
し、第２の入力信号が前記第２のスイッチング手段をオ
ン制御する信号である場合に、該第２の検出用スイッチ
がオン状態となることにより、上記第１の放電用スイッ
チがオン状態となる。

【０００９】以下、本発明の作用について説明する。本
発明のパルス増幅装置は、第１の入力信号が第１のスイ
ッチング手段をオン制御する信号であることを、第１の
検出手段が検出した場合に、第２の放電手段が、第２の
スイッチング手段の寄生容量に蓄積された電荷を放電す
るので、第２のスイッチング手段を確実にオフ状態にす
ることができる。さらに、第２の入力信号が第２のスイ
ッチング手段をオン制御する信号であることを、第２の
検出手段が検出した場合に、第１の放電手段が、第１の
スイッチング手段の寄生容量に蓄積された電荷を放電す
るので、第１のスイッチング手段を確実にオフ状態にす
ることができる。さらに、入力信号のタイミングのずれ
により、第１および第２の入力信号が共にオン制御する
信号となった場合に、第１および第２の放電手段によっ
て、第１および第２のスイッチング手段を共にオフ状態
とすることができる。そのため、第１のスイッチング手
段と第２のスイッチング手段とが同時にオン状態となる
ことを確実に防止することができ、貫通電流が発生する
ことを確実に防止することができる。従って、電力効率
の低下およびスイッチ素子の破損を確実に防止すること
ができる。

【００１０】好ましくは、第１の放電手段が第１の放電
用スイッチを有するので、第２の入力信号が第２のスイ
ッチング手段をオン制御する信号である場合に、第１の
放電用スイッチがオン状態となることにより、第１のス
イッチング手段の寄生容量に蓄積された電荷を放電する
経路を形成することができる。さらに、第２の放電手段
が第２の放電用スイッチを有するので、第１の入力信号
が第１のスイッチング手段をオン制御する信号である場
合に、第２の放電用スイッチがオン状態となることによ
り、第２のスイッチング手段の寄生容量に蓄積された電
荷を放電する経路を形成することができる。

【００１１】好ましくは、第１の検出手段が第１の検出
用スイッチを有するので、第１の入力信号が第１のスイ
ッチング手段をオン制御する信号である場合に、第１の
検出用スイッチがオン状態となることにより、第２の放
電用スイッチをオン状態にすることができ、第２のスイ
ッチング手段の寄生容量に蓄積された電荷を放電するこ
とができる。さらに、第２の検出手段が第２の検出用ス
イッチを有するので、第２の入力信号が第２のスイッチ
ング手段をオン制御する信号である場合に、第２の検出
用スイッチがオン状態となることにより、第１の放電用
スイッチをオン状態にすることができ、第１のスイッチ
ング手段の寄生容量に蓄積された電荷を放電することが
できる。

【００１２】

【発明の実施の形態】以下、本発明の好ましい実施形態
について、図面を参照して具体的に説明するが、本発明
はこれらの実施形態には限定されない。図１は、本発明
の好ましい実施形態によるパルス増幅装置１を示す回路
図である。図２はパルス増幅装置１の動作を示す波形図
であり、Ａは第１の入力信号Ｓ１を、Ｂは第２の入力信
号Ｓ２を、Ｃは出力信号を示す。パルス増幅装置１は、
第１のスイッチング手段２、第２のスイッチング手段
３、第１の検出手段４、第２の検出手段５、第１の放電
手段６および第２の放電手段７を備えている。

【００１３】第１のスイッチング手段２は、任意の適切
なスイッチ素子が採用され得るが、代表的には、MOSFET
が採用され得る。MOSFET２は、代表的には、Ｐチャンネ
ル型MOSFETであって、ソースには第１の電源Ｖ１が供給
されており、ゲートにはドライブ回路８を介して第１の
入力信号Ｓ１が与えられている。MOSFET２は、図示しな
い寄生容量を有しており、オンしている期間に電荷が蓄
積される。

【００１４】第２のスイッチング手段３は、任意の適切
なスイッチ素子が採用され得るが、代表的には、MOSFET
が採用され得る。MOSFET３は、代表的には、Ｎチャンネ
ル型MOSFETであって、ソースにはＶ１よりも低電圧であ
る第２の電源Ｖ２が供給されており、ゲートにはドライ
ブ回路９を介して第２の入力信号Ｓ２が与えられてい
る。MOSFET３は、図示しない寄生容量を有しており、オ
ンしている期間に電荷が蓄積される。MOSFET２とMOSFET
３とはコンプリメンタリ接続されており、入力信号に応
じて交互にオンオフ動作することにより、電力増幅す
る。

【００１５】第１の検出手段４は、MOSFET２がオンする
ことを検出する。すなわち、第１の検出手段４は、第１
の入力信号Ｓ１がMOSFET２をオン制御する信号（すなわ
ち、ローレベル）であることを検出する。第１の検出手
段４は、電源Ｖ１と電源Ｖ２との間に、第１の検出用ス
イッチ１０を有している。第１の検出用スイッチ１０
は、任意の適切なスイッチ素子が採用され得るが、代表
的にはトランジスタが採用され得る。トランジスタ１０
は、エミッタが電源Ｖ１に、コレクタが抵抗Ｒ３および
Ｒ４を介して電源Ｖ２に、ベースが抵抗Ｒ１とＲ２との
間に各々接続されている。

【００１６】第２の検出手段５は、MOSFET３がオンする
ことを検出する。すなわち、第２の検出手段５は、第２
の入力信号Ｓ２がMOSFET３をオン制御する信号（すなわ
ち、ハイレベル）であることを検出する。第２の検出手
段５は、電源Ｖ１と電源Ｖ２との間に、第２の検出用ス
イッチ１１を有している。第２の検出用スイッチ１１
は、任意の適切なスイッチ素子が採用され得るが、代表
的にはトランジスタが採用され得る。トランジスタ１１
は、エミッタが電源Ｖ２に、コレクタが抵抗Ｒ７および
抵抗Ｒ８を介して電源Ｖ１に、ベースが抵抗Ｒ５とＲ６
との間に各々接続されている。

【００１７】第１の放電手段６は、第２の入力信号Ｓ２
がMOSFET３をオン制御する信号であることを第２の検出
手段５が検出した場合に、MOSFET２に蓄積された電荷を
放電させる。すなわち、第２の検出用スイッチ１１がオ
ン状態となった場合に、MOSFET２に蓄積された電荷を放
電する経路を形成する。第１の放電手段６は、電源Ｖ１
と、MOSFET２の制御電極（ゲート）との間に、第１の放
電用スイッチ１２を有している。第１の放電用スイッチ
１２は、任意の適切なスイッチ素子が採用され得るが、
代表的にはトランジスタが採用され得る。トランジスタ
１２は、エミッタが電源Ｖ１に、コレクタがMOSFET２の
ゲートに、ベースが抵抗Ｒ７とＲ８との間に各々接続さ
れている。

【００１８】第２の放電手段７は、第１の入力信号Ｓ１
がMOSFET２をオン制御する信号であることを第１の検出
手段４が検出した場合に、MOSFET３に蓄積された電荷を
放電させる。すなわち、第１の検出用スイッチ１０がオ
ン状態となった場合に、MOSFET３に蓄積された電荷を放
電する経路を形成する。第２の放電手段７は、電源Ｖ２
と、MOSFET３の制御電極（ゲート）との間に、第２の放
電用スイッチ１３を有している。第２の放電用スイッチ
１３は、任意の適切なスイッチ素子が採用され得るが、
代表的にはトランジスタが採用され得る。トランジスタ
１３は、エミッタが電源Ｖ２に、コレクタがMOSFET３の
ゲートに、ベースが抵抗Ｒ３とＲ４との間に各々接続さ
れている。

【００１９】以上の構成を有するパルス増幅装置１の動
作について、図１および図２を参照して説明する。期間
Ｔ１において、第１の入力信号Ｓ１はローレベルである
ので（図２Ａ）、MOSFET２はオン状態となる。一方、第
２の入力信号Ｓ２はローレベルであるので（図２Ｂ）、
MOSFET３はオフ状態となる。従って、図２Ｃに示すとお
り、パルス増幅装置１からは、電源電圧Ｖ１が出力され
る。ここで、第１の入力信号Ｓ１がローレベル（Ｖ１−
ＶＸ）であるので、電源Ｖ１と第１の入力信号Ｓ１との
電位差により、抵抗Ｒ１に電流が流れる。そのため、抵
抗Ｒ１の両端にトランジスタ１０の導通開始電圧が生
じ、トランジスタ１０がオン状態となる。トランジスタ
１０がオン状態となることにより、電源Ｖ１とＶ２との
電位差により、抵抗Ｒ４に電流が流れる。そのため、抵
抗Ｒ４の両端にトランジスタ１３の導通開始電圧が生
じ、トランジスタ１３がオン状態となる。従って、直前
の期間Ｔ２にMOSFET３の寄生容量に蓄積された電荷は、
トランジスタ１３を介して電源Ｖ２に放電されるので、
MOSFET３のゲートと電源Ｖ２との電位差がなくなり、MO
SFET３を確実にオフ状態にすることができる。一方、第
２の入力信号Ｓ２はローレベル（Ｖ２）であるので、電
源Ｖ２と第２の入力信号Ｓ２との間に電位差はなく、ト
ランジスタ１１はオフ状態であり、そのため、トランジ
スタ１２もオフ状態である。

【００２０】期間Ｔ２において、第２の入力信号Ｓ２は
ハイレベルに反転するので（図２Ｂ）、MOSFET３はオン
状態となる。一方、第１の入力信号Ｓ１もハイレベルに
反転するので（図２Ａ）、MOSFET２はオフ状態となる。
従って、図２Ｃに示すとおり、パルス増幅装置１の出力
として、電源電圧Ｖ２が出力される。ここで、第２の入
力信号Ｓ２がハイレベル（Ｖ２＋ＶＸ）であるので、電
源Ｖ２と第２の入力信号Ｓ２との間に電位差が発生し、
抵抗Ｒ６に電流が流れる。そのため、抵抗Ｒ６の両端に
トランジスタ１１の導通開始電圧が生じ、トランジスタ
１１がオン状態となる。トランジスタ１１がオン状態と
なることにより、電源Ｖ１とＶ２との電位差により、抵
抗Ｒ８に電流が流れる。そのため、抵抗Ｒ８の両端にト
ランジスタ１２の導通開始電圧が生じ、トランジスタ１
２がオン状態となる。従って、直前の期間Ｔ１にMOSFET
２の寄生容量に蓄積された電荷は、トランジスタ１２を
介して電源Ｖ１に放電されるので、MOSFET２のゲートと
電源Ｖ１との電位差がなくなり、MOSFET２を確実にオフ
状態にすることができる。一方、第１の入力信号Ｓ１も
ハイレベル（Ｖ１）であるので、電源Ｖ１と第１の入力
信号Ｓ１との間に電位差はなく、トランジスタ１０はオ
フ状態であり、そのため、トランジスタ１３もオフ状態
である。

【００２１】以上のように、第１（第２）の入力信号が
MOSFET２（MOSFET３）をオン制御する信号であることが
検出されることにより、MOSFET３（MOSFET２）の寄生容
量に蓄積された電荷を放電させ、MOSFET３（MOSFET２）
を確実にオフさせる。従って、入力信号のタイミングの
ずれにより、第１および第２の入力信号が共にMOSFETを
オン制御する信号となった場合にも、トランジスタ１２
および１３が共にオン状態となるので、MOSFET２および
３を共にオフ状態とすることができる。従って、MOSFET
２および３が同時にオン状態となり貫通電流が発生する
ことを確実に防止することができる。

【００２２】次に、本発明の別の好ましい実施形態につ
いて、図２および図３を参照して説明する。図３は本実
施形態のパルス増幅装置３１を示す回路図である。パル
ス増幅装置３１は、図１のパルス増幅装置１において、
抵抗Ｒ１、Ｒ４、Ｒ６およびＲ８を削除したものであ
る。パルス増幅装置３１の動作について説明すると、図
２の期間Ｔ１において、第１の入力信号Ｓ１がローレベ
ルであるので、電源Ｖ１と第１の入力信号Ｓ１との電位
差により、トランジスタ１０は、ベース電流が流れ、オ
ン状態となる。トランジスタ１０がオン状態になること
により、電源Ｖ１と電源Ｖ２との電位差により、トラン
ジスタ１３は、ベース電流が流れ、オン状態となる。従
って、MOSFET３の寄生容量に蓄積された電荷は、トラン
ジスタ１３を介して電源Ｖ２に放電されるので、確実に
MOSFET３をオフ状態にすることができる。

【００２３】一方、期間Ｔ２において、第２の入力信号
Ｓ２がハイレベルであるので、電源Ｖ２と第２の入力信
号Ｓ２との電位差により、トランジスタ１１は、ベース
電流が流れ、オン状態となる。トランジスタ１１がオン
状態になることにより、電源Ｖ１と電源Ｖ２との電位差
により、トランジスタ１２は、ベース電流が流れ、オン
状態となる。従って、MOSFET２の寄生容量に蓄積された
電荷は、トランジスタ１２を介して電源Ｖ１に放電され
るので、確実にMOSFET２をオフ状態にすることができ
る。以上のように、パルス増幅装置３１によれば、きわ
めて簡単な回路構成において、貫通電流を確実に防止で
きる。

【００２４】以上、本発明の好ましい実施形態について
説明したが、本発明はこれらの実施形態には限定されな
い。さらに、第１のスイッチング手段と第２のスイッチ
ング手段が共にオフする期間（デッドタイム）を設けて
もよい。本発明のパルス増幅装置は、例えば、オーディ
オ用アンプとして好適に採用され得る。

【００２５】

【発明の効果】本発明のパルス増幅装置は、第１および
第２の放電手段、第１および第２の検出手段を備えるの
で、貫通電流が発生することを確実に防止でき、電力効
率の低下およびスイッチ素子の破損を確実に防止するこ
とができる。

【図面の簡単な説明】

【図１】本発明の好ましい実施形態によるパルス増幅装
置を示す回路図である。

【図２】本発明の好ましい実施形態によるパルス増幅装
置の動作を示す波形図である。

【図３】本発明の別の好ましい実施形態によるパルス増
幅装置を示す回路図である。

【図４】従来のパルス増幅装置を示す回路図である。

【図５】従来の別のパルス増幅装置を示す回路図であ
る。

【符号の説明】

１パルス増幅装置２第１のスイッチング手段３第２のスイッチング手段４第１の検出手段５第２の検出手段６第１の放電手段７第２の放電手段１０第１の検出用スイッチ１１第２の検出用スイッチ１２第１の放電用スイッチ１３第２の放電用スイッチ

───────────────────────────────────────────────────── フロントページの続き (72)発明者半田仁孝大阪府寝屋川市日新町２番１号オンキヨー株式会社内 (72)発明者檜座秀一大阪府寝屋川市日新町２番１号オンキヨー株式会社内Ｆターム(参考） 5J055 AX27 DX22 DX56 EX06 EY01 EY03 EY17 EY21 EZ07 EZ08 FX00 GX01 GX04 5J091 AA01 AA02 AA18 AA41 CA18 FA11 FP01 GP02 HA02 HA08 HA10 HA17 HA18 HA25 HA39 KA04 MA22 SA05 TA06 5J092 AA01 AA18 AA41 CA18 CA36 CA57 FA11 HA08 HA10 HA17 HA18 HA25 HA39 KA04 MA22 SA05 TA06 5J500 AA01 AA02 AA18 AA41 AC18 AC36 AC57 AF11 AH02 AH08 AH10 AH17 AH18 AH25 AH39 AK04 AM22 AS05 AT06 PF01 PG02

Claims

【特許請求の範囲】

【請求項１】第１の電源が供給され、第１の入力信号に
よってオンオフ制御される第１のスイッチング手段と、第２の電源が供給され、第２の入力信号によってオンオ
フ制御される第２のスイッチング手段と、第１の入力信号が該第１のスイッチング手段をオン制御
する信号であることを検出する第１の検出手段と、第２の入力信号が該第２のスイッチング手段をオン制御
する信号であることを検出する第２の検出手段と、第２の入力信号が該第２のスイッチング手段をオン制御
する信号であることを、該第２の検出手段が検出した場
合に、該第１のスイッチング手段が有する寄生容量に蓄
積された電荷を放電させる第１の放電手段と、第１の入力信号が該第１のスイッチング手段をオン制御
する信号であることを、該第１の検出手段が検出した場
合に、該第２のスイッチング手段が有する寄生容量に蓄
積された電荷を放電させる第２の放電手段とを備える、
パルス増幅装置。
【請求項２】前記第１の放電手段が第１の放電用スイッ
チを有し、該第１の放電用スイッチがオン状態となるこ
とにより、該第１のスイッチング手段の寄生容量に蓄積
された電荷を放電させ、前記第２の放電手段が第２の放電用スイッチを有し、該
第２の放電用スイッチがオン状態となることにより、該
第２のスイッチング手段の寄生容量に蓄積された電荷を
放電させる、請求項１に記載のパルス増幅装置。
【請求項３】前記第１の検出手段が第１の検出用スイッ
チを有し、第１の入力信号が前記第１のスイッチング手
段をオン制御する信号である場合に、該第１の検出用ス
イッチがオン状態となることにより、前記第２の放電用
スイッチがオン状態となり、前記第２の検出手段が第２の検出用スイッチを有し、第
２の入力信号が前記第２のスイッチング手段をオン制御
する信号である場合に、該第２の検出用スイッチがオン
状態となることにより、前記第１の放電用スイッチがオ
ン状態となる、請求項２に記載のパルス増幅装置。