CN107835018B - 电路、模数转换器和方法 - Google Patents

电路、模数转换器和方法 Download PDF

Info

Publication number
CN107835018B
CN107835018B CN201710832154.0A CN201710832154A CN107835018B CN 107835018 B CN107835018 B CN 107835018B CN 201710832154 A CN201710832154 A CN 201710832154A CN 107835018 B CN107835018 B CN 107835018B
Authority
CN
China
Prior art keywords
signal
circuit
analog
sample
quantizer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710832154.0A
Other languages
English (en)
Other versions
CN107835018A (zh
Inventor
马丁·佩尔努尔
彼得·博格纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107835018A publication Critical patent/CN107835018A/zh
Application granted granted Critical
Publication of CN107835018B publication Critical patent/CN107835018B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0854—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of quantisation noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems
    • H03M3/496—Details of sampling arrangements or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一种电路(100)，所述电路包括输入端子(141)，所述输入端子设立为接收模拟的输入信号(142)。电路(100)也包括组合元件(601)，所述组合元件设立为将输入信号(142)的多个时间错开的信号值组合成模拟的组合信号(144)。电路(100)也包括具有转换器核的量化器(131)，所述转换器核设立为从组合元件(601)通过被动的电荷重分配接收组合信号(144)并且将其转换为数字的输出信号(145)。因此，这种技术能够实现具有在模拟域中的滤波的模数转换。

Description

电路、模数转换器和方法
技术领域
不同的实例涉及模数转换器，所述模数转换器设立为在模拟域中对输入信号进行滤波。
背景技术
模数转换器(英语为analog-digital converters；ADC)例如作为集成电路(英语为integrated circuit，IC)在不同的应用中使用。例如，模数转换器用于将测量信号转化到数字域中。通常，相应的数字的输出信号用作为用于决策后续程序的基础。因此，典型地值得追求的是，进行模拟的输入信号的精确的转换。即测量或决策的完整性典型地与转换的置信水平相关。在此，较高的信号噪声能够降低测量或决策的整体性。
已知在模数转换时降低信号噪声的技术。例如已知的是，将多次测量通过在数字域中对N个信号值取平均值进行组合，进而尤其降低不相关的信号噪声。在此，信号噪声典型地以因数1/N降低至σ2/N，其中σ2表示噪声方差，并且N表示取平均值的信号值的数量。例如，取平均值能够借助移动均值滤波器(英语为moving average)进行。这种移动均值滤波器能够在数字域中通过延迟元件和加法元件简单地实现。这种技术的缺点是，由于相应的低通滤波降低数字的输出信号的带宽。因此，用于决策的反应速度典型地受限或降低。例如，在阶梯函数的情况下，在对N个采样点取平均值时，数字的输出信号在(N-1)T的延迟之后才反映输入信号的值。在此，T表示两个相邻的采样点之间的时间。
在一些应用情况下——例如对于具有强的时间相关性的模拟的输入信号而言——这种低通滤波能够将数字的输出信号的带宽以不可接受的量值降低。
通常，在数字域中进行低通滤波的这种情况下，在低通滤波器之后进行数字的输出信号的降采样(英语decimation)。这基于如下知识：带宽由于低通滤波总归是受限的，使得当数字的输出信号具有与模数转换器相同的采样频率时，典型地不能从中获得优点。例如，数字的输出信号的频率能够从1/T降低到1/(N×T)的数值。对于这种情况，在阶梯函数的上述实例中在模拟的输入信号处不能够观察到延迟；这是所述情况，因为整个系统的工作原理对应于模数转换器的工作原理，所述模数转换器以较小的采样频率工作。信号噪声的达到的降低此外为σ2/N，然而在模数转换器上原始使用的采样率在输出端处不可用。因此，这种方式关于处理速度和功率消耗是相对无效率的。
为了避免混叠效应，此外典型地能够需要的是，在模拟域中借助于模拟的滤波器对模拟的输入信号进行带宽限制。替选地，也能够例如通过相加的随机采样、抖动等使用具有随机样式的采样技术，以便避免混叠效应。这种技术又具有非强制确定性的过程和复杂的信号处理的限制。
发明内容
因此，存在对模数转换的改进技术的需求。尤其，存在对减少或消除至少一些上述缺陷和限制的技术的需求。
所述目的通过根据本发明的电路、根据本发明的模数转换器和根据本发明的方法来实现。下面的描述限定实施方式。
在一个实例中，电路包括输入端子，所述输入端子设立为接收模拟的输入信号。电路也包括组合元件，所述组合元件设立为将输入信号的多个时间错开的信号值组合成模拟的组合信号。电路也包括具有转换器核的量化器。转换器核设立为从组合元件通过被动的电荷重分配接收组合信号并且将其转换为数字的输出信号。例如，在一些实例中可行的是，模拟的低通滤波器是时间离散的模拟的低通滤波器。
在另一实例中，模数转换器包括输入端子，所述输入端子设立为接收模拟的输入信号。模数转换器也包括模拟的低通滤波器，所述低通滤波器设立为对输入信号进行滤波，以得到经滤波的信号。模数转换器也包括转换器核，所述转换器核设立为从低通滤波器接收经滤波的信号并且将其转换为数字的输出信号。模拟的低通滤波器构成转换器核的输入级。例如，在一些实例中可行的是，模拟的低通滤波器是时间离散的模拟的低通滤波器。
在另一实例中，方法包括接收模拟的输入信号。方法也包括将输入信号的不同的信号值组合，以得到模拟的组合信号。方法也包括通过被动的电荷重分配传递组合信号，以及将组合信号转换为数字的输出信号。
在另一实例中，方法包括接收模拟的输入信号。方法也包括借助于模拟的低通滤波器对输入信号进行滤波，以便得到经滤波的信号。方法也包括从低通滤波器接收经滤波的信号并且将接收的、经滤波的信号转换为数字的输出信号。低通滤波器构成转换器核的输入级。
上述特征和随后描述的特征能够不仅在相应的详尽描述的组合中使用，而且也能够在其他组合中或独立地使用，而不脱离本发明的保护范围。
附图说明
图1示意地说明根据不同实施方式的电路，所述电路包括组合元件，所述组合元件设立为将模拟的输入信号的多个时间错开的信号值组合成模拟的组合信号。
图2示出根据不同实施方式的方法的流程图。
图3示意地说明根据不同实施方式的图1的电路的可能的实现方案。
图4示意地说明根据不同实施方式的图1的电路的可能的实现方案。
图5示意地说明根据不同实施方式的图1的电路的可能的实现方案。
图6示意地说明根据不同实施方式的图1的电路的可能的实现方案。
图7示意地说明根据不同实施方式的图1的电路的可能的实现方案。
图8示意地说明采样样式，借助所述采样样式根据不同实施方式对输入信号的时间错开的信号值进行采样。
图9示意地说明采样样式，借助所述采样样式根据不同实施方式对输入信号的时间错开的信号值进行采样。
图10示意地说明采样样式，借助所述采样样式根据不同实施方式对输入信号的时间错开的信号值进行采样。
图11示意地说明根据不同实施方式的电路，其中电路包括多个组合元件，所述组合元件分别设立为将相应的输入信号的多个时间错开的信号值组合成相应的模拟的组合信号。
图12示意地说明根据不同实施方式的图11的电路的可能的实现方案。
图13示意地说明采样样式，借助所述采样样式根据不同实施方式对输入信号的时间错开的信号值进行采样。
具体实施方式
本发明的在上文中描述的特性、特征和优点以及实现所述特性、特征和优点的方式和方法结合下面对实施例的描述变得可更清晰地且更清楚地理解，所述实施例结合附图详细阐述。
下面，参考附图根据优选的实施方式详细阐述本发明。在附图中，相同的附图标记表示相同的或相似的元件。附图是本发明的不同实施方式的示意的表现方式。在附图中示出的元件不一定按照比例示出。更确切地说，在附图中示出的不同的元件描绘成，使得其功能和普遍目的对于本领域技术人员而言是可理解的。在附图中示出的在功能性单元和元件之间的连接和耦联也能够作为间接的连接或耦联实现。连接或耦联能够有线地或无线地实现。功能单元能够作为硬件、软件或硬件和软件的组合实现。
下面描述用于模数转换(A/D转换)的技术。在此，在不同的实例中使用模数转换器，所述模数转换器例如按照估量法
Figure BDA0001408963060000041
(英语为successiveapproximation register(逐次逼近寄存器)，SAR)工作。然而，相应的技术也能够转用于例如基于Delta-Sigma法的其他模数转换器。为了描述不同的实例，下面主要参照根据估量法工作的模数转换器。但是，相应的技术也能够直接转用于其他模数转换器。
所描述的技术能够在不同的应用领域中使用。例如，A/D转换能够结合如下测量技术使用，在所述测量技术中，由一个传感器接收一个模拟的输入信号，或由多个传感器接收多个模拟的输入信号。输入信号于是典型地对于物理可观察量是指示性的。例如，A/D转换能够结合麦克风使用，所述麦克风例如基于压力传感器在模拟的输入信号中映射环境噪声。
在一些实例中，在A/D转换之前还对模拟的输入信号进行滤波。因此，滤波能够在模拟域中进行。滤波例如能够对应于低通滤波器。例如，滤波能够是时间离散的。例如，能够通过多个时间错开的信号值的组合或尤其取平均值来实现过滤。例如可行的是，将多个不同的信号值组合成模拟的组合信号。在此，时间错开的信号值例如能够对应于输入信号的不同的采样点(英语为sample points或sample time points)。为了得到不同的信号值，例如能够使用采样保持元件(英语为sample-and-hold elements)，所述采样保持元件设立为对模拟的输入信号的多个信号值进行采样和保持。
在不同的实例中尤其可行的能够是，特别硬件高效地实现相应的技术。为此可行的例如能够是，将传统地总归在模数转换器中存在的特定的硬件部件又用于模拟的滤波。因此，模拟的滤波能够作为模数转换器的一部分实现。例如，模拟的滤波器能够构成模数转换器的转换器核的输入级。
在一个实例中，例如能够将模数转换器的采样电容器(英语为samplingcapacitor)用于，实现采样保持元件。在另一实例中，例如能够将多个数模转换器-电容器用于实现采样保持元件和时间错开的信号值的组合，所述数模转换器-电容器构成用于逐次逼近寄存器-模数转换器的转换器核的输入级。
由此能够通过被动的电荷重分配将组合信号传递到转换器核上。被动的电荷重分配例如能够在不设有有源部件、例如运算放大器等的情况下实现。这表示，例如相应的电流不必流过有源部件。被动的电荷重分配例如能够对应于电荷在不同电容器上的调整：结果是，在电荷重分配之后，在不同电容器上能够存在与初始状态不同的、最终的电荷量。被动的电荷重分配例如能够在没有通过外部的电压源或外部的电流源施加电位差的情况下实现：引起被动的电荷重分配的电位差例如能够取决于不同的采样保持元件的电容器之间的载流子密度梯度。
借助于这种技术能够实现不同的效果：
(i)例如能够避免，例如与开始描述的技术相比，在数字的输出信号处观察到带宽的相对强的降低，在所述开始描述的技术中，在数字域中进行滤波。这能够通过时间错开的信号值在模拟域中的特别快的组合实现。
(ii)可行的还能够是，例如又与开始描述的技术相比，降低功率消耗，在所述开始描述的技术中，在数字域中进行滤波。这例如能够通过在A/D转换之前的降采样来实现。此外，多路复用技术能够用于通过转换多个输入信号更好地利用转换器核。此外，必要时能够取消在数字域中的滤波。
(iii)此外可行的能够是，在模拟域中的滤波元件特别节省空间地且高集成度地实现。在不同实例中，能够再次利用模数转换器的总归存在的硬件。例如，逐次逼近寄存器-模数转换器的转换器核的输入级的数模转换器-电容器或采样电容器能够再次用于滤波。
(iv)也能够使用特别灵活的采样样式。例如能够使用随机的采样样式。
(v)通常，在此所描述的技术能够实现精确的A/D转换，所述A/D转换的信号噪声是相对受限的。
从上文中可见的是，能够实现多样的效果。
图1说明关于电路100的方面，所述电路能够执行经由输入端子141接收的模拟的输入信号142到经由输出端子146输出的数字的输出信号145的A/D转换。因此，电路100实现模数转换器。尤其，图1说明关于对模拟的输入信号142在模拟域中、即在模数转换器的量化器131之前进行滤波的方面。
在图1中，组合元件601包括多个并联连接的采样保持元件111-113。组合元件601设立为将输入信号142的多个时间错开的信号值组合为模拟的组合信号144。为此，设有加法级121，所述加法级设置在采样保持元件111-113和量化器133之间。加法级121设立为将输入信号的由采样保持元件111-113在不同时间采样和保持的信号值组合。例如，加法级121能够设立为形成输入信号的由采样保持元件111-113在不同时间采样和保持的信号值的平均值或均值。
因此，在图1的实例中，传统的总归作为量化器131的输入级存在的具有采样电容器的采样保持元件由能够单独运行的多个采样保持元件替代。传统的采样电容器由可独立操纵的多个电容器替代。
借助于多个采样保持元件111-113可行的是，对多个时间错开的信号值进行采样。为了确定信号值被采样的时间，能够使用所谓的采样样式。采样样式能够例如在存储器中是固定预设的。采样样式也能够具有随机的或伪随机的部分。为了实现采样样式存在控制装置170，所述控制装置操纵采样保持元件111-113。
在图1的实例中，尤其可行的是，输入信号142的通过组合元件601的采样保持元件111-113保持的信号值通过被动的电荷重分配从组合元件601传递到量化器131上。组合元件601承担量化器131的传统存在的采样保持元件的功能。因为组合信号144能够通过被动的电荷重分配传递到量化器131上，所以能够使用特别简单的硬件结构。尤其，可以不必保留有源部件，例如运算放大器。
在根据图1的电路100的实现方案中示出数量为三的采样保持元件111-113，而在其他实现方案中可以使用更多或更少数量的采样保持元件。
图2示出根据不同实施方式的方法的流程图。图2说明关于根据图1的电路100的工作原理的方面。
首先，在方框5001中接收模拟的输入信号。在不同实例中，也能够例如由不同的传感器接收多于一个的单独的输入信号。
然后，在方框5002中将输入信号的多个信号值组合成模拟的组合信号。为此，例如能够设有采样保持元件，所述采样保持元件设立为对输入信号的多个信号值在不同时间点进行采样并且随后保持。
只要接收多个输入信号，可行的是，分别针对每个接收到的输入信号执行方框5002。
在方框5003中通过被动的电荷重分配、例如通过量化器的转换器核、例如比较器从方框5002接收组合信号。然后，将组合信号转换为数字的输出信号。因此，数字的输出信号对于模拟的输入信号是指示性的。
在不同实例中，能够通过方框5003的适当的变型设定转换的放大系数。这是可选的。
随后，在方框5004中可选地经由输出端子输出数字的输出信号。例如，能够将数字的输出信号为了进一步的数据分析而输出到处理器。
图3说明关于电路100的方面。图3尤其说明根据图1的电路100的示例性的硬件实现方案。图3说明关于电路100的示例性的硬件实现方案的方面，在所述电路中，组合元件601通过量化器131的采样输入级构成。
在图3中示出如下情形，其中电路包括多个输入端子141-1、141-2。两个输入端子141-1、141-2分别配设有开关201、202。下面，出于简化的原因，描述如下情形，其中开关202持续地断开，也就是说不传导地连接，以至于不经由输入端子141-2接收相应的输入信号。在其他实例中，例如能够借助于时分多路复用在输入端子141-1、141-2之间来回切换。
在图3中示出如下情形，其中采样保持元件111-113分别包括电容器1111、1121、1131以及所配设的开关1112、1122、1132。
电路100还包括控制装置170。例如，控制装置170能够通过微处理器或微控制器实现。控制装置170设立为选择性地断开和闭合(操作)开关1112、1122、1132。在此，不同的开关1112、1122、1132能够分别分开地或独立地操作。尤其，能够在不同的时间点或相同的时间点操作不同的开关1112、1122、1132。
为了对输入信号142的信号值进行采样，可行的能够是，控制装置170首先闭合开关1112、1122、1132。开关203是断开的。开关201是闭合的。开关1316是闭合的。
因此，储存到电容器上的电荷——在受电荷的最终上升速度限制的瞬态振荡持续时间之后——跟随输入信号142的通常随时间变化的信号值。同时，采样保持元件111-113与量化器131脱耦。
在特定的时间点——例如根据采样样式限定的时间点——通过相应地断开相关联的开关1112、1122、1132对信号值进行采样并且随后保持。开关201保持闭合，直至所有采样保持元件111-113已经对信号值进行采样。
如果全部开关1112、1122、1132相应地保持时间错开的信号值，那么能够进行所述信号值的组合。为此，断开开关201和1316(只要还未发生)并且随后开关1112、1122、1132时间重叠地通过控制装置170在闭合状态下运行。由此，电荷在相应的电容器1111、1121、1131之间分配。发生第一被动的电荷重分配。为了防止电荷流出至地，将开关203断开。
在全部电容器1111、1121、1131具有相同电容的实例中，在组合之后将相同的电荷存储到全部电容器1111、1121、1131上。在电容器1111、1121、1131具有不同电容的实例中，随后在不同的电容器上存储不同的电荷，即根据基于电容的加权。
组合信号借此得出：
Figure BDA0001408963060000091
其中Ci表示电容器1111、1121、1131的电容量，并且xi[n]表示相应的信号值。i指示总共N个不同的采样保持元件111-113。
对于相同的电容Ci，将等式(1)简化为算术平均值：
Figure BDA0001408963060000092
这对应于低通滤波器。
在图3的实例中，加法元件121——所述加法元件例如实现取平均值——因此通过电容器1111、1121、1131的并联连接来实现。这表示，能够特别简单地实现在模拟域中的组合运算。尤其，通过不同的电容器1111、1121、1131存储的时间错开的信号值的组合能够通过并联连接实现。这尤其能够实现特别快的且高能效的组合。
为了实现从组合元件601至量化器131的被动的电荷重分配，闭合开关203：借此电容器1111、1121、1131参考与量化器131的电容器1311-1314相同的参考电势，参见开关1317。通过闭合开关1112、1122、1132，电容器1111、1121、1131的电荷于是能够至少部分地流出电容器1311-1314：使得进行第二次被动的电荷重分配。开关661保持断开。尤其地，能够进行电荷补偿。这能够表示，在电容器1111、1121、1131中，剩余电荷能够保持不变。
在图3的实例中，量化器根据估量法工作。这表示，量化器131将组合信号144在其传递到电容器1311-1314上之后根据估量法转换为数字的输出信号145。有时，电容器1311-1314的布置也称作为顶板采样链(Top-Plate-Sampling)。在此，电容器1311-1314以及开关1317传统地用作为到转换器核1315的输入级，所述转换器核在图3的实例中通过比较器实现。例如，输入级能够实现用于反馈信号的数模转换器。通过相应的SAR逻辑，接着串行地操纵开关1317，以至于通过比较器1315逐渐地确定数字的输出信号145的不同位。
在一个实例中可行的是，控制装置170设立为时间重叠地操纵组合元件601的采样保持元件111-113的全部开关1112、1122、1132，使得所有存储到电容器1111、1121、1131上的电荷作为组合信号144传递到量化器131上。在这种实例中，组合信号144具有特别大的幅值，使得放大系数具有大的值，并且典型地信噪比也是大的。
但是，在其他实例中值得追求的能够是，将放大系数设计为可选择的或可变的。在这种实例中，控制装置170能够仅选择采样保持元件111-113的开关1112、1122、1132的子集，并且然后选择性地闭合所述子集的开关1112、1122、1132。由此，全部电容器1111、1121、1132的电荷的一小部分作为组合信号144传递到转换器核1315上。这种可选择的放大系数尤其能够结合不同的输入信号是值得追求的，所述输入信号具有不同的信号电平。例如可行的是，控制装置170根据运行模式确定不同的放大系数。在此，运行模式例如能够与根据开关201、202的姿态激活的输入端子141-1、141-2相关，例如在时分多路复用技术中。由此，能够实现输出信号145的电平的调整。
如果根据上述阐述，各个电容器1111、1121、1131的电荷不通过电荷重分配传递到量化器131上，那么可行的是，相应的采样保持元件111-113参与输入信号142的采样或者但是不参与输入信号142的采样，即没有存储输入信号142的相应的信号值。如果一个或多个采样保持元件111-113不参与输入信号142的采样，那么减少信号值的数量进而减少取平均值的精度；但是，同时能够从输入端子141-1提取更少的电荷量。由此能够得到特别快的采样，因为能够实现特别快的上升速度。例如，即上升速度能够通过每时间由输入端子141-1上的阻抗变换器提供的电荷量来限制。
在根据图3的电路100的实现方案中示出数量为三的采样保持元件111-113，而在其他实现方案中能够可行的是，使用更大或更少数量的采样保持元件。在此，分别需要的能够是，相应的采样保持元件111-113具有用于相对于量化器131进行分离的开关。
图4说明关于电路100的方面。图4尤其说明图1的电路100的示例性的硬件实现方案。图4的实现方案在此原则上对应于图3的实现方案：但是在此组合元件601通过量化器131的数模转换器-电容器1311-1314构成。这表示，数模转换器-电容器1311-1314——所述数模转换器-电容器能够串行地通过控制装置170为了根据估量法进行A/D转换被操纵——并且所属的开关构成采样保持元件111、112。有时，电容器1311-1313的布置也称作为顶板采样链。在此，采样时的参考通过开关1317提供。
在图4的实例中，设有开关1351，所述开关设置在从输入端子141-1至转换器核1315的信号路径中并且设置在相邻的电容器1311、1312之间。借助于开关1351又能够对输入信号142的时间错开的信号值进行采样。
因此，在图4的实例中，采样保持元件111、112从输入端子141-1、141-2至量化器的信号路径分支，即分支至接地或参考电位。
在图4的实例中，采样保持元件111、112的电容的大小设计成相同的；但是不同大小的电容也是可能的。
在图4的实例中，控制单元170也设立为将输入信号的多个时间错开的信号值通过闭合开关1351组合，用于在电容器1311-1314之间的被动的电荷重分配。
在图4的实例中，通过设置开关1351仅对输入信号142的两个时间错开的信号值进行采样和保持，以及随后组合。但是也可行的是，设置更多数量的开关并且相应地实现更多采样保持元件。
首先开关1317接地，并且开关1351和开关201中的一个闭合或处于传导状态。根据开关201中的哪个是闭合的，电容器1311-1314遵循输入信号142-1或142-2。通过断开开关1351，相应的输入信号142在断开的时间点通过采样保持元件112采样。相应的开关201保持闭合一段时间，在此之后所述开关断开。借此，相应的输入信号142通过采样保持元件111采样，这次在断开开关201的时间点采样。然后保持开关201断开，同时开关1351闭合。如果采样值不同，那么被动的电荷重分配通过如下方式进行：电荷从更强充电的电容器流至更弱充电的电容器。换言之，采样保持元件111、112的时间错开的信号值的组合通过闭合开关1351和保持开关201处于断开状态中实现。
随后，根据估量法进行A/D转换。为此，串行地操纵开关1317并且将相应的电容器1311-1313接地或与参考电压连接。通过比较器1315分别确定数字的输出信号145的各个位。
图5说明关于电路100的方面。图5尤其说明图1的电路100的示例性的硬件实现方案。图5的实现方案在此原则上对应于图4的实现方案。然而，设有更多数量的采样保持元件111-114，其中又在输入端子141-1和转换器核1315之间的信号路径中和在相邻的电容器1311-1314之间设有多个开关1351-1353。有时，电容器1311-1313的布置也称作为顶板采样链。
图6说明关于电路的方面。图6尤其说明图1的电路100的示例性的硬件实现方案。图6中的电路100的实现方案在此原则上对应于图4中的电路100的实现方案。然而，在图6中示出如下实现方案，其中开关1351通过3路开关1361替代。采样保持元件111的开关1361在此将电容器1111选择性地接地、与参考电位和浮动电位连接(在图6的说明中为开关1361的中间姿态)。有时，电容器1311-1313的布置也称作为顶板采样链。
在图6的实施方案中，开关1361以及开关1317首先接地。然后，在开关201闭合时，电容器1311-1314遵循输入信号142。随后，控制装置170控制开关1361，使得所述开关将电容器1311与浮动电位连接。这对应于在相应的时间点通过采样保持元件111对输入信号142的信号值进行采样。电容器1312-1313还遵循输入信号142，直至开关201断开的时间点：然后通过采样保持元件112对输入信号142的相应的信号值进行采样。
时间错开的信号值的组合又能够通过控制开关1361进行，使得所述开关将电容器1311接地，其中开关201同时保留在断开的、即不传导的状态中，其中所述信号值能够通过电容器1311或1312-1113存储。
随后又能够根据估量法进行A/D转换。
图7说明关于电路100的方面。图7尤其说明图1的电路100的示例性的硬件实现方案。图7的实现方案在此原则上对应于图6的实现方案。然而，设有更多数量的采样保持元件111-114，其中又设有3路开关1361-1363，所述3路开关将相应的电容器1311-1313选择性地接地、与参考电位和浮动电位连接。有时，电容器1311-1313的布置也称作为顶板采样链。
在图4-7的实例中，例如可以通过如下方式实现可选择的放大系数：在信号值的组合之后通过在不同的电容器1311-1314之间的电荷重分配使特定的电容器1311-1314放电。
图8说明关于采样样式190的方面。在图8中示出不同的采样保持元件111-113的运行的时间变化曲线。
在时间点T1，通过采样保持元件111采样并且随后保持信号值191。为此，采样保持元件111例如在时间段701期间遵循输入信号142。时间点T1在此例如对应于根据图3中的电路100的实例的开关1112断开的时间点。
在时间点T2，通过采样保持元件112采样并且随后保持信号值192。为此，采样保持元件112例如在时间段701期间遵循输入信号142。时间点T2在此例如对应于根据图3中的电路100的实例的开关1122断开的时间点。
在时间点T3，通过采样保持元件113采样并且随后保持信号值193。为此，采样保持元件113例如在时间段701期间遵循输入信号142。时间点T3在此例如对应于根据图3中的电路100的实例的开关1132断开的时间点。相应的电荷重分配对应于取平均值。
在采样信号值191-193之后通过量化器131进行转换。在图8中示出相应的转换时间段710。
从图8中可见，在对应于不同信号值的相继的时间之间的时间间隔702彼此对应。这表示，控制装置170设立为操纵组合元件601，使得多个信号值以规律的时间设置。得到相同的采样区间702。
在图8中也说明时间段720，所述时间段需要用于对不同的信号值进行采样。在图8的实例中，在对应于第一采样的信号值191的时间和对应于最后采样的信号值193的时间之间的所述时间段720比用于将组合信号144转换为输出信号145的转换时间段710更长。在其他实例中，但是也可行的是，时间段720比转换时间段710更短。
在图8中也示出迭代的时间段730，所述迭代对应于量化器131关于输入信号142的定时。
在图8的实例中输入信号142的降采样在量化器131之前进行。因此，可行的能够是，量化器131根据时间段730以小的时钟频率进行A/D转换195。这尤其与参考实现方案相比能够实现量化器131的或转换器核1315的降低的功率消耗，其中在所述参考实施方案中，取平均值在数字域中、也就是说以布置到量化器131之后的方式进行。此外，通过在数字域中取中间值不需要附加的能量消耗。
图9说明关于采样样式190的方面。在图9中示出不同的采样保持元件111-113的运行的时间变化曲线。
根据图9的采样样式190在此原则上对应于根据图8的采样样式190。在此，然而，在图8的实例中，控制装置170设立为操纵组合元件601，使得按随机的时间设置信号值191-193。例如，能够将伪随机序列用于确定采样样式190。但是也能够将其他技术用于产生随机序列。
例如，根据图9的实例的随机的采样样式190与取平均值或低通滤波组合的实现方案具有关于带宽限制的优点。
例如，干扰能够是与采样样式190不相关的。这表示，干扰能够被过滤。
图10说明关于采样样式190的方面。在图10中示出不同的采样保持元件111-113的运行的时间变化曲线。
在图10的实例中，控制装置170设立为操纵组合元件601，使得采样保持元件111-114的电容器1111、1121、1131、1311-1350在至少部分重叠的时间段702中基于输入信号142充电。
从图10中可见的是，在本实例中在相继的信号值191-193的时间之间的时间段702比量化器131的转换时间段710更短。由此，能够实现特别短的时间段730或输入信号142的相对小的降采样。这能够实现特别快的模数转换。在图10的情形下，由于略微不同的与时间错开的信号值相关联的时间也能够实现取平均值进而抑制信号噪声。
图11说明关于电路100的方面，所述电路能够执行多个模拟的输入信号142-1、142-2到数字的输出信号145的A/D转换，其中所述输入信号经由不同的输入端子141-1、141-2接收，所述输出信号经由输出端子146输出。因此，电路100实现模数转换器。
在图11的实例中，电路100包括两个输入端子141-1、141-2。在此，每个输入端子141-1、141-2配设有组合元件601、602。组合元件601设立为将输入信号162-1的多个时间错开的信号值组合成组合信号144-1。组合元件602设立为将输入信号142-2的多个时间错开的信号值组合成模拟的组合信号144-2。对于每个组合元件601、602而言在此能够使用如在上文中描述的技术。
电路100也包括多路复用器650。多路复用器650设立为选择性地将组合信号144-1或组合信号144-2传递到量化器131的转换器核1315上。
通过这些技术能够实现量化器131的更好的负荷率。尤其，能够将对相应的输入信号142-1、142-2进行采样所需要的时间段720(参照图8-10)用于：将各另外的输入信号142-1、142-2借助于量化器131转换或变换为数字的输出信号145.
也能够设有多于两个的组合元件601、602。
图12说明关于电路100的方面。图12尤其说明根据图11的电路100的示例性的硬件实现方案。
图12的实例在此原则上对应于图3的实例。在图12中分别存在两个开关651-1、651-2、661-1、661-2，以便实现多路复用器650。组合元件602能够根据组合元件601构成。
图13说明关于采样样式190的方面。在图13中示出用于多个组合元件601-603的不同的采样保持元件111-113的运行的时间变化曲线。例如，图13的采样样式190可以结合图11和12的电路100应用。
在图13中示出如下情形，其中多路复用器650设立为将不同的组合元件601-603的组合信号144-1、144-2分别在多次迭代中传递到量化器131的转换器核1215上，所述迭代对应于时间段198。在此，不同的组合元件601-603的不同的组合信号144-1、144-2的传递对于多次迭代时间交错地进行。由此能够实现，通过量化器131的转换195分别交替地对于不同的组合元件601-603的不同的组合信号144-1、144-2进行(在图13中最下方示出；在此能够设有其他组合元件)。由此能够实现转换器核1315的和量化器131的特别好的工作负荷率和时间效率。
在图13的实例中，此外配属于不同的组合元件601-603的输入信号142-1、142-2的信号值191-193时间上交错地设置。然而，因为不同的组合元件601-603能够并行地且基本上彼此独立地运行，所以在其他实施方式中也可行的是，配属于不同的组合元件601-603的输入信号142-1、142-2的信号值191-193时间上不交错地设置。
在图13的实例中，用于不同的输入信号142-1、142-2的奈奎斯特速率是
Figure BDA0001408963060000161
其中Tsample表示相邻的信号值191-193的时间之间的时间段197。时间段198中的时间错开的信号值的取平均值对应于相应的输入信号142-1、142-2的降采样。由此避免混叠效应。转换器核1315为每个输入信号142-1、142-2在每时间段198分别产生数字的输出信号的值。信号142-1、142-2的带宽限制以系数N减小，例如与参考实现方案相比以系数N减小，在所述参考实现方案中低通滤波在数字域中进行。不相关的噪声的降低仍然是σ2/N。借助N的缩放是可能的。
概括地说，在上文中描述了如下技术，所述技术能够实现，在模拟的输入信号的不相关的信号噪声明显降低的情况下进行A/D转换。在此，例如使用多个采样保持元件，所述采样保持元件分别具有开关和电容器。然后可行的能够是，不同的采样保持元件通过在不同的时间点对模拟的输入信号进行采样来检测信号值。采样保持元件的电容器随后能够并联连接，以便将相应的信号值组合并且尤其取平均值。然后，采样保持元件的全部或一些电容器的电荷能够传播至模数转换器，用于通过被动的电荷重分配进行转换。
在上文中也描述了如下实例，其中借助于多个组合元件实现模拟的输入信号的并行的且分开的采样。这能够实现降采样，由此又能够实现模拟的输入信号的带宽限制，由此又提高模数转换器的混叠相关的有效的奈奎斯特频率。
在此所描述的技术也能够实现，使用随机地设置在时间段中的采样点。为此，能够使用不同的技术，例如随机的模拟的抖动、随机的延迟级、模拟的延迟级等。能够使用灵活的采样样式。
尤其结合SAR模数转换器，在此所描述的技术能够在总归存在的硬件上建立。例如SAR模数转换器的数模转换器-电容器能够再次用作为采样保持元件。
在此所描述的技术能够实现，以相对小的功率消耗实现用于A/D转换的高集成度的电路。此外，能够例如并行地进行特别快的A/D转换。
例如，与在数字域中进行滤波的参考实现方案相比，可行的能够是，实现模数转换器的更小的定时。这能够是所述情况，因为在典型的参考实现方案中——如在上文中所描述的那样——由于在数字域中的低通滤波在模数转换器之后才进行降采样。根据当前技术，在处理链的特别早的级中、即在模拟域中进行低通滤波和降采样，使得随后模数转换器不需要以高的采样频率运算。由此尤其能够降低电路的功率消耗，而不会损失A/D转换的精度。
在不同的实例中，可行的也能够是，通过将采样保持元件的电容器的电荷仅部分地传播到模数转换器的量化器上，实现可选择的放大系数。
当然，能够将本发明的之前所描述的实施方式和方面彼此组合。尤其，特征能够不仅以所描述的组合、而且也以其他组合或单独地使用，而不脱离本发明的范围。
例如，代替一体化的连接也能够使用差分的连接或差分的输入和输出信号。
上述作为参考的接地能够位于不同的参考电位。
在上文中描述了关于包括电容器和开关的采样保持元件的不同实例。但是，可行的是，相应的技术也可以用于其他类型的采样保持元件。
例如，在上文中描述了关于顶板采样链的不同技术。在其他实例中，然而也可行的是，相应的技术结合底板采样链实现。在此，模拟的输入信号与电容器侧中的一个连接，其中另一电容器侧与量化器1315连接。

Claims (20)

1.一种电路(100)，所述电路包括：
-输入端子(141，141-1，141-2)，所述输入端子设立为接收模拟的输入信号(142，142-1，142-2)；
-组合元件(601-603)，所述组合元件包括多个采样保持元件(111-114)，所述采样保持元件设立为在不同的时间采样和保持所述输入信号(142，142-1，142-2)的多个时间错开的信号值(191-193)，其中所述组合元件(601-603)设立为将所述输入信号(142，142-1，142-2)的所述时间错开的信号值(191-193)组合成模拟的组合信号(144，144-1，144-2)，和
-具有转换器核(1315)的量化器(131)，所述转换器核设立为通过被动的电荷重分配从所述组合元件(601-603)接收所述组合信号(144，144-1，144-2)并且将所述组合信号转换为数字的输出信号(145)。
2.根据权利要求1所述的电路(100)，
其中所述采样保持元件(111-114)包括至少一个开关并且分别包括电容器，
其中所述电路(100)还包括至少一个控制装置(170)，所述控制装置设立为通过时间重叠地操作所述开关并且为了在所述电容器之间的被动的电荷重分配，将所述输入信号(142，142-1，142-2)的信号值(191-193)组合。
3.根据权利要求2所述的电路(100)，
其中至少一个所述控制装置(170)还设立为将全部电容器的电荷的一小部分根据所述采样保持元件的子集作为所述组合信号(144，144-1，144-2)传递到所述转换器核(1315)上。
4.根据权利要求3所述的电路(100)，
其中至少一个所述控制装置(170)设立为根据可选择的放大系数来确定所述子集。
5.根据权利要求2-4中任一项所述的电路(100)，
其中所述采样保持元件(111-114)的所述电容器具有不同的或相同的电容。
6.根据权利要求2-4中任一项所述的电路(100)，
其中所述采样保持元件(111-114)的所述电容器通过所述量化器(131)的采样电容器构成。
7.根据权利要求2-4中任一项所述的电路(100)，
其中所述量化器(131)设立为按照估量法转换所述组合信号(144，144-1，144-2)，并且包括多个数模转换器-电容器的并联电路作为比较器的输入级，所述比较器构成所述转换器核(1315)。
8.根据权利要求7所述的电路(100)，
其中所述采样保持元件(111-114)的所述电容器通过所述数模转换器-电容器构成。
9.根据权利要求8所述的电路(100)，
其中所述采样保持元件(111-114)的所述开关设置在从所述输入端子(141，141-1，141-2)至所述转换器核(1315)的信号路径中并且设置在相邻的电容器之间。
10.根据权利要求8所述的电路(100)，
其中所述采样保持元件(111-114)的所述开关将相应的所述电容器选择性地接地、与参考电位和浮动电位连接。
11.根据权利要求1-4中任一项所述的电路(100)，
所述电路还包括：
-至少一个控制装置(170)，所述控制装置设立为操纵所述组合元件(601-603)，使得按随机的时间设置所述信号值(191-193)。
12.根据权利要求1-4中任一项所述的电路(100)，
所述电路还包括：
-至少一个控制装置(170)，所述控制装置设立为操纵所述组合元件(601-603)，使得按如下时间设置所述信号值(191-193)，所述时间相互间具有间隔，所述间隔比所述量化器(131)的转换时间段更短，所述转换时间段用于将所述组合信号(144，144-1，144-2)转换为所述输出信号(145)。
13.根据权利要求1-4中任一项所述的电路(100)，
所述电路还包括：
-至少一个控制装置(170)，所述控制装置设立为操纵所述组合元件(601-603)，使得在对应于第一信号值的时间和对应于最后的信号值的时间之间的时间段(720)比所述量化器(131)的转换时间段更短，所述转换时间段用于将所述组合信号(144，144-1，144-2)转换为所述输出信号(145)。
14.根据权利要求2-4中任一项所述的电路(100)，所述电路还包括：
-至少一个控制装置(170)，所述控制装置设立为操纵所述组合元件(601-603)，使得所述采样保持元件(111-114)的所述电容器基于所述输入信号(142，142-1，142-2)在至少部分重叠的时间段(702)中充电。
15.根据权利要求1-4中任一项所述的电路(100)，所述电路还包括：
-另一输入端子，所述另一输入端子设立为接收另一模拟的输入信号；
-另一组合元件，所述另一组合元件设立为将所述另一输入信号的多个时间错开的信号值组合为另一模拟的组合信号；和
-多路复用器(650)，所述多路复用器设立为选择性地将所述组合信号(144，144-1，144-2)或所述另一组合信号传递到所述量化器(131)的所述转换器核(1315)上。
16.根据权利要求15所述的电路(100)，所述电路还包括：
-至少一个控制装置(170)，所述控制装置设立为操纵所述组合元件(601-603)和所述另一组合元件，使得所述输入信号(142，142-1，142-2)的信号值(191-193)和所述另一输入信号的信号值时间上交错。
17.根据权利要求15所述的电路(100)，
其中所述多路复用器(650)设立为将所述组合信号(144，144-1，144-2)和所述另一组合信号分别在多次迭代(198)中传递到所述量化器(131)的所述转换器核(1315)上，
其中所述组合信号(144，144-1，144-2)的传递和所述另一组合信号的传递经由多次迭代(198)时间上交错。
18.根据权利要求1-4中任一项所述的电路(100)，
其中所述组合元件(601-603)包括多个采样保持元件(111-114)，所述采样保持元件从所述输入端子(141，141-1，141-2)至所述量化器(131)的路径分支。
19.根据权利要求1-4中任一项所述的电路(100)，
其中所述量化器设立为根据Sigma-Delta方法转换所述组合信号(144，144-1，144-2)。
20.一种方法，所述方法包括：
-接收模拟的输入信号(142，142-1，142-2)，
-在不同的时间采样和保持所述输入信号(142，142-1，142-2)的多个时间错开的信号值(191-193)，
-将所述输入信号(142，142-1，142-2)的所述时间错开的信号值(191-193)组合以得到模拟的组合信号(144，144-1，144-2)，
-通过被动的电荷重分配传递所述组合信号(144，144-1，144-2)，以及
-将所述组合信号(144，144-1，144-2)转换为数字的输出信号(145)。
CN201710832154.0A 2016-09-16 2017-09-15 电路、模数转换器和方法 Active CN107835018B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016117464.5A DE102016117464B4 (de) 2016-09-16 2016-09-16 Analog-Digital-Wandlung mit analoger Filterung
DE102016117464.5 2016-09-16

Publications (2)

Publication Number Publication Date
CN107835018A CN107835018A (zh) 2018-03-23
CN107835018B true CN107835018B (zh) 2021-08-13

Family

ID=61302049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710832154.0A Active CN107835018B (zh) 2016-09-16 2017-09-15 电路、模数转换器和方法

Country Status (3)

Country Link
US (1) US10056916B2 (zh)
CN (1) CN107835018B (zh)
DE (1) DE102016117464B4 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018104530B4 (de) 2018-02-28 2024-01-11 Infineon Technologies Ag Sigma-Delta-Wandler und entsprechende Verfahren
CN109067399B (zh) * 2018-07-26 2022-02-18 南京磐能电力科技股份有限公司 一种多采样率的adc控制器实现方法
US11265006B2 (en) 2018-08-08 2022-03-01 Infineon Technologies Ag Using a sampling switch for multiple evaluation units
KR20200084935A (ko) * 2018-12-20 2020-07-14 삼성전자주식회사 Adc, 집적 회로, 및 센서 시스템
WO2020239835A1 (en) * 2019-05-27 2020-12-03 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Signal processing (e.g., for mixed-signal beamforming and down-conversion receiver)
US11770130B2 (en) * 2020-03-04 2023-09-26 International Business Machines Corporation Mixed-signal dot product processor with single capacitor per multiplier

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7733252B2 (en) * 2008-06-24 2010-06-08 Conexant Systems, Inc. Method and apparatus for delay and combining circuitry
US7804434B2 (en) * 2008-03-31 2010-09-28 Wolfson Microelectronics Plc Switched-capacitor circuit
CN104283566A (zh) * 2014-09-30 2015-01-14 中航（重庆）微电子有限公司 用于模数转换器的比较电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7106231B2 (en) * 2003-11-04 2006-09-12 Mstar Semiconductor, Inc. Video signal processing system including analog to digital converter and related method for calibrating analog to digital converter
TWI278185B (en) * 2005-10-24 2007-04-01 Via Tech Inc Cyclic pipeline analog to digital converter
DE102008035215B4 (de) 2008-07-29 2010-09-09 Texas Instruments Deutschland Gmbh Elektronisches Bauelement und Verfahren zur Analog-Digital-Wandlung unter Verwendung von sukzessiver Approximation
US7982643B2 (en) 2009-08-20 2011-07-19 Analog Devices, Inc. System and method for reducing pattern noise in analog system processing
US9136857B2 (en) * 2012-07-02 2015-09-15 Ifineon Technologies Ag ADC with sample and hold
US8604962B1 (en) * 2012-11-28 2013-12-10 Lewyn Consulting Inc ADC first stage combining both sample-hold and ADC first stage analog-to-digital conversion functions
US8736480B1 (en) 2013-01-11 2014-05-27 Intel Corporation Successive approximation analog-to-digital conversion architectural arrangement for receivers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7804434B2 (en) * 2008-03-31 2010-09-28 Wolfson Microelectronics Plc Switched-capacitor circuit
US7733252B2 (en) * 2008-06-24 2010-06-08 Conexant Systems, Inc. Method and apparatus for delay and combining circuitry
CN104283566A (zh) * 2014-09-30 2015-01-14 中航（重庆）微电子有限公司 用于模数转换器的比较电路

Also Published As

Publication number Publication date
US10056916B2 (en) 2018-08-21
DE102016117464B4 (de) 2020-10-29
CN107835018A (zh) 2018-03-23
US20180083649A1 (en) 2018-03-22
DE102016117464A1 (de) 2018-03-22

Similar Documents

Publication Publication Date Title
CN107835018B (zh) 电路、模数转换器和方法
CN108242927B (zh) 模数转换器
US7113116B2 (en) Sample and hold apparatus
US8004435B2 (en) Discrete-time circuit
EP2338231B1 (en) Apparatus for and method of performing an analog to digital conversion
US9525426B2 (en) Cross-coupled input voltage sampling and driver amplifier flicker noise cancellation in a switched capacitor analog-to-digital converter
US8836567B2 (en) Integration and analog to digital conversion circuit with common capacitors and operating method thereof
JP6353267B2 (ja) Ａｄ変換器及びａｄ変換方法
CN105720980B (zh) 对于每个位电容器具有专用参考电容器的sar dac
EP2618490A2 (en) Pipelined analog-to-digital converter having reduced power consumption
US7843373B2 (en) Method to reduce error in time interleaved analog-to-digital converters arising due to aperture delay mismatch
CN115552798A (zh) 用于运行电容传感器的电路以及配属的传感器设备
JP6238936B2 (ja) アナログ・デジタル変換で使用するための方法および装置
US10284222B1 (en) Delta-sigma converter with pre-charging based on quantizer output code
KR102656345B1 (ko) 추가적인 능동 회로부가 없는 sar adc에서의 넓은 입력 공통 모드 범위를 인에이블하기 위한 방법 및 장치
JP6509041B2 (ja) Ａ／ｄ変換器における帯域幅不整合推定のための方法及び回路
US9077374B2 (en) Resolution-boosted sigma delta analog-to-digital converter
US8836549B2 (en) Use of logic circuit embedded into comparator for foreground offset cancellation
US10601439B2 (en) Sigma-delta converters and corresponding methods
CN113169745A (zh) 至少包括delta-sigma调制器和采样保持元件的电路装置
CN106257839B (zh) 传感器装置以及检测方法
CN107979375B (zh) Σ-δ模数转换器
KR20170111516A (ko) 홀 센서 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant