CN104283566A - 用于模数转换器的比较电路 - Google Patents

Abstract

本发明提供一种用于模数转换器的比较电路，所述比较电路包括：第一运算放大器、第一失调校准电容、第二失调校准电容、第二运算放大器、比较器以及再生锁存器。本发明的比较电路，在达到普通比较器的性能要求的前提下，获得更高的精度及低功耗，有效降低了比较器的输入失调电压，可以应用于SAR型ADC转换器等模数转换器电路中。

Description

用于模数转换器的比较电路

技术领域

本发明属于集成电路设计领域，特别是涉及一种用于模数转换器的比较电路。

背景技术

模数转换器(简称A/D转换器或ADC)是指将一个模拟量转变为数字量的电子器件。通常的A/D转换器是从信号系统中采集模拟电压信号，经过信号处理之后，将模拟电压信号转换为等效的数字电压信号。A/D转换器最主要的性能指标有转换精度(简称精度)和转换速度(简称速度)。精度表示模拟电压实际值与其对应数字量的相对误差，可表达为“真实度”。在A/D转换器中，通常用分辨率和转换误差来描述转换精度。分辨率是指对于允许范围内的模拟信号，A/D转换器能输出离散数字信号值的个数。分辨率的单位一般为比特(bit)。转换误差表示A/D转换器实际输出的数字量与理想输出的数字量之间的差别。A/D转换器的速度指完成一次从模拟量到数字量转换所需要的时间。

目前常用的A/D转换器主要包括逐次逼近型(SAR型)A/D转换器、Sigma-Delta型A/D转换器和积分型A/D转换器三大类。这三种类型的A/D转换器各有优缺点，下面逐一介绍。

SAR型A/D转换器包括一个1bit的ADC和一个高精度的数模转换器(简称D/A转换器或DAC)。其工作过程为：在多个时钟周期内，将输入信号和DAC的输出值进行比较，得到当前位应该置1还是置0。由于每个时钟周期产生一个bit，16bit的ADC只需要16个时钟周期就可以实现，因此SAR型A/D转换器的速度比较快。但是SAR型A/D转换器对噪声的抑制能力较差，而输入信号对噪声级的要求又较高，因此SAR型A/D转换器的分辨率难以做高，其一般极限分辨率最高可达到16bit。

Sigma-Delta型A/D转换器可解决SAR型A/D转换器分辨率低的问题。Sigma-Delta型A/D转换器包括一个1bit的A/D转换器、一个内置的Sigma-Delta调制器和一个FIR(Finite Impulse Response，有限长单位冲激响应)低通滤波器。Sigma-Delta型A/D转换器利用超速采样原理，通过内置的Sigma-Delta调制器，把1bit的A/D转换器转换结果中的噪声推向高频端，再通过后面的FIR低通滤波器，将噪声滤除，从而得到稳定的高精度转换结果。这种A/D转换器可以实现24bit的转换分辨率和大约20bit的无噪声分辨率。但是，由于FIR低通滤波器的瞬态响应等问题，使得转换速率低，稳定时间长，从而导致Sigma-Delta型A/D转换器只适合用于低速采样系统。

积分型A/D转换器相比Sigma-Delta型A/D转换器而言，具有功耗低、成本低的优点。积分型A/D转换器最常用的为双斜率积分结构，其通过对被测信号进行固定时长积分，再使用反向电压对积分结果进行放电积分，通过测量放电积分的时间，经过换算，得到输入电压的转换结果。这种A/D转换器理论上可以通过延长积分时间来提高转换精度。但积分时间延长后，积分电压会变大，而实际的模拟电路所承受的积分电压有限，且受积分电容特性的限制，积分电压难以提高。所以这种积分型A/D转换器的转换精度难以进一步提高。

比较器是SAR(逐次逼近)型ADC(模数转换器)的关键模块，它在很大程度上直接影响ADC的各项性能指标，如速度、精度、功耗等。因此，提高比较器的精度，降低比较器的输入失调电压及整体功耗，可以大大提高SAR型ADC转换器的转换精度。

鉴于以上所述，提供一种高精度、能有效降低失调电压及功耗的，适用于SAR型ADC转换器的比较器实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种用于模数转换器的比较电路，用于解决现有技术中用于模数转换器的比较电路精度较低，失调电压及功耗较高等问题。

为实现上述目的及其他相关目的，本发明提供一种用于模数转换器的比较电路，所述比较电路包括：

第一运算放大器，包括用于输入基准电压的第一输入端及用于输入比较电压的第二输入端，用于对输入基准电压及比较电压对进行第一次放大；

第一失调校准电容，其第一极连接于所述第一运算放大器的第一输出端，并通过第一开关连接于所述第一运算放大器的第一输入端，用于对所述第一运算放大器进行失调校准；

第二失调校准电容，其第一极连接于所述第一运算放大器的第二输出端，并通过第二开关连接于所述第一运算放大器的第二输入端，用于对所述第一运算放大器进行失调校准；

第二运算放大器，其第一输入端连接于所述第一失调校准电容的第二极，第二输入端连接于所述第二失调校准电容的第二极，用于对经过失调校准后的基准电压及比较电压进行第二次放大；

比较器，连接于所述第二运算放大器，用于对放大后的基准电压及比较电压进行比较，输出数字信号；

再生锁存器，连接于所述比较器，用于对所述比较器输出的数字信号进行采样及再生锁存。

作为本发明的用于模数转换器的比较电路的一种优选方案，所述模数转换器为逐次逼近型模数转换器。

作为本发明的用于模数转换器的比较电路的一种优选方案，所述第一运算放大器、第二运算放大器、比较器及再生锁存器均还具有电源接入端及地接入端。

作为本发明的用于模数转换器的比较电路的一种优选方案，所述第一运算放大器及第二运算放大器均包括第一PMOS管、第二PMOS管、第三POS管、第四PMOS管、第一NMOS管、第二NMOS管及第三NMOS管，其中：

所述第一POMS管的源极接电源，漏极与栅极相连，并与所述第二PMOS管的栅极、第三PMOS管的漏极以及第一NMOS管的漏极相连，作为运算放大器的第一输出端；

所述第二PMOS管的源极接电源，漏极作为运算放大器的第二输出端；

所述第三PMOS管的源极接电源，栅极于所述第四PMOS管的栅极、漏极相连，并与所述第二NMOS管的漏极相连；

所述第四PMOS管的源极接电源；

所述第一NMOS管的栅极连接比较电压，漏极与所述第三NMOS管的漏极及第二NMOS管的源极相连；

所述第二NMOS管的栅极连接基准电压；

所述第三NMOS管的栅极连接偏置电压，源极接地。

作为本发明的用于模数转换器的比较电路的一种优选方案，所述比较器包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管，其中：

所述第五PMOS管的源极接电源，漏极连接于所述第六NMOS管的漏极及栅极，并于所述第八NMOS管的栅极相连，栅极连接于所述第六PMOS管漏极、第七PMOS管的漏极及栅极、第八PMOS管的栅极、第九PMOS管的漏极以及第四NMOS管的漏极；

所述第六PMOS管的源极接电源，栅极连接复位信号，并于所述第十一PMOS管的栅极相连；

所述第七PMOS管的源极接电源；

所述第八PMOS管的源极接电源，漏极连接于所述第九PMOS管的栅极、第十PMOS管的栅极及漏极、第十一PMOS管的漏极、第十二PMOS管的栅极以及第五NMOS管的漏极；

所述第九PMOS管的源极接电源；

所述第十PMOS管的源极接电源；

所述第十一PMOS管的源极接电源；

所述第十二PMOS管的源极接电源，漏极与所述第八NMOS管的漏极相连，作为比较器的输出端；

所述第四NMOS管的栅极连接基准电压，源极连接于所述第五NMOS管的源极、以及所述第七NMOS管的漏极；

所述第五NMOS管的栅极连接比较电压；

所述第六NMOS管的源极接地；

所述第七NMOS管的栅极连接偏置电压，源极接地；

所述第八NMOS管的源极接地。

作为本发明的用于模数转换器的比较电路的一种优选方案，所述再生锁存器包括第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第十七PMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管，其中：

所述第十三PMOS管的源极接电源，漏极连接于所述第九NMOS管的漏极、第十四PMOS管的栅极、第十NMOS管的栅极以及第十一NMOS管的栅极，栅极与所述第九NMOS管的栅极相连，作为再生锁存器的输入端；

所述第十四PMOS管的源极接电源，漏极连接于所述第十NMOS管的漏极以及所述第十二NMOS管的栅极；

所述第十五PMOS管的源极接电源，漏极连接于所述第十六PMOS管的栅极以及所述第十一NMOS管的漏极，栅极连接于所述第十六PMOS管的漏极、第十七PMOS管的栅极、第十二NMOS管的漏极以及第十三NMOS管的栅极；

所述第十六PMOS管的源极接电源；

所述第十七PMOS管的源极接电源，漏极与所述第十三NMOS管的漏极相连，作为再生锁存器的输出端；

所述第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、以及第十三NMOS管的源极接地。

如上所述，本发明提供一种用于模数转换器的比较电路，所述比较电路包括：第一运算放大器，包括用于输入基准电压的第一输入端及用于输入比较电压的第二输入端，用于对输入基准电压及比较电压对进行第一次放大；第一失调校准电容，其第一极连接于所述第一运算放大器的第一输出端，并通过第一开关连接于所述第一运算放大器的第一输入端，用于对所述第一运算放大器进行失调校准；第二失调校准电容，其第一极连接于所述第一运算放大器的第二输出端，并通过第二开关连接于所述第一运算放大器的第二输入端，用于对所述第一运算放大器进行失调校准；第二运算放大器，其第一输入端连接于所述第一失调校准电容的第二极，第二输入端连接于所述第二失调校准电容的第二极，用于对经过失调校准后的基准电压及比较电压进行第二次放大；比较器，连接于所述第二运算放大器，用于对放大后的基准电压及比较电压进行比较，输出数字信号；再生锁存器，连接于所述比较器，用于对所述比较器输出的数字信号进行采样及再生锁存。本发明的比较电路，在达到普通比较器的性能要求的前提下，获得更高的精度及低功耗，有效降低了比较器的输入失调电压，可以应用于SAR型ADC转换器等模数转换器电路中。

附图说明

图1显示为本发明的用于模数转换器的比较电路的整体模块示意图。

图2显示为本发明的用于模数转换器的比较电路的结构示意图。

图3显示为本发明的用于模数转换器的比较电路中的第一运算放大器及第二运算放大器所采用的电路结构示意图。

图4显示为本发明的用于模数转换器的比较电路中的比较器所采用的电路结构示意图。

图5显示为本发明的用于模数转换器的比较电路中的再生锁存器所采用的电路结构示意图。

元件标号说明

Vb                     偏置电压

Vn                     基准电压

Vp                     比较电压

clk                    时钟控制信号

laten                  锁存器开关控制信号

rst                    复位信号

VCC                    电源

GND                    地

Vout                   数字信号输出

A1                     第一运算放大器

A2                     第二运算放大器

A3                     比较器

Latch                  再生锁存器

S1                     第一开关

S2                     第二开关

C1                     第一失调校准电容

C2                     第二失调校准电容

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1～图5。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图1～图5所示，本实施例一种用于模数转换器的比较电路，尤其是一种用于逐次逼近型模数转换器的比较电路，所述比较电路的整体模块如图1所示，此模块共包括六个输入控制信号，两个电源信号及一个输出信号。图1中的整体模块的引脚分别为：Vb是偏置电压输入信号，为比较电路内部提供电压输入；Vn与Vp是比较电压输入信号，其中，Vn为基准电压输入，Vp为比较电压输入；clk是时钟控制信号，为比较电路工作提供时序控制；laten是锁存器开关控制信号，控制锁存器信号的存取；rst为复位信号，控制整个比较电路的工作复位；VCC是模块电压输入信号，为整个模块供电；GND是模块接地端；Vout是数字信号输出端。

上述模块的工作过程为：将VCC接入3.3V电压，Vb接入内部信号要求偏置电压，Vn接入基准电压2.5V，GND接地，比较电路开始工作，Vp输入要比较模拟电压，经过内部比较，输出端将输出对应二进制数字信号。clk控制内部开关信号，可以控制电压失调校准，latch控制内部锁存器存取信号，rst输入‘0’时，比较电路复位。

如图2所示，在本实施例中，所述比较电路包括：

第一运算放大器A1，包括用于输入基准电压的第一输入端及用于输入比较电压的第二输入端，用于对输入基准电压及比较电压对进行第一次放大；

第一失调校准电容C1，其第一极连接于所述第一运算放大器A1的第一输出端，并通过第一开关S1连接于所述第一运算放大器A1的第一输入端，用于对所述第一运算放大器A1进行失调校准，所述第一开关S1由复位信号rst控制；

第二失调校准电容C2，其第一极连接于所述第一运算放大器A1的第二输出端，并通过第二开关S2连接于所述第一运算放大器A1的第二输入端，用于对所述第一运算放大器A1进行失调校准，所述第二开关S2由复位信号rst控制；

第一运算放大器A2，其第一输入端连接于所述第一失调校准电容C1的第二极，第二输入端连接于所述第二失调校准电容的第二极，用于对经过失调校准后的基准电压及比较电压进行第二次放大；

比较器A3，连接于所述第一运算放大器A2，用于对放大后的基准电压及比较电压进行比较，输出数字信号；

再生锁存器Latch，连接于所述比较器A3，用于对所述比较器A3输出的数字信号进行采样及再生锁存。

本发明的比较电路采用带三级前置运算放大器和latch再生锁存器的比较电路结构，同时采用输入失调存储和输出失调存储级联的消失调技术。失调校准时，开关S1和S2先闭合，这样A1的输出失调电压就存储在失调校准电容C1、C2上，然后是断开开关S1和S2，比较电路开始比较Vn与Vp，由于失调电压绝大部分存储在电容C1、C2上，因此失调电压相互抵消。

如图3所示，在本实施例中，所述第一运算放大器A1及第一运算放大器A2均包括第一PMOS管P1、第二PMOS管P2、第三POS管P3、第四PMOS管P4、第一NMOS管N1、第二NMOS管N2及第三NMOS管N3，其中：

所述第一POMS管的源极接电源，漏极与栅极相连，并与所述第二PMOS管的栅极、第三PMOS管的漏极以及第一NMOS管的漏极相连，作为运算放大器的第一输出端；

所述第二PMOS管的源极接电源，漏极作为运算放大器的第二输出端；

所述第三PMOS管的源极接电源，栅极于所述第四PMOS管的栅极、漏极相连，并与所述第二NMOS管的漏极相连；

所述第四PMOS管的源极接电源；

所述第一NMOS管的栅极连接比较电压，漏极与所述第三NMOS管的漏极及第二NMOS管的源极相连；

所述第二NMOS管的栅极连接基准电压；

所述第三NMOS管的栅极连接偏置电压，源极接地。

如图4所示，在本实施例中，所述比较器A3包括第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第八PMOS管P8、第九PMOS管P9、第十PMOS管P10、第十一PMOS管P11、第十二PMOS管P12、第四NMOS管N4、第五NMOS管N5、第六NMOS管N6、第七NMOS管N7、第八NMOS管N8，其中：

所述第五PMOS管的源极接电源，漏极连接于所述第六NMOS管的漏极及栅极，并于所述第八NMOS管的栅极相连，栅极连接于所述第六PMOS管漏极、第七PMOS管的漏极及栅极、第八PMOS管的栅极、第九PMOS管的漏极以及第四NMOS管的漏极；

所述第六PMOS管的源极接电源，栅极连接复位信号，并于所述第十一PMOS管的栅极相连；

所述第七PMOS管的源极接电源；

所述第八PMOS管的源极接电源，漏极连接于所述第九PMOS管的栅极、第十PMOS管的栅极及漏极、第十一PMOS管的漏极、第十二PMOS管的栅极以及第五NMOS管的漏极；

所述第九PMOS管的源极接电源；

所述第十PMOS管的源极接电源；

所述第十一PMOS管的源极接电源；

所述第十二PMOS管的源极接电源，漏极与所述第八NMOS管的漏极相连，作为比较器A3的输出端；

所述第四NMOS管的栅极连接基准电压，源极连接于所述第五NMOS管的源极、以及所述第七NMOS管的漏极；

所述第五NMOS管的栅极连接比较电压；

所述第六NMOS管的源极接地；

所述第七NMOS管的栅极连接偏置电压，源极接地；

所述第八NMOS管的源极接地。

本发明的比较电路采用的第一运算放大器A1及第一运算放大器A2要对小信号进行快速响应，带宽设计较大，但增益比较小，比较器采用cascode(共源共栅)结构，这样回程噪声对第一级运放的影响就很小。

如图5所示，在本实施例中，所述再生锁存器Latch包括第十三PMOS管P13、第十四PMOS管P14、第十五PMOS管P15、第十六PMOS管P16、第十七PMOS管P17、第九NMOS管N9、第十NMOS管N10、第十一NMOS管N11、第十二NMOS管N12、第十三NMOS管N13，其中：

所述第十三PMOS管的源极接电源，漏极连接于所述第九NMOS管的漏极、第十四PMOS管的栅极、第十NMOS管的栅极以及第十一NMOS管的栅极，栅极与所述第九NMOS管的栅极相连，作为再生锁存器Latch的输入端；

所述第十四PMOS管的源极接电源，漏极连接于所述第十NMOS管的漏极以及所述第十二NMOS管的栅极；

所述第十五PMOS管的源极接电源，漏极连接于所述第十六PMOS管的栅极以及所述第十一NMOS管的漏极，栅极连接于所述第十六PMOS管的漏极、第十七PMOS管的栅极、第十二NMOS管的漏极以及第十三NMOS管的栅极；

所述第十六PMOS管的源极接电源；

所述第十七PMOS管的源极接电源，漏极与所述第十三NMOS管的漏极相连，作为再生锁存器Latch的输出端；

所述第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、以及第十三NMOS管的源极接地。

所述再生锁存器Latch起再生和输出波形作用，模块可以通过时钟控制来实现采样和再生两个工作状态。再生锁存器Latch采样时，预防大级输出的信号输入到再生锁存器Latch的输入节点上，再生锁存时，再生锁存器Latch迅速锁存再生，然后通过时钟控制锁存器输出波形整形。另外，在所述比较器及再生锁存器Latch之间连接有第三开关，该第三开关受laten锁存器开关控制信号的控制。

如上所述，本发明提供一种用于模数转换器的比较电路，所述比较电路包括：第一运算放大器A1，包括用于输入基准电压的第一输入端及用于输入比较电压的第二输入端，用于对输入基准电压及比较电压对进行第一次放大；第一失调校准电容C1，其第一极连接于所述第一运算放大器A1的第一输出端，并通过第一开关S1连接于所述第一运算放大器A1的第一输入端，用于对所述第一运算放大器A1进行失调校准；第二失调校准电容C2，其第一极连接于所述第一运算放大器A1的第二输出端，并通过第二开关S2连接于所述第一运算放大器A1的第二输入端，用于对所述第一运算放大器A1进行失调校准；第一运算放大器A2，其第一输入端连接于所述第一失调校准电容C1的第二极，第二输入端连接于所述第二失调校准电容的第二极，用于对经过失调校准后的基准电压及比较电压进行第二次放大；比较器A3，连接于所述第一运算放大器A2，用于对放大后的基准电压及比较电压进行比较，输出数字信号；再生锁存器Latch，连接于所述比较器A3，用于对所述比较器A3输出的数字信号进行采样及再生锁存。本发明的比较电路，在达到普通比较器的性能要求的前提下，获得更高的精度及低功耗，有效降低了比较器的输入失调电压，可以应用于SAR型ADC转换器等模数转换器电路中。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (6)

1.一种用于模数转换器的比较电路，其特征在于，所述比较电路包括：

第一运算放大器，包括用于输入基准电压的第一输入端及用于输入比较电压的第二输入端，用于对输入基准电压及比较电压对进行第一次放大；

第一失调校准电容，其第一极连接于所述第一运算放大器的第一输出端，并通过第一开关连接于所述第一运算放大器的第一输入端，用于对所述第一运算放大器进行失调校准；

第二失调校准电容，其第一极连接于所述第一运算放大器的第二输出端，并通过第二开关连接于所述第一运算放大器的第二输入端，用于对所述第一运算放大器进行失调校准；

第二运算放大器，其第一输入端连接于所述第一失调校准电容的第二极，第二输入端连接于所述第二失调校准电容的第二极，用于对经过失调校准后的基准电压及比较电压进行第二次放大；

比较器，连接于所述第二运算放大器，用于对放大后的基准电压及比较电压进行比较，输出数字信号；

再生锁存器，连接于所述比较器，用于对所述比较器输出的数字信号进行采样及再生锁存。

2.根据权利要求1所述的用于模数转换器的比较电路，其特征在于：所述模数转换器为逐次逼近型模数转换器。

3.根据权利要求1所述的用于模数转换器的比较电路，其特征在于：所述第一运算放大器、第二运算放大器、比较器及再生锁存器均还具有电源接入端及地接入端。

4.根据权利要求1所述的用于模数转换器的比较电路，其特征在于：所述第一运算放大器及第二运算放大器均包括第一PMOS管、第二PMOS管、第三POS管、第四PMOS管、第一NMOS管、第二NMOS管及第三NMOS管，其中：

所述第一POMS管的源极接电源，漏极与栅极相连，并与所述第二PMOS管的栅极、第三PMOS管的漏极以及第一NMOS管的漏极相连，作为运算放大器的第一输出端；

所述第二PMOS管的源极接电源，漏极作为运算放大器的第二输出端；

所述第三PMOS管的源极接电源，栅极于所述第四PMOS管的栅极、漏极相连，并与所述第二NMOS管的漏极相连；

所述第四PMOS管的源极接电源；

所述第一NMOS管的栅极连接比较电压，漏极与所述第三NMOS管的漏极及第二NMOS管的源极相连；

所述第二NMOS管的栅极连接基准电压；

所述第三NMOS管的栅极连接偏置电压，源极接地。

5.根据权利要求1所述的用于模数转换器的比较电路，其特征在于：所述比较器包括第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第十PMOS管、第十一PMOS管、第十二PMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第七NMOS管、第八NMOS管，其中：

所述第五PMOS管的源极接电源，漏极连接于所述第六NMOS管的漏极及栅极，并于所述第八NMOS管的栅极相连，栅极连接于所述第六PMOS管漏极、第七PMOS管的漏极及栅极、第八PMOS管的栅极、第九PMOS管的漏极以及第四NMOS管的漏极；

所述第六PMOS管的源极接电源，栅极连接复位信号，并于所述第十一PMOS管的栅极相连；

所述第七PMOS管的源极接电源；

所述第八PMOS管的源极接电源，漏极连接于所述第九PMOS管的栅极、第十PMOS管的栅极及漏极、第十一PMOS管的漏极、第十二PMOS管的栅极以及第五NMOS管的漏极；

所述第九PMOS管的源极接电源；

所述第十PMOS管的源极接电源；

所述第十一PMOS管的源极接电源；

所述第十二PMOS管的源极接电源，漏极与所述第八NMOS管的漏极相连，作为比较器的输出端；

所述第四NMOS管的栅极连接基准电压，源极连接于所述第五NMOS管的源极、以及所述第七NMOS管的漏极；

所述第五NMOS管的栅极连接比较电压；

所述第六NMOS管的源极接地；

所述第七NMOS管的栅极连接偏置电压，源极接地；

所述第八NMOS管的源极接地。

6.根据权利要求1所述的用于模数转换器的比较电路，其特征在于：所述再生锁存器包括第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第十七PMOS管、第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、第十三NMOS管，其中：

所述第十三PMOS管的源极接电源，漏极连接于所述第九NMOS管的漏极、第十四PMOS管的栅极、第十NMOS管的栅极以及第十一NMOS管的栅极，栅极与所述第九NMOS管的栅极相连，作为再生锁存器的输入端；

所述第十四PMOS管的源极接电源，漏极连接于所述第十NMOS管的漏极以及所述第十二NMOS管的栅极；

所述第十五PMOS管的源极接电源，漏极连接于所述第十六PMOS管的栅极以及所述第十一NMOS管的漏极，栅极连接于所述第十六PMOS管的漏极、第十七PMOS管的栅极、第十二NMOS管的漏极以及第十三NMOS管的栅极；

所述第十六PMOS管的源极接电源；

所述第十七PMOS管的源极接电源，漏极与所述第十三NMOS管的漏极相连，作为再生锁存器的输出端；

所述第九NMOS管、第十NMOS管、第十一NMOS管、第十二NMOS管、以及第十三NMOS管的源极接地。