CN114978173A - 一种带离散失调校准的超低压电压时间转换器 - Google Patents

一种带离散失调校准的超低压电压时间转换器 Download PDF

Info

Publication number
CN114978173A
CN114978173A CN202210379987.7A CN202210379987A CN114978173A CN 114978173 A CN114978173 A CN 114978173A CN 202210379987 A CN202210379987 A CN 202210379987A CN 114978173 A CN114978173 A CN 114978173A
Authority
CN
China
Prior art keywords
input
terminal
switch
output
tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210379987.7A
Other languages
English (en)
Other versions
CN114978173B (zh
Inventor
刘帘曦
马健
廖栩锋
谢宇航
汪佳斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Institute Of Integrated Circuit Innovation Xi'an University Of Electronic Science And Technology
Original Assignee
Chongqing Institute Of Integrated Circuit Innovation Xi'an University Of Electronic Science And Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Institute Of Integrated Circuit Innovation Xi'an University Of Electronic Science And Technology filed Critical Chongqing Institute Of Integrated Circuit Innovation Xi'an University Of Electronic Science And Technology
Priority to CN202210379987.7A priority Critical patent/CN114978173B/zh
Publication of CN114978173A publication Critical patent/CN114978173A/zh
Application granted granted Critical
Publication of CN114978173B publication Critical patent/CN114978173B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及一种带离散失调校准的超低压电压时间转换器，所述超低压电压时间转换器包括输入开关(1)、超低压全差分基带放大器(2)、压控振荡器(3)、输出开关(4)和离散失调校准电路(5)。本发明提出了一种带离散失调校准的超低压电压时间转换器。当带离散失调校准的超低压电压时间转换器用于唤醒接收机中时，除了可以降低电压时间转换器的电源电压，降低唤醒接收机的电源电压，进而降低唤醒接收机的功耗以外，还可以消除电压时间转换器的直流失调对信号的干扰，降低了唤醒接收机的误报率和误检率，提高了唤醒接收机的接收灵敏度。

Description

一种带离散失调校准的超低压电压时间转换器
技术领域
本发明属于唤醒接收机技术领域，涉及一种带离散失调校准的超低压电压时间转换器。
背景技术
无线传感器网络(WSN，Wireless Sensor Networks)在物联网设备中已经广泛应用，由于在现有WSN节点上用于通信的功耗占总功耗比重较大，因此实现低功耗WSN节点的一个有效方法就是降低节点上的通信功耗。采用唤醒接收机来实现休眠/唤醒通信是一种目前被广泛研究的WSN节点低功耗通信方案。
在现有技术公开的唤醒接收机中，唤醒接收机前端信号接收解调模块一般采用无源器件组成，不需要消耗功耗，数字相关器采用数字电路设计，功耗较低。而兼具放大和比较功能的比较器由于需要使用模拟电路，其是唤醒接收机功耗的主要来源，所以为了降低唤醒接收机中的功耗，需要降低比较器的功耗。而传统的比较器由于其电源电压较高所以功耗较高，不利于低功耗唤醒接收机应用。
除此之外，在唤醒接收机中需要低通滤波器对信号进行整形，这会增加整个电路的面积，而时域比较器不仅可以实现比较功能并且可以实现低通滤波功能，可用于唤醒接收机中，减小电路面积。时域比较器主要由电压时间转换器和输出电路组成，电压时间转换器会存在直流失调，这会降低比较器模块的精度，进而降低唤醒接收机的灵敏度。目前消除电压时间转换器失调效果较好的方法是连续失调校准方法，即在唤醒接收机处于上电后的复位状态时，采用连续失调校准电路对电压时间转换器的失调进行校准，当唤醒接收机复位结束后之后，连续失调校准电路停止工作，不再校准，电压时间转换器开始工作。但是由于使用了电容存储失调电压，随着时间的推移，电容存在电荷泄漏，这会使得电容存储的失调电压不再准确，降低了比较精度。并且在实际中唤醒接收机的工作环境会发生变化，失调电压也会发生变化，采用连续失调校准方法无法根据失调电压的变化实时校准失调电压，这也会降低比较器的比较精度，降低唤醒接收机的接收灵敏度。
因此，如何在降低唤醒接收机的功耗的同时，提高唤醒接收机的接收灵敏度成为了亟待解决的问题。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种带离散失调校准的超低压电压时间转换器。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种带离散失调校准的超低压电压时间转换器，所述超低压电压时间转换器包括输入开关、超低压全差分基带放大器、压控振荡器、输出开关和离散失调校准电路，其中：
所述输入开关，用于控制所接收的两路模拟输入信号是否接入所述超低压全差分基带放大器；
所述超低压全差分基带放大器，连接所述输入开关的输出端，用于将通过所述输入开关传输的两路所述模拟输入信号进行放大，对应输出两路电压信号；
所述压控振荡器，连接所述超低压全差分基带放大器的输出端，用于将两路所述电压信号对应转换为两路时间信号；
所述输出开关，连接所述压控振荡器的输出端，用于控制所述压控振荡器输出的两路所述时间信号是否输出；
所述离散失调校准电路，所述离散失调校准电路的输入端连接所述压控振荡器的输出端，所述离散失调校准电路的输出端连接所述超低压全差分基带放大器的输入端，用于接收所述压控振荡器输出的两路所述时间信号，在两路所述时钟信号的控制下，经过多个时钟周期，将所述时间信号转换为电压信号，以抵消输入失调电压。
在本发明的一个实施例中，所述输入开关的输入端包括VINA输入端、VINB输入端、CLKN输入端和CLKP输入端，所述输入开关的输出端包括VA输出端和VB输出端，所述超低压全差分基带放大器的输入端包括VA输入端和VB输入端、VC输入端和VCM输入端，所述超低压全差分基带放大器的输出端包括VNA输出端和VNB输出端，所述压控振荡器的输入端包括VNA输入端和VNB输入端和VCO_EN输入端，所述压控振荡器的输出端包括VTA输出端和VTB输出端，所述输出开关的输入端包括VTA输入端、VTB输入端、CLKN输入端和CLKP输入端，所述输出开关的输出端包括VOA输出端和VOB输出端，所述离散失调校准电路的输入端包括CLKN输入端、CLKP输入端、VREF输入端、VTA输入端和VTB输入端，所述离散失调校准电路的输出端包括VA输出端和VB输出端，其中：
所述输入开关的VINA输入端和VINB输入端分别接收模拟输入信号VINA和模拟输入信号VINB，所述输入开关的CLKN输入端和CLKP输入端分别接收数字输入信号CLKN和数字输入信号CLKP，所述输入开关的VA输出端和VB输出端分别与所述超低压全差分基带放大器的VA输入端和VB输入端相连接；
所述超低压全差分基带放大器的VC输入端和VCM输入端分别接收模拟输入信号VC和模拟输入信号VCM，所述超低压全差分基带放大器的VNA输出端和VNB输出端分别与所述压控振荡器的VNA输入端和VNB输入端相连接；
所述压控振荡器的VCO_EN输入端接收数字输入信号VCO_EN，所述压控振荡器的VTA输出端和VTB输出端分别与所述输出开关的VTA输入端和VTB输入端相连接；
所述输出开关的CLKN输入端和CLKP输入端分别接收数字输入信号CLKN和数字输入信号CLKP，所述输出开关的VOA输出端和VOB输出端分别输出模拟输入信号VINA和模拟输入信号VINB所对应的时间信号；
所述离散失调校准电路的CLKN输入端和CLKP输入端接收数字输入信号CLKN和数字输入信号CLKP，所述离散失调校准电路的VREF输入端接收模拟输入信号VREF，所述离散失调校准电路的VTA输入端和VTB输入端分别与所述压控振荡器的VTA输出端和VTB输出端相连接，所述离散失调校准电路的VA输出端和VB输出端分别与所述超低压全差分基带放大器的VA输入端和VB输入端相连接。
在本发明的一个实施例中，所述输入开关包括第一开关管和第二开关管，其中：
所述第一开关管的第一电平有效端与所述输入开关的CLKN输入端相连接，所述第一开关管的第二电平有效端与所述输入开关的CLKP输入端相连接，所述第一开关管的第一端与所述输入开关的VINA输入端相连接，所述第一开关管的第二端与所述输入开关的VA输出端相连接；
所述第二开关管的第一电平有效端与所述输入开关的CLKN输入端相连接，所述第二开关管的第二电平有效端与所述输入开关的CLKP输入端相连接，所述第二开关管的第一端与所述的输入开关的VINB输入端相连接，所述第二开关管的第二端与所述的输入开关的VB输出端相连接；
所述第一电平有效端的电平与所述第二电平有效端的电平是一对相位相反的电平。
在本发明的一个实施例中，所述超低压全差分基带放大器包括核心放大电路和共模反馈电路，所述核心放大电路包括第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第一电容器、第二电容器、第一电阻器和第二电阻器，所述共模反馈电路包括第三NMOS管、第四NMOS管、第五NMOS管、第六NMOS管、第四PMOS管、第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管和第九PMOS管，其中：
所述第一NMOS管的栅极端与所述第一电容器的第一端和所述第一电阻器的第一端相连接，所述第一NMOS管的漏极端、所述第二PMOS管的漏极端均和所述超低压全差分基带放大器的VNB输出端相连接，所述第一NMOS管的源极端与地电位相连接；
所述第二NMOS管的栅极端与所述第二电容器的第一端和所述第二电阻器的第一端相连接，所述第二NMOS管的漏极端、所述第三PMOS管的漏极端均和所述超低压全差分基带放大器的VNA输出端相连接，所述第二NMOS管的源极端与地电位相连接；
所述第二PMOS管的栅极端与所述第一电容器的第二端和所述超低压全差分基带放大器的VA输入端相连接，所述第二PMOS管的源极端与所述第一PMOS管的漏极端和所述第三PMOS管的源极端相连接；
所述第三PMOS管的栅极端与所述第二电容器的第二端和所述超低压全差分基带放大器的VB输入端相连接；
所述第一PMOS管的栅极端与所述超低压全差分基带放大器的VC输入端相连接，所述第一PMOS管的源极端与电源电位相连接；
所述第一电阻器的第二端与共模反馈电压端相连接；
所述第二电阻器的第二端与所述共模反馈电压端相连接；
所述第三NMOS管的栅极端与所述第三NMOS管的漏极端、所述第六PMOS管的漏极端、所述第六NMOS管的栅极端、所述第六NMOS管的漏极端和所述第九PMOS管的漏极端相连接，所述第三NMOS管的源极端与地电位相连接；
所述第四NMOS管的栅极端与所述第四NMOS管的漏极端、所述第五NMOS管的栅极端、所述第五NMOS管的漏极端、所述第七PMOS管的漏极端和所述第八PMOS管的漏极端相连接，所述第四NMOS管的源极端与地电位相连接；
所述第五NMOS管的源极端与地电位相连接；
所述第六NMOS管的源极端与地电位相连接；
所述第六PMOS管的栅极端与所述超低压全差分基带放大器的VNA输出端相连接，所述第六PMOS管的源极端与所述第四PMOS管的漏极端、所述第七PMOS管的源极端相连接；
所述第七PMOS管的栅极端、所述第八PMOS管的栅极端与所述超低压全差分基带放大器的VCM输入端相连接；
所述第八PMOS管的源极端与所述第九PMOS管的源极端和所述第五PMOS管的漏极端相连接；
所述第九PMOS管的栅极端与所述超低压全差分基带放大器的VNB输出端相连接；
所述第四PMOS管的栅极端、所述第五PMOS管的栅极端均和所述超低压全差分基带放大器的VC输入端相连接，所述第四PMOS管的源极端、所述第五PMOS管的源极端均和电源电位相连接。
在本发明的一个实施例中，所述输出开关包括第三开关管和第四开关管，其中：
所述第三开关管的第一电平有效端与所述输出开关的CLKN输入端相连接，所述第三开关管的第二电平有效端与所述输出开关的CLKP输入端相连接，所述第三开关管的第一端与所述输出开关的VTA输入端相连接，所述第三开关管的第二端与所述输出开关的VOA输出端相连接；
所述第四开关管的第一电平有效端与所述输出开关的CLKN输入端相连接，所述第四开关管的第二电平有效端与所述的输出开关的CLKP输入端相连接，所述第四开关管的第一端与所述的输出开关的VTB输入端相连接，所述第四开关管的第二端与所述的输出开关的VOB输出端相连接；
所述第一电平有效端的电平与所述第二电平有效端的电平是一对相位相反的电平。
在本发明的一个实施例中，所述离散失调校准电路包括鉴频鉴相器、电荷泵、第三电容器、第四电容器、第五开关管和第六开关管，其中：
所述鉴频鉴相器的VTA输入端和VTB输入端分别与所述离散失调校准电路的VTA输入端和VTB输入端相连接，所述鉴频鉴相器的VOTA输出端和VOTB输出端分别与所述电荷泵的VOTA输入端和VOTB输入端相连接；
所述电荷泵的CP_EN输入端与所述离散失调校准电路的CLKP输入端相连接，所述电荷泵的输出端VCP与所述第六开关管的第一端相连接；
所述第六开关管的第一电平有效端与所述离散失调校准电路的CLKP输入端相连接，所述第六开关管的第二电平有效端与所述离散失调校准电路的CLKN输入端相连接，所述第六开关管的第二端与所述离散失调校准电路的输出端VB相连接；
所述第四电容器的第一端与所述离散失调校准电路的输出端VB相连接，所述第四电容器的第二端与地电位相连接；
所述第五电容器的第一端与所述电荷泵的输出端VCP相连接，所述第五电容器的第二端与地电位相连接；
所述第五开关管的第一电平有效端与所述失调校准电路的CLKP输入端相连接，所述第五开关管的第二电平有效端与所述失调校准电路的CLKN输入端相连接，所述第五开关管的第一端与所述离散失调校准电路的VREF输入端相连接，所述第五开关管的第二端与所述离散失调校准电路的VA输出端相连接；
所述第三电容器的第一端与所述离散失调校准电路的输出端VA相连接，所述第三电容器的第二端下端与地电位相连接；
所述第一电平有效端的电平与所述第二电平有效端的电平是一对相位相反的电平。
与现有技术相比，本发明的有益效果：
本发明提出了一种带离散失调校准的超低压电压时间转换器。当带离散失调校准的超低压电压时间转换器用于唤醒接收机中时，除了降低电压时间转换器的电源电压，降低唤醒接收机的电源电压，降低唤醒接收机的功耗以外，还可以消除电压时间转换器的直流失调对信号的干扰，降低了唤醒接收机的误报率和误检率，提高了唤醒接收机的接收灵敏度。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
图1为本发明实施例提供的一种带离散失调校准的超低压电压时间转换器的电路结构示意图；
图2为本发明实施例提供的一种输入开关的电路结构示意图；
图3为本发明实施例提供的一种超低压全差分基带放大器的电路结构示意图；
图4为本发明实施例提供的一种输出开关的电路结构示意图；
图5为本发明实施例提供的一种离散失调校准电路的电路结构示意图；
图6为本发明实施例提供的一种部分时序信号的波形图；
图7为本发明实施例提供的一种超低压全差分基带放大器的仿真结果示意图；
图8为本发明实施例提供的一种离散失调校准电路的仿真结果示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为本发明实施例提供的一种带离散失调校准的超低压电压时间转换器的电路结构示意图，本发明提供一种带离散失调校准的超低压电压时间转换器，该超低压电压时间转换器包括输入开关1、超低压全差分基带放大器2、压控振荡器3、输出开关4和离散失调校准电路5，其中：
输入开关1，用于控制所接收的两路模拟输入信号(两路模拟输入信号为一对输入差分信号)是否接入超低压全差分基带放大器2；
超低压全差分基带放大器2，连接输入开关1的输出端，用于将通过输入开关1传输的两路模拟输入信号进行放大，对应输出两路电压信号，该两路电压信号即为放大后的两路模拟输入信号；
压控振荡器3，连接超低压全差分基带放大器2的输出端，用于将两路电压信号对应转换为两路时间信号；
输出开关4，连接压控振荡器3的输出端，用于控制压控振荡器3输出的两路时间信号是否输出；
离散失调校准电路5，离散失调校准电路5的输入端连接压控振荡器3的输出端，离散失调校准电路5的输出端连接超低压全差分基带放大器2的输入端，用于接收压控振荡器3输出的两路时间信号，在两路时钟信号的控制下，经过多个时钟周期，将时间信号转换为电压信号，以抵消输入失调电压，输入失调电压即为时间转换器中超低压全差分基带放大器2和压控振荡器3的失调在超低压全差分基带放大器2输入端的等效电压。
请继续参见图1，输入开关1的输入端包括VINA输入端、VINB输入端、CLKN输入端和CLKP输入端，输入开关1的输出端包括VA输出端和VB输出端，超低压全差分基带放大器2的输入端包括VA输入端和VB输入端、VC输入端和VCM输入端，超低压全差分基带放大器2的输出端包括VNA输出端和VNB输出端，压控振荡器3的输入端包括VNA输入端和VNB输入端和VCO_EN输入端，压控振荡器3的输出端包括VTA输出端和VTB输出端，输出开关4的输入端包括VTA输入端、VTB输入端、CLKN输入端和CLKP输入端，输出开关4的输出端包括VOA输出端和VOB输出端，离散失调校准电路5的输入端包括CLKN输入端、CLKP输入端、VREF输入端、VTA输入端和VTB输入端，离散失调校准电路5的输出端包括VA输出端和VB输出端，其中：
输入开关1的VINA输入端和VINB输入端分别接收模拟输入信号VINA和模拟输入信号VINB，输入开关1的CLKN输入端和CLKP输入端分别接收数字输入信号CLKN和数字输入信号CLKP，输入开关1的VA输出端和VB输出端分别与超低压全差分基带放大器2的VA输入端和VB输入端相连接，超低压全差分基带放大器2的VA输入端和VB输入端用于接收输入开关1的VA输出端和VB输出端输出的模拟输入信号VINA和模拟输入信号VINB；
超低压全差分基带放大器2的VC输入端和VCM输入端分别接收模拟输入信号VC和模拟输入信号VCM，超低压全差分基带放大器2的VNA输出端和VNB输出端分别与压控振荡器3的VNA输入端和VNB输入端相连接，压控振荡器3的VNA输入端和VNB输入端用于接收超低压全差分基带放大器2的VNA输出端和VNB输出端输出的电压信号；
压控振荡器3的VCO_EN输入端接收数字输入信号VCO_EN，压控振荡器3的VTA输出端和VTB输出端分别与输出开关4的VTA输入端和VTB输入端相连接，输出开关4的VTA输入端和VTB输入端用于接收压控振荡器3的VTA输出端和VTB输出端输出的时间信号；
输出开关4的CLKN输入端和CLKP输入端分别接收数字输入信号CLKN和数字输入信号CLKP，输出开关4的VOA输出端和VOB输出端分别输出模拟输入信号VINA和模拟输入信号VINB所对应的时间信号；
离散失调校准电路5的CLKN输入端和CLKP输入端接收数字输入信号CLKN和数字输入信号CLKP，离散失调校准电路5的VREF输入端接收模拟输入信号VREF，离散失调校准电路5的VTA输入端和VTB输入端分别与压控振荡器3的VTA输出端和VTB输出端相连接，离散失调校准电路5的VA输出端和VB输出端分别与超低压全差分基带放大器2的VA输入端和VB输入端相连接。
在一个具体实施例中，请参见图2，输入开关1包括第一开关管S1和第二开关管S2，其中：
第一开关管S1的第一电平有效端与输入开关1的CLKN输入端相连接，第一开关管S1的第二电平有效端与输入开关1的CLKP输入端相连接，第一开关管S1的第一端与输入开关(1)的VINA输入端相连接，第一开关管S1的第二端与输入开关(1)的VA输出端相连接；
第二开关管S2的第一电平有效端与输入开关1的CLKN输入端相连接，第二开关管S2的第二电平有效端与输入开关1的CLKP输入端相连接，第二开关管S2的第一端与的输入开关1的VINB输入端相连接，第二开关管S2的第二端与的输入开关1的VB输出端相连接；
第一电平有效端的电平与第二电平有效端的电平是一对相位相反的电平，即第一电平有效端为高电平有效端，第二电平有效端为低电平有效端。
在一个具体实施例中，请参见图3，超低压全差分基带放大器2包括核心放大电路21和共模反馈电路22，核心放大电路21包括第一NMOS管MN1、第二NMOS管MN2、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一电容器C1、第二电容器C2、第一电阻器R1和第二电阻器R2，共模反馈电路22包括第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8和第九PMOS管MP9，其中：
第一NMOS管MN1的栅极端与第一电容器C1的第一端和第一电阻器R1的第一端相连接，第一NMOS管MN1的漏极端、第二PMOS管MP2的漏极端均和超低压全差分基带放大器2的VNB输出端相连接，第一NMOS管MN1的源极端与地电位相连接；
第二NMOS管MN2的栅极端与第二电容器C2的第一端和第二电阻器R2的第一端相连接，第二NMOS管MN2的漏极端、第三PMOS管MP3的漏极端均和超低压全差分基带放大器2的VNA输出端相连接，第二NMOS管MN2的源极端与地电位相连接；
第二PMOS管MP2的栅极端与第一电容器C1的第二端和超低压全差分基带放大器2的VA输入端相连接，第二PMOS管MP2的源极端与第一PMOS管MP1的漏极端和第三PMOS管MP3的源极端相连接；
第三PMOS管MP3的栅极端与第二电容器C2的第二端和超低压全差分基带放大器2的VB输入端相连接；
第一PMOS管MP1的栅极端与超低压全差分基带放大器2的VC输入端相连接，第一PMOS管MP1的源极端与电源电位相连接；
第一电阻器R1的第二端与共模反馈电压端VCMFB相连接；
第二电阻器R2的第二端与共模反馈电压端VCMFB相连接；
第三NMOS管MN3的栅极端与第三NMOS管MN3的漏极端、第六PMOS管MP6的漏极端、第六NMOS管MN6的栅极端、第六NMOS管MN6的漏极端和第九PMOS管MP9的漏极端相连接，第三NMOS管MN3的源极端与地电位相连接；
第四NMOS管MN4的栅极端与第四NMOS管MN4的漏极端、第五NMOS管MN5的栅极端、第五NMOS管MN5的漏极端、第七PMOS管MP7的漏极端和第八PMOS管MP8的漏极端相连接，第四NMOS管MN4的源极端与地电位相连接；
第五NMOS管MN5的源极端与地电位相连接；
第六NMOS管MN6的源极端与地电位相连接；
第六PMOS管MP6的栅极端与超低压全差分基带放大器2的VNA输出端相连接，第六PMOS管MP6的源极端与第四PMOS管MP4的漏极端、第七PMOS管MP7的源极端相连接；
第七PMOS管MP7的栅极端、第八PMOS管MP8的栅极端与超低压全差分基带放大器2的VCM输入端相连接；
第八PMOS管MP8的源极端与第九PMOS管MP9的源极端和第五PMOS管MP5的漏极端相连接；
第九PMOS管MP9的栅极端与超低压全差分基带放大器2的VNB输出端相连接；
第四PMOS管MP4的栅极端、第五PMOS管MP5的栅极端均和超低压全差分基带放大器2的VC输入端相连接，第四PMOS管MP4的源极端、第五PMOS管MP5的源极端均和电源电位相连接。
在一个具体实施例中，请参见图4，输出开关4包括第三开关管S3和第四开关管S4，其中：
第三开关管S3的第一电平有效端与输出开关4的CLKN输入端相连接，第三开关管S3的第二电平有效端与输出开关4的CLKP输入端相连接，第三开关管S3的第一端与输出开关4的VTA输入端相连接，第三开关管S3的第二端与输出开关4的VOA输出端相连接；
第四开关管S4的第一电平有效端与输出开关4的CLKN输入端相连接，第四开关管S4的第二电平有效端与的输出开关4的CLKP输入端相连接，第四开关管S4的第一端与的输出开关4的VTB输入端相连接，第四开关管S4的第二端与的输出开关4的VOB输出端相连接。
在一个具体实施例中，请参见图5，离散失调校准电路5包括鉴频鉴相器51、电荷泵52、第三电容器C3、第四电容器C4、第五开关管S5和第六开关管S6，其中：
鉴频鉴相器51的VTA输入端和VTB输入端分别与离散失调校准电路5的VTA输入端和VTB输入端相连接，鉴频鉴相器51的VOTA输出端和VOTB输出端分别与电荷泵52的VOTA输入端和VOTB输入端相连接；
电荷泵52的CP_EN输入端与离散失调校准电路5的CLKP输入端相连接，电荷泵52的输出端VCP与第六开关管S6的第一端相连接；
第六开关管S6的第一电平有效端与离散失调校准电路5的CLKP输入端相连接，第六开关管S6的第二电平有效端与离散失调校准电路5的CLKN输入端相连接，第六开关管S6的第二端与离散失调校准电路5的输出端VB相连接；
第四电容器C4的第一端与离散失调校准电路5的输出端VB相连接，第四电容器C4的第二端与地电位相连接；
第五电容器C5的第一端与电荷泵52的输出端VCP相连接，第五电容器C5的第二端与地电位相连接；
第五开关管S5的第一电平有效端与失调校准电路5的CLKP输入端相连接，第五开关管S5的第二电平有效端与失调校准电路5的CLKN输入端相连接，第五开关管S5的第一端与离散失调校准电路5的VREF输入端相连接，第五开关管S5的第二端与离散失调校准电路5的VA输出端相连接；
第三电容器C3的第一端与离散失调校准电路5的输出端VA相连接，第三电容器C3的第二端下端与地电位相连接。
本实施例所提供的超低压电压时间转换器应用于唤醒接收机系统。
请参见图1，本实施例所提供的超低压电压时间转换器包括输入开关1、超低压全差分基带放大器2、压控振荡器3、输出开关4以及离散失调校准电路5。
图6是本发明的部分时序信号的波形图，在采样周期1～n中，外部的数字输入信号CLKN和数字输入信号CLKP是一对相位相反的控制信号，当CLKP为高电平、CLKN为低电平时，此时电路处于校准状态，当CLKP为低电平、CLKN为高电平时，此时电路处于电压时间转换的工作状态。
图2是本发明所述的输入开关1的电路结构示意图，包括第一开关管S1和第二开关管S2，下面结合图6的部分时序信号的波形图，进一步详细说明。
当数字输入信号CLKP为0时，此时电路处于电压时间转换的工作状态，第一开关管S1和第二开关管S2导通，输出信号VA＝VINA+VREF,VB＝VINB+VCP。
图3是本发明中所述的超低压全差分基带放大器2的电路结构示意图，下面根据图3，进一步说明。
本发明中所述的超低压全差分基带放大器2包括核心放大电路21和共模反馈电路22。其中差分输入信号从输入端VA和输入端VB输入，经过核心放大电路21放大，输出差分信号从输出端VNA和输出端VNB输出，VNA与VA相位相同，VNB与VB相位相同，当VA＝VB＝VREF时，VNA＝VNB＝VCM。共模反馈电路22负责检测输出VNA和VNB的输出共模电平，将其与外部输入的直流电压VCM比较后再将误差反馈到第一NMOS管MN1和第二NMOS管MN2的栅极，从而将放大器输出共模电平稳定在外部输入的直流电压VCM附近。外部输入的直流电平VC为第一PMOS管MP1、第四PMOS管MP4、第五PMOS管MP5提供栅极偏置。核心放大电路21基于反相器结构设计，第二PMOS管MP2、第三PMOS管MP3、第一NMOS管MN1和第二NMOS管MN2同时被用作放大管，可以在电流一定的条件下获得几乎两倍的跨导，从而提升了放大器本身的跨导电流效率。除此之外，核心放大电路21和共模反馈电路22均采用3层MOS管堆叠，可以在0.4V的超低电源电压VDD下正常工作，可以有效的降低了基带放大器以及电压时间转换器的功耗，进而降低了唤醒接收机的功耗。
本发明中所述的超低压全差分基带放大器2中第一NMOS管MN1和第二NMOS管MN2，第二PMOS管MP2和第三PMOS管MP3，第六PMOS管MP6和第七PMOS管MP7和第八PMOS管MP8和第九PMOS管MP9，第三NMOS管MN3和第四NMOS管MN4和第五NMOS管MN5和第六NMOS管MN6，第一电阻器R1和第二电阻器R2，第一电容器C1和第二电容器C2的设计参数相同，第一PMOS管MP1与第四PMOS管MP4和第五PMOS管MP5设计参数存在固定的倍数关系，理论上，当输入信号VA＝VB＝VREF时，输出信号VNA＝VNB＝VCM，但是在实际的集成电路制造工艺中，会经过多道工序，每一道工序都存在不确定性，标称完全相同的器件都会存在有限的失配，此时当输入信号VA＝VB＝VREF时，VNA＝VNB将存在一定的电压差，这反映了本发明中所述的超低压全差分基带放大器2的直流失调，这会使得信号失真，降低电压时间转换器的精度，降低唤醒接收机的灵敏度。
图4是本发明所述的输出开关5的电路结构示意图，包括第三开关管S3和第四开关管S4，下面结合图6的部分时序信号的波形图，进一步详细说明。
当CLKP为0时，此时电路处于电压时间转换的工作状态，第三开关管S3和第四开关管S4导通，输出信号VOA＝VTN，VOA＝VTB。
图5是本发明所述的离散失调校准电路5的电路结构示意图，包括鉴频鉴相器51、电荷泵52、第五开关管S5、第六开关管S6、第三电容器C3以及第四电容器C4，下面结合图6的部分时序信号的波形图，进一步详细说明。
外部输入信号VREF为直流信号。鉴频鉴相器51检测输入信号VTA和VTB的时间差，从VOTA和VOTB端口输出该时间差并将其送入电荷泵52的输入端VOTA和VOTB。当CLKP＝1时，此时电路处于校准状态，电荷泵52的输入端CP_EN＝CLKP＝1，电荷泵开始工作，将VOTA和VOTB输入的时间差转换为电压从VCP端口输出，同时第六开关管S6导通，VB＝VCP，并将VB电压存储在第四电容器C4上；此时，第五开关管S5也导通，VA＝VREF，并将VB电压存储在第三电容器C3上。当CLKP＝0时，此时电路处于电压时间转换的工作状态，电荷泵52的输入端CP_EN＝CLKP＝0，电荷泵51停止工作，降低功耗，同时第五开关管S5和第六开关管S6均管断，离散失调校准电路5的输出端VA和输出端VB不再受到输入信号VREF、VTA、VTB的影响，离散失调校准电路5停止工作。
下面结合图6的部分时序信号的波形图，对压控振荡器3进一步详细说明。
压控振荡器3在VCO_EN为1时，开始工作，将输入差分电压信号VNA和VNB转换为时间信号，分别从VTA和VTB输出，完成电压时间转换的功能，压控振荡器3基于压控延时线设计，由于器件之间存在失配，所以当VNA与VNB完全相等时，输出信号VTA和VTB也会存在时间差，这个时间差反映了压控振荡器3的直流失调。在VCO_EN为0时，压控振荡器3停止工作，压控振荡器3的输出端VTA和输出端VTB不再受到输入信号VNA和VNB的影响。
下面结合图2的部分时序信号的波形图，对本发明所提出的一种带离散失调校准的超低压电压时间转换器，进一步详细说明。
首先说明离散失调校准电路如何实现失调校准。
由于在电压时间转换器中超低压全差分基带放大器2和压控振荡器3均存在直流失调，所以可以将两者的失调均等效到超低压全差分基带放大器2的输入端VB，记为VOS。每个采样周期都分为校准状态和电压时间转换状态，仅在电路处于校准状态的时候，对电路的直流失调进行校准，即当CLKP＝1的时候，对电路的直流失调进行校准。当CLKP＝1，VCO_EN＝1的时候，离散校准电路5处于工作状态，输入开关1和输出开关4处于关断状态，压控振荡器3处于工作状态。设电荷泵52电流为ICP，超低压全差分基带放大器2增益为Av，压控振荡器3的频率-电压增益为KVCO，振荡周期为TVCO，信号的采样周期为TS，校准环路工作时间为(3/16)TS。记第k-1个采样周期的直流失调电压值为VOS[(k-1)TS]，简记为VOS[k-1]，则第k个采样周期的失调电压值为VOS[(k)TS]，简记为VOS[k]。当直流失调电压VOS经过超低压全差分基带放大器2后在压控振荡器3的输入端VNA和VNB产生了控制电压差ΔVCTRL，该电压经过压控振荡器3进行V-T转换后所产生的时间积累差为：
Figure BDA0003592399640000201
因为在每次校准环路工作的时间以内，直流失调电压几乎可视为一个恒定的电压量，因此上式可以简化为：
Figure BDA0003592399640000202
这个时间积累量会对应到电荷泵51给存储失调的第四电容器C4的充放电时间。最终在每次校准环路工作结束后，可以得到第k个采样周期的失调电压VOS[k]为：
Figure BDA0003592399640000203
接着，将第k个采样周期的失调电压VOS[k]与第k-1个采样周期的失调电压VOS[k-1]做比值并化简可得：
Figure BDA0003592399640000204
从上式中可以看出，只要上式的绝对值小于1，则直流失调电压值最终将会趋于零，从而校准环路的稳定性得以保证。因此有：
Figure BDA0003592399640000205
所以只要在设计中保证该条件，每个采样周期的直流失调相比上一个采样周期的直流失调均会衰减，在多个采样周期后，直流失调将会趋近于0，直流失调将会被消除。在实际的电路工作中，直流失调会发生改变，采用离散失调校准方法，每个采样周期都会进行失调校准，所以可以根据直流失调的实时变化进行失调校准，超低压全差分基带放大器2和压控振荡器3可以一直处于低失调或零失调状态，有效的提高了电压时间转换器的精度，进而提高了唤醒接收机的灵敏度。
图7是本发明中所述的超低压全差分基带放大器的仿真结果。在电源电压VDD为0.4V，输入信号VA和VB的频率为100Hz，峰值电压为1mV的情况下，输出信号VA和VB为100MHz，峰值电压为19.98mV，增益约为26dB，功耗约为4.7nW，实现了的低电源电压以及低功耗，有效降低了电压时间转换器的电压及功耗，进而降低唤醒接收机的电源电压以及功耗。
图8是本发明的离散失调校准电路的仿真结果，从图中可以看出，在工作6个采样周期后，校准环路趋于稳定，输入等效直流失调由2mV变为24μV。因此，离散失调校准电路工作正常，可以有效的消除超低压全差分基带放大器2和压控振荡器3的直流失调，提高了电压时间转换器的精度，进而提高了唤醒接收机的灵敏度。
下面结合图2的部分时序信号的波形图，在消除了电压时间转换器中超低压全差分基带放大器2和压控振荡器3的直流失调的情况下，进一步说明整体电路的工作过程。
VINA和VINB为一对幅度很低的差分信号，共模电平为0。当CLKP＝1时，进入校准状态，输入开关1关断，VA＝VB＝VCP＝VREF，经过超低压全差分基带放大器2放大信号，输出VNA＝VNB＝VCM，且当VCO_EN＝1，压控振荡器3开始工作，将输入差分电压信号VNA和VNB转换为时间信号，分别从VTA和VTB输出，此时VTA和VTB不存在相位差，输出开关4管断开，输出信号VOA和VOB为0，当VCO_EN＝0时，VTA和VTB为0，输出开关4关断，输出信号VOA和VOB为0。此时(CLKP＝1)，离散失调校准电路5开始工作，但是由于此时VTA和VTB不存在时间差，不存在失调，所以离散失调校准电路5的输出信号VA＝VB＝VREF，不发生改变。
当CLKP＝0时，进入电压时间转换的工作状态，输入开关1导通，VA＝VINA+VREF,VB＝VINB+VCP＝VINB+VREF，经过超低压全差分基带放大器2放大信号，输出信号VNA和VNB是一对幅度较大且以VCM为共模电平的差分信号，且当VCO_EN＝1，压控振荡器3开始工作，将输入差分电压信号VNA和VNB转换为时间信号，分别从VTA和VTB输出，此时VTA和VTB存在相位差，输出开关4管导通，输出信号VOA和VOB分别与VTA和VTB相等，输出电压时间转换结果，当VCO_EN＝0时，VTA和VTB为0，输出开关4管导通，输出信号VOA和VOB为0。此时(CLKP＝0)，离散失调校准电路5处于不工作状态。
本发明所述的离散校准电路在失调消除之后，仍然会在每个采样周期进入校准状态。这样可以保证，当实际环境变化之后，直流失调发生变化之后，直流失调仍然可以在每个采样周期被衰减，最终回归零失调状态。超低压全差分基带放大器2和压控振荡器3可以一直处于低失调或零失调状态，提高了电压时间转换器的精度，进而提高了唤醒接收机的灵敏度。
与现有技术相比，本发明所述的一种带离散失调校准的超低压电压时间转换器，其优点在于：
传统结构的全差分基带放大器的核心电路有四层MOSFET堆叠，为了保证鲁棒性，需要600mV的电源电压，而本发明所述的超低压全差分基带放大器的核心电路仅有三层MOSFET堆叠，在保证增益相近的同时，仅需400mV的电源电压即可稳定工作，这将大大降低基带放大器的功耗，降低电压时间转换器的功耗，进而大大降低了唤醒接收机的功耗。
由于电容存在电荷泄漏，实际的工作环境也会发生变化，失调电压也会随之发生变化，采用传统的连续失调校准方法无法根据失调电压的变化实时校准失调电压，这也会降低比较精度，降低唤醒接收机的接收灵敏度。而本发明所提出的一种带离散失调校准的超低压电压时间转换器在一个工作周期内，既可以实现失调校准，还可以实现放大和电压时间转换功能。它可以根据失调电压的变化实时校准失调电压，使得电压时间转换器持续处于低失调或零失调的状态，有效的减小了信号的失真，进而提高了唤醒接收机的接收灵敏度。
综上，本发明提出了一种带离散失调校准的超低压电压时间转换器。当带离散失调校准的超低压电压时间转换器用于唤醒接收机中时，除了可以降低降低时间转换器的电源电压，降低唤醒接收机的电源电压，进而降低唤醒接收机的功耗以外，还可以同时消除电压时间转换器的直流失调对信号的干扰，降低了唤醒接收机的误报率和误检率，提高了唤醒接收机的接收灵敏度。
在发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征数据点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特征数据点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (6)

1.一种带离散失调校准的超低压电压时间转换器，其特征在于，所述超低压电压时间转换器包括输入开关(1)、超低压全差分基带放大器(2)、压控振荡器(3)、输出开关(4)和离散失调校准电路(5)，其中：
所述输入开关(1)，用于控制所接收的两路模拟输入信号是否接入所述超低压全差分基带放大器(2)；
所述超低压全差分基带放大器(2)，连接所述输入开关(1)的输出端，用于将通过所述输入开关(1)传输的两路所述模拟输入信号进行放大，对应输出两路电压信号；
所述压控振荡器(3)，连接所述超低压全差分基带放大器(2)的输出端，用于将两路所述电压信号对应转换为两路时间信号；
所述输出开关(4)，连接所述压控振荡器(3)的输出端，用于控制所述压控振荡器(3)输出的两路所述时间信号是否输出；
所述离散失调校准电路(5)，所述离散失调校准电路(5)的输入端连接所述压控振荡器(3)的输出端，所述离散失调校准电路(5)的输出端连接所述超低压全差分基带放大器(2)的输入端，用于接收所述压控振荡器(3)输出的两路所述时间信号，在两路所述时钟信号的控制下，经过多个时钟周期，将所述时间信号转换为电压信号，以抵消输入失调电压。
2.根据权利要求1所述的带离散失调校准的超低压电压时间转换器，其特征在于，所述输入开关(1)的输入端包括VINA输入端、VINB输入端、CLKN输入端和CLKP输入端，所述输入开关(1)的输出端包括VA输出端和VB输出端，所述超低压全差分基带放大器(2)的输入端包括VA输入端和VB输入端、VC输入端和VCM输入端，所述超低压全差分基带放大器(2)的输出端包括VNA输出端和VNB输出端，所述压控振荡器(3)的输入端包括VNA输入端和VNB输入端和VCO_EN输入端，所述压控振荡器(3)的输出端包括VTA输出端和VTB输出端，所述输出开关(4)的输入端包括VTA输入端、VTB输入端、CLKN输入端和CLKP输入端，所述输出开关(4)的输出端包括VOA输出端和VOB输出端，所述离散失调校准电路(5)的输入端包括CLKN输入端、CLKP输入端、VREF输入端、VTA输入端和VTB输入端，所述离散失调校准电路(5)的输出端包括VA输出端和VB输出端，其中：
所述输入开关(1)的VINA输入端和VINB输入端分别接收模拟输入信号VINA和模拟输入信号VINB，所述输入开关(1)的CLKN输入端和CLKP输入端分别接收数字输入信号CLKN和数字输入信号CLKP，所述输入开关(1)的VA输出端和VB输出端分别与所述超低压全差分基带放大器(2)的VA输入端和VB输入端相连接；
所述超低压全差分基带放大器(2)的VC输入端和VCM输入端分别接收模拟输入信号VC和模拟输入信号VCM，所述超低压全差分基带放大器(2)的VNA输出端和VNB输出端分别与所述压控振荡器(3)的VNA输入端和VNB输入端相连接；
所述压控振荡器(3)的VCO_EN输入端接收数字输入信号VCO_EN，所述压控振荡器(3)的VTA输出端和VTB输出端分别与所述输出开关(4)的VTA输入端和VTB输入端相连接；
所述输出开关(4)的CLKN输入端和CLKP输入端分别接收数字输入信号CLKN和数字输入信号CLKP，所述输出开关(4)的VOA输出端和VOB输出端分别输出模拟输入信号VINA和模拟输入信号VINB所对应的时间信号；
所述离散失调校准电路(5)的CLKN输入端和CLKP输入端接收数字输入信号CLKN和数字输入信号CLKP，所述离散失调校准电路(5)的VREF输入端接收模拟输入信号VREF，所述离散失调校准电路(5)的VTA输入端和VTB输入端分别与所述压控振荡器(3)的VTA输出端和VTB输出端相连接，所述离散失调校准电路(5)的VA输出端和VB输出端分别与所述超低压全差分基带放大器(2)的VA输入端和VB输入端相连接。
3.根据权利要求2所述的带离散失调校准的超低压电压时间转换器，其特征在于，所述输入开关(1)包括第一开关管(S1)和第二开关管(S2)，其中：
所述第一开关管(S1)的第一电平有效端与所述输入开关(1)的CLKN输入端相连接，所述第一开关管(S1)的第二电平有效端与所述输入开关(1)的CLKP输入端相连接，所述第一开关管(S1)的第一端与所述输入开关(1)的VINA输入端相连接，所述第一开关管(S1)的第二端与所述输入开关(1)的VA输出端相连接；
所述第二开关管(S2)的第一电平有效端与所述输入开关(1)的CLKN输入端相连接，所述第二开关管(S2)的第二电平有效端与所述输入开关(1)的CLKP输入端相连接，所述第二开关管(S2)的第一端与所述的输入开关(1)的VINB输入端相连接，所述第二开关管(S2)的第二端与所述的输入开关(1)的VB输出端相连接；
所述第一电平有效端的电平与所述第二电平有效端的电平是一对相位相反的电平。
4.根据权利要求2所述的带离散失调校准的超低压电压时间转换器，其特征在于，所述超低压全差分基带放大器(2)包括核心放大电路(21)和共模反馈电路(22)，所述核心放大电路(21)包括第一NMOS管(MN1)、第二NMOS管(MN2)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第一电容器(C1)、第二电容器(C2)、第一电阻器(R1)和第二电阻器(R2)，所述共模反馈电路(22)包括第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)、第七PMOS管(MP7)、第八PMOS管(MP8)和第九PMOS管(MP9)，其中：
所述第一NMOS管(MN1)的栅极端与所述第一电容器(C1)的第一端和所述第一电阻器(R1)的第一端相连接，所述第一NMOS管(MN1)的漏极端、所述第二PMOS管(MP2)的漏极端均和所述超低压全差分基带放大器(2)的VNB输出端相连接，所述第一NMOS管(MN1)的源极端与地电位相连接；
所述第二NMOS管(MN2)的栅极端与所述第二电容器(C2)的第一端和所述第二电阻器(R2)的第一端相连接，所述第二NMOS管(MN2)的漏极端、所述第三PMOS管(MP3)的漏极端均和所述超低压全差分基带放大器(2)的VNA输出端相连接，所述第二NMOS管(MN2)的源极端与地电位相连接；
所述第二PMOS管(MP2)的栅极端与所述第一电容器(C1)的第二端和所述超低压全差分基带放大器(2)的VA输入端相连接，所述第二PMOS管(MP2)的源极端与所述第一PMOS管(MP1)的漏极端和所述第三PMOS管(MP3)的源极端相连接；
所述第三PMOS管(MP3)的栅极端与所述第二电容器(C2)的第二端和所述超低压全差分基带放大器(2)的VB输入端相连接；
所述第一PMOS管(MP1)的栅极端与所述超低压全差分基带放大器(2)的VC输入端相连接，所述第一PMOS管(MP1)的源极端与电源电位相连接；
所述第一电阻器(R1)的第二端与共模反馈电压端(VCMFB)相连接；
所述第二电阻器(R2)的第二端与所述共模反馈电压端(VCMFB)相连接；
所述第三NMOS管(MN3)的栅极端与所述第三NMOS管(MN3)的漏极端、所述第六PMOS管(MP6)的漏极端、所述第六NMOS管(MN6)的栅极端、所述第六NMOS管(MN6)的漏极端和所述第九PMOS管(MP9)的漏极端相连接，所述第三NMOS管(MN3)的源极端与地电位相连接；
所述第四NMOS管(MN4)的栅极端与所述第四NMOS管(MN4)的漏极端、所述第五NMOS管(MN5)的栅极端、所述第五NMOS管(MN5)的漏极端、所述第七PMOS管(MP7)的漏极端和所述第八PMOS管(MP8)的漏极端相连接，所述第四NMOS管(MN4)的源极端与地电位相连接；
所述第五NMOS管(MN5)的源极端与地电位相连接；
所述第六NMOS管(MN6)的源极端与地电位相连接；
所述第六PMOS管(MP6)的栅极端与所述超低压全差分基带放大器(2)的VNA输出端相连接，所述第六PMOS管(MP6)的源极端与所述第四PMOS管(MP4)的漏极端、所述第七PMOS管(MP7)的源极端相连接；
所述第七PMOS管(MP7)的栅极端、所述第八PMOS管(MP8)的栅极端与所述超低压全差分基带放大器(2)的VCM输入端相连接；
所述第八PMOS管(MP8)的源极端与所述第九PMOS管(MP9)的源极端和所述第五PMOS管(MP5)的漏极端相连接；
所述第九PMOS管(MP9)的栅极端与所述超低压全差分基带放大器(2)的VNB输出端相连接；
所述第四PMOS管(MP4)的栅极端、所述第五PMOS管(MP5)的栅极端均和所述超低压全差分基带放大器(2)的VC输入端相连接，所述第四PMOS管(MP4)的源极端、所述第五PMOS管(MP5)的源极端均和电源电位相连接。
5.根据权利要求2所述的带离散失调校准的超低压电压时间转换器，其特征在于，所述输出开关(4)包括第三开关管(S3)和第四开关管(S4)，其中：
所述第三开关管(S3)的第一电平有效端与所述输出开关(4)的CLKN输入端相连接，所述第三开关管(S3)的第二电平有效端与所述输出开关(4)的CLKP输入端相连接，所述第三开关管(S3)的第一端与所述输出开关(4)的VTA输入端相连接，所述第三开关管(S3)的第二端与所述输出开关(4)的VOA输出端相连接；
所述第四开关管(S4)的第一电平有效端与所述输出开关(4)的CLKN输入端相连接，所述第四开关管(S4)的第二电平有效端与所述的输出开关(4)的CLKP输入端相连接，所述第四开关管(S4)的第一端与所述的输出开关(4)的VTB输入端相连接，所述第四开关管(S4)的第二端与所述的输出开关(4)的VOB输出端相连接；
所述第一电平有效端的电平与所述第二电平有效端的电平是一对相位相反的电平。
6.根据权利要求2所述的带离散失调校准的超低压电压时间转换器，其特征在于，所述离散失调校准电路(5)包括鉴频鉴相器(51)、电荷泵(52)、第三电容器(C3)、第四电容器(C4)、第五开关管(S5)和第六开关管(S6)，其中：
所述鉴频鉴相器(51)的VTA输入端和VTB输入端分别与所述离散失调校准电路(5)的VTA输入端和VTB输入端相连接，所述鉴频鉴相器(51)的VOTA输出端和VOTB输出端分别与所述电荷泵(52)的VOTA输入端和VOTB输入端相连接；
所述电荷泵(52)的CP_EN输入端与所述离散失调校准电路(5)的CLKP输入端相连接，所述电荷泵(52)的输出端VCP与所述第六开关管(S6)的第一端相连接；
所述第六开关管(S6)的第一电平有效端与所述离散失调校准电路(5)的CLKP输入端相连接，所述第六开关管(S6)的第二电平有效端与所述离散失调校准电路(5)的CLKN输入端相连接，所述第六开关管(S6)的第二端与所述离散失调校准电路(5)的输出端VB相连接；
所述第四电容器(C4)的第一端与所述离散失调校准电路(5)的输出端VB相连接，所述第四电容器(C4)的第二端与地电位相连接；
所述第五电容器(C5)的第一端与所述电荷泵(52)的输出端VCP相连接，所述第五电容器(C5)的第二端与地电位相连接；
所述第五开关管(S5)的第一电平有效端与所述失调校准电路(5)的CLKP输入端相连接，所述第五开关管(S5)的第二电平有效端与所述失调校准电路(5)的CLKN输入端相连接，所述第五开关管(S5)的第一端与所述离散失调校准电路(5)的VREF输入端相连接，所述第五开关管(S5)的第二端与所述离散失调校准电路(5)的VA输出端相连接；
所述第三电容器(C3)的第一端与所述离散失调校准电路(5)的输出端VA相连接，所述第三电容器(C3)的第二端下端与地电位相连接；
所述第一电平有效端的电平与所述第二电平有效端的电平是一对相位相反的电平。
CN202210379987.7A 2022-04-12 2022-04-12 一种带离散失调校准的超低压电压时间转换器 Active CN114978173B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210379987.7A CN114978173B (zh) 2022-04-12 2022-04-12 一种带离散失调校准的超低压电压时间转换器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210379987.7A CN114978173B (zh) 2022-04-12 2022-04-12 一种带离散失调校准的超低压电压时间转换器

Publications (2)

Publication Number Publication Date
CN114978173A true CN114978173A (zh) 2022-08-30
CN114978173B CN114978173B (zh) 2024-05-03

Family

ID=82978361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210379987.7A Active CN114978173B (zh) 2022-04-12 2022-04-12 一种带离散失调校准的超低压电压时间转换器

Country Status (1)

Country Link
CN (1) CN114978173B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5499027A (en) * 1994-02-24 1996-03-12 Massachusetts Institute Of Technology Digitally self-calibrating pipeline analog-to-digital converter
CN104283566A (zh) * 2014-09-30 2015-01-14 中航（重庆）微电子有限公司 用于模数转换器的比较电路
CN104320139A (zh) * 2014-09-29 2015-01-28 清华大学 基于电荷匹配的全对称四端动态比较器的失调校正方法
CN108227819A (zh) * 2016-12-10 2018-06-29 北京同方微电子有限公司 一种具有直流失调校准功能的低压带隙基准电路
US20180309408A1 (en) * 2016-11-03 2018-10-25 Board Of Regents, The University Of Texas System Variable gain amplifier utilizing positive feedback and time-domain calibration

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5499027A (en) * 1994-02-24 1996-03-12 Massachusetts Institute Of Technology Digitally self-calibrating pipeline analog-to-digital converter
CN104320139A (zh) * 2014-09-29 2015-01-28 清华大学 基于电荷匹配的全对称四端动态比较器的失调校正方法
CN104283566A (zh) * 2014-09-30 2015-01-14 中航（重庆）微电子有限公司 用于模数转换器的比较电路
US20180309408A1 (en) * 2016-11-03 2018-10-25 Board Of Regents, The University Of Texas System Variable gain amplifier utilizing positive feedback and time-domain calibration
CN108227819A (zh) * 2016-12-10 2018-06-29 北京同方微电子有限公司 一种具有直流失调校准功能的低压带隙基准电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘国政;黄水龙;: "应用于ETCS超低功耗唤醒接收机的设计", 微电子学与计算机, no. 02, 5 February 2018 (2018-02-05) *

Also Published As

Publication number Publication date
CN114978173B (zh) 2024-05-03

Similar Documents

Publication Publication Date Title
US10250131B2 (en) Low-noise high efficiency bias generation circuits and method
CN102790596B (zh) 一种消除直流失调的自动增益控制放大器
US6636098B1 (en) Differential integrator and related circuitry
US8994452B2 (en) Low-noise high efficiency bias generation circuits and method
CN111726106B (zh) 一种双反馈环路张弛振荡器
US8373502B1 (en) Gm-C filter tuning circuit based on relaxation oscillator
US10090815B2 (en) Common-mode feedback for differential amplifier
CN101257290B (zh) 一种环形压控振荡器
CN201345060Y (zh) 一种用于温度控制的负反馈迟滞比较器
TWI650958B (zh) 無線接收機裝置、喚醒式接收機以及頻帶校正方法
US20110053537A1 (en) Frequency modulation receiver with a low power frequency synthesizer
CN105763491A (zh) 一种用于无线接收机中的直流失调抑制电路
US10855296B2 (en) Calibrating an injection locked oscillator
CN115395888A (zh) 一种基于周期检测的低功耗高精度rc振荡器
US8575979B2 (en) Fully differential adaptive bandwidth PLL with differential supply regulation
CN103944514A (zh) 振幅检测控制电路和数控晶体振荡器系统
US11050386B2 (en) Inverse pseudo fully-differential amplifier having common-mode feedback control circuit
CN104811189A (zh) 一种电荷泵锁相环中的电荷泵电路
CN114978173A (zh) 一种带离散失调校准的超低压电压时间转换器
US20200220496A1 (en) Ultra-low-power oscillator with dc-only sustaining amplifier
CN109412708B (zh) 一种射频收发电路中本振泄漏检测电路
Thanh et al. A 100-μW wake-up receiver for UHF transceiver
Maya-Hernández et al. Low-power analog lock-in amplifier for high-resolution portable sensing systems
CN102187575A (zh) 低压自校准cmos峰值检测器
Maya-Hernández et al. A CMOS low-power lock-in amplifier

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant