CN105247783B - 缓冲放大器电路 - Google Patents

缓冲放大器电路 Download PDF

Info

Publication number
CN105247783B
CN105247783B CN201480027520.XA CN201480027520A CN105247783B CN 105247783 B CN105247783 B CN 105247783B CN 201480027520 A CN201480027520 A CN 201480027520A CN 105247783 B CN105247783 B CN 105247783B
Authority
CN
China
Prior art keywords
buffer amplifier
voltage
circuit
capacitor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480027520.XA
Other languages
English (en)
Other versions
CN105247783A (zh
Inventor
李海升
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN105247783A publication Critical patent/CN105247783A/zh
Application granted granted Critical
Publication of CN105247783B publication Critical patent/CN105247783B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/62—Two-way amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H03F3/16—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only with field-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/005—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements using switched capacitors, e.g. dynamic amplifiers; using switched capacitors as resistors in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/70—Charge amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/004—Switched capacitor networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/156—One or more switches are realised in the feedback circuit of the amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/159—Indexing scheme relating to amplifiers the feedback circuit being closed during a switching time
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/357—Indexing scheme relating to amplifiers the amplifier comprising MOS which are biased in the weak inversion region
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/42—Indexing scheme relating to amplifiers the input to the amplifier being made by capacitive coupling means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Theoretical Computer Science (AREA)

Abstract

用电压增益基本上等于一的缓冲放大器实现的放大器电路。在一个示例中，通过跨缓冲放大器的输入端子和输出端子施加输入源来实现连续时间放大器。在另一个示例中，实现离散时间放大器。在采样阶段期间，对至少一个输入电压进行采样，在传输阶段期间，至少一个电容器跨缓冲放大器的输入端子和输出端子被耦合来实现放大。

Description

缓冲放大器电路
技术领域
本申请涉及微电子电路以及电路设计和操作。更具体地说，本申请涉及用在半导体器件、集成电路和其他电子器件中的微电子放大器电路。
相关申请
本申请涉及2013年3月15日提交的、标题为“基于缓冲的信号放大(Buffer-BasedSignal Amplification)”的美国临时申请No.61/791,911，并且要求该申请的优先权，该申请特此通过引用并入。
背景技术
信号放大广泛地用在各种电子系统中。例如，在无线通信系统中，接收器中的低噪声放大器(LNA)放大通过天线拾取的微小信号。放大的信号然后被滤波、被解调并且被再次进一步放大。该信号通常被模数转换器转换为数字信号。模数转换器通常也在转换过程中放大该信号。在发射器中，在信号通过天线被发送之前，功率放大器放大射频信号。在利用传感器(诸如图像传感器、麦克风和微电机传感器)的系统中，传感器生成的信号非常小，因此在进一步信号处理之前必须被放大。在系统中存在许多其他的需要信号放大的地方。常规的放大器电路分成三个总类别：共发射极放大器(MOS技术中的共源极放大器)、共基极(MOS技术中的共栅极放大器)、以及发射极跟随器放大器(MOS技术中的源极跟随器放大器)。头两种类型通常提供大量电压增益。然而，最后一种类型提供接近于一或略小的电压增益，结果，它一直仅适合作为缓冲放大器，而不适合作为电压放大器。
作为根据现有技术的简单电路的示例，图1提供了连续时间地操作的代表性共源极放大器电路20的图示说明。电路20还包括MOSFET M1和负载电阻器RL。模拟输入电压vIN(下称为“输入电压”)向电路20提供输入，电压vO(下称为“输出电压”)被作为电路20的输出提供。输入电压vIN一般包括DC偏置分量VIN和小信号分量vin(下称为“输入信号”)，以使得vIN＝VIN+vin。同样地，输出电压vO一般包括DC分量VO和小信号分量vo(下称为“输出信号”)，以使得vO＝VO+vo。需要DC分量来使期望操作区域中的MOSFET偏置。小信号分量通常是感兴趣信号。电路20放大输入vi，以使得输出信号vo由以下方程给出：
vo＝-gmRLvin
其中gm是M1的跨导。被定义为输出信号vo和输入信号vi之间的比率的小信号电压增益(下称为“电压增益”)于是为：
电路20的进一步分析表明，从低频值起电压增益的幅值下降3dB(下称为“带宽”)的频率fh由以下方程给出：
其中CL是输出节点处的总电容。放大器的品质因数，增益-带宽乘积GBW，被定义为低频增益和带宽之间的乘积。对于电路20，它由以下方程给出：
发明内容
申请人已经认识到，大幅度电压放大可以用其电压增益基本上等于一的缓冲放大器来实现，其中应用包括但不限于信号放大、电压比较器和A/D转换器。鉴于前述，本文中所公开的各种优选实施方案一般涉及具有一个或更多个缓冲放大器以及一个或更多个电阻器或一个或更多个电容器的放大器电路。本领域技术人员将意识到，目前的概念可以扩展到除了本文中出于例示说明的目的而呈现的应用和电路之外的其他应用和电路。这些电路和技术以及等同的和类似的电路和技术意图被所附权利要求书的范围涵盖。
实施方案涉及一种可连续时间地操作的放大器电路。该放大器电路包括：缓冲放大器，其具有输入端子和输出端子；以及输入源，其具有源电阻。缓冲放大器具有高输入电阻以及基本上等于一的电压增益，并且输入源跨缓冲放大器的输入端子和输出端子之间被电耦合。
另一实施方案涉及一种可连续时间地操作的、其中电压增益由电阻器比率确定的放大器电路。该放大器电路包括：缓冲放大器，其具有输入端子和输出端子；至少一个电阻器，其耦合到缓冲放大器的输入端子；以及输入源，其具有源电阻。缓冲放大器具有高输入电阻以及基本上等于一的电压增益，并且输入源跨缓冲放大器的输入端子和输出端子被电耦合。
另一实施方案涉及一种在采样阶段和放大阶段中可操作来放大两个输入电压的加权和的离散时间放大器电路。该放大器电路包括：多个开关；第一电容器和第二电容器；以及至少一个具有输入端子和输出端子的缓冲放大器。在采样阶段期间，所述多个开关被配置为将第一输入电压耦合到第一电容器并且将第二输入电压耦合到第二电容器。在放大阶段期间，所述多个开关被配置为将第一电容器和第二电容器跨缓冲放大器的输入端子和输出端子耦合以放大第一输入电压和第二输入电压的加权和。
又一实施方案涉及一种在采样阶段和放大阶段中可操作来放大两个输入电压的加权和、而不会不利地影响缓冲放大器的偏移电压的离散放大器电路。该放大器电路包括：多个开关；第一电容器和第二电容器；以及至少一个具有输入端子和输出端子的缓冲放大器。在采样阶段期间，所述多个开关被配置为将第一输入电压和缓冲放大器的输出端子耦合到第一电容器并且将第二输入电压和缓冲放大器的输出端子耦合到第二电容器。在放大阶段期间，所述多个开关被配置为将第一电容器和第二电容器跨缓冲放大器的输入端子和输出端子耦合以放大第一输入电压和第二输入电压的加权和、而不会不利地影响缓冲放大器的偏移电压。
还有另一实施方案涉及一种在采样阶段和放大阶段中可操作来放大输入电压和缓冲放大器的有意的偏移电压之间的差值的离散时间放大器电路。该放大器电路包括：多个开关；至少一个电容器；以及缓冲放大器，其具有输入端子和输出端子。缓冲放大器包括有意的(intentional)偏移电压，并且第二电容器电耦合到第一缓冲放大器的输入端子。在采样阶段期间，所述多个开关被配置为将输入电压耦合到第一电容器。在放大阶段期间，所述多个开关被配置为将所述至少一个电容器跨缓冲放大器的输入端子和输出端子耦合以放大输入电压和第一有意的偏移电压之间的差值。
实施方案涉及一种在采样阶段和放大阶段中可操作来放大输入电压和多个缓冲放大器的有意的偏移电压之间的差值的离散时间放大器电路。该放大器电路包括：多个开关；第一、第二和第三电容器；以及第一和第二缓冲放大器。第一缓冲放大器包括第一有意的偏移电压，第二缓冲放大器包括第二有意的偏移电压。第三电容器电耦合到第一缓冲放大器的输入端子。在采样阶段期间，所述多个开关被配置为将第一输入电压耦合到第一和第二电容器。在放大阶段期间，所述多个开关被配置为将第一电容器跨第一缓冲放大器的输入端子和输出端子耦合并且将第二电容器跨第一缓冲放大器的输入端子和输出端子耦合。
另一实施方案涉及一种利用基于缓冲的离散时间放大器电路的闪速模数转换器，该离散时间放大器电路在采样阶段和放大阶段中可作为用于电压比较器的预放大器操作。该模数转换器电路包括：多个开关；至少一个电容器；至少一个具有输入端子和输出端子的缓冲放大器；以及锁存电路，其耦合到缓冲放大器的输入端子。在采样阶段期间，所述多个开关被配置为将输入电压耦合到所述至少一个电容器。在放大阶段期间，所述多个开关被配置为将所述至少一个电容器跨缓冲放大器的输入端子和输出端子耦合。
又一实施方案涉及一种利用基于缓冲的离散时间放大器电路的连续逼近寄存器模数转换器，该离散时间放大器电路在采样阶段和放大阶段中可作为用于电压比较器的预放大器操作。该模数转换器电路包括：多个开关；至少一个电容器；具有输入端子和输出端子的第一和第二缓冲放大器；以及锁存电路，其耦合到第一缓冲放大器的输入端子。锁存电路的输出耦合到所述多个开关。在采样阶段期间，所述多个开关被配置为将输入电压耦合到所述至少一个电容器。在放大阶段期间，所述多个开关被配置为根据锁存电路的数字输出来将所述至少一个电容器跨第一缓冲放大器或第二缓冲放大器的输入端子和输出端子耦合。
应意识到，下面更详细地讨论的前述概念和附加概念(假如这样的概念互相不一致)的所有组合都被构想为本文中所公开的发明主题的一部分。具体地说，出现在本公开的末端的要求保护的主题的所有组合都被构想为本文中所公开的发明主题的一部分。还应意识到，本文中明确地利用的、也可以出现在通过引用并入的任何公开内容中的术语应被赋予与本文中所公开的具体概念最一致的意义。
附图说明
附图被提供来帮助发明的理解以及实施方案的以下描述，并且要被认为是说明性的，而非限制本文中所描述的发明主题的范围。附图不一定按比例绘制；在一些情况下，本文中所公开的发明主题的各个方面可以在附图中被扩大或放大示出以便利不同特征的理解。在附图中，相似的标号一般是指相似的特征(例如，功能类似的和/或结构类似的部件)。
图1提供根据现有技术的现有技术的MOS共源极放大器的图示说明。
图2图示说明根据本发明的第一实施方案的包括缓冲放大器的放大器电路。
图3图示说明图2的等效电路。
图4图示说明根据本发明的第二实施方案的包括缓冲放大器和电阻器的放大器电路。
图5图示说明根据本发明的第三实施方案的包括缓冲放大器和多个电容器的离散时间放大器电路。
图6图示说明重绘的没有开关的图5的电路，该电路示出电路操作的采样阶段期间的电连接的状态。
图7图示说明重绘的没有开关的图5的电路，该电路示出电路操作的放大阶段期间的电连接的状态。
图8图示说明根据本发明的第四实施方案的包括缓冲放大器和多个电容器的离散时间放大器电路。
图9图示说明重绘的没有开关的图8的电路，该电路示出电路操作的采样阶段期间的电连接的状态。
图10图示说明重绘的没有开关的图8的电路，该电路示出电路操作的放大阶段期间的电连接的状态。
图11图示说明根据本发明的第五实施方案的包括具有不合需要的偏移电压的缓冲放大器以及多个电容器的离散时间放大器电路。
图12图示说明重绘的没有开关的图11的电路，该电路示出电路操作的采样阶段期间的电连接的状态。
图13图示说明重绘的没有开关的图11的电路，该电路示出电路操作的放大阶段期间的电连接的状态。
图14图示说明根据本发明的第六实施方案的包括具有有意的偏移电压的放大器以及电容器的离散时间放大器电路。
图15图示说明重绘的没有开关的图14的电路，该电路示出电路操作的采样阶段期间的电连接的状态。
图16图示说明重绘的没有开关的图14的电路，该电路示出电路操作的放大阶段期间的电连接的状态。
图17图示说明根据本发明的第七实施方案的包括具有有意的偏移电压的缓冲放大器以及多个电容器的离散时间放大器电路。
图18图示说明重绘的没有开关的图17的电路，该电路示出电路操作的采样阶段期间的电连接的状态。
图19图示说明重绘的没有开关的图17的电路，该电路示出电路操作的放大阶段期间的电连接的状态。
图20图示说明根据本发明的第八实施方案的其中每个均具有有意的偏移电压的多个缓冲放大器以及多个电容器的离散时间放大器电路。
图21图示说明重绘的没有开关的图20的电路，该电路示出电路操作的采样阶段期间的电连接的状态。
图22图示说明重绘的没有开关的图20的电路，该电路示出电路操作的放大阶段期间的电连接的状态。
图23图示说明现有技术的闪速A/D转换器。
图24图示说明根据本发明的第九实施方案的包括其中每个均具有有意的偏移电压的多个缓冲放大器以及多个电容器的连续逼近寄存器(SAR)A/D转换器。
图25图示说明重绘的没有开关的图24的电路，该电路示出电路操作的采样阶段期间的电连接的状态。
图26图示说明重绘的没有开关的图24的电路，该电路示出电路操作的连续逼近阶段期间的电连接的状态。
具体实施方式
以下描述提供与关于信号放大电路的本发明设备和方法的实施方案相关的各种概念以及这些实施方案的讨论。应意识到，上面介绍的并且下面更详细地讨论的各种概念可以以许多方式中的任何一种实现，因为所公开的概念不限于任何特定的实现方式。特定实现和应用的示例主要是为了例示说明的目的而提供的。
本发明的一些方面提供一种基于缓冲放大器(以下称为“缓冲”)的离散时间放大器拓扑。缓冲是如本领域技术人员将理解的提供基本上接近于一的电压增益、同时提供高输入电阻和低输出电阻的放大器。本领域技术人员还将理解，源极-跟随器电路或发射极-跟随器电路可以是缓冲的示例。
在图2中示出了本发明的第一实施方案。放大器电路100包括缓冲放大器BA，其可以是诸如发射极跟随器或源极跟随器的简单跟随器电路。对于更高精度，也可以利用更复杂的缓冲，诸如基于运算放大器的缓冲。输入源101被表示为具有输入电压源vIN和源电阻RS的Thevenin等效电路。输入源101跨BA的输入端子102和输出端子103被施加。
在图3中示出了根据第一实施方案的放大器电路100的等效电路。缓冲放大器被建模为具有电压增益(1-ε)的电压受控-电压源，其中ε通常比单位一(<<1)和输出电阻Ro小得多。因为BA的输入电阻高，所以它被建模为图3中的开路。因此，进入放大器中的电流iI为零。因此，通过输出电阻Ro和源电阻RS的电流也为零，给出：
vO＝(1-ε)v1
并且
v1-vO＝vIN
组合以上两个方程，放大器100的输出电压VO被发现为：
因此放大器100的电压增益由以下方程给出：
在典型的缓冲中，ε小，因此电压增益av大。
根据第一实施方案的放大器100的输出电阻被示为：
对于某些应用，使用BA的输入电压v1作为输出电压可能更方便。在这种情况下，电压增益由以下方程给出：
放大器100的进一步的分析表明带宽由以下方程给出：
并且
其GBW与现有技术的放大器20的GBW相同。因此，本发明的第一实施方案提供一种被配置与现有技术的放大器20相同的品质因数的新型放大器。
在图4中示出了本发明的第二实施方案，在该实施方案中，放大器电路200还包括电阻器R1。输入源201被表示为具有输入电压源vIN和源电阻RS的Thevenin等效电路。输入源201垮BA的输入端子202和输出端子203被施加。可以表明，对于ε＜＜1，放大器的电压增益由以下方程逼近：
以上方程指示，电压增益由电阻器的比率确定，电阻器的比率可被更精确地控制，并且由于工艺、温度或电源供应电压变化而导致的变化小于第一实施方案的ε的值。
在图5中示出了本发明的第三实施方案。放大器300执行离散时间信号加法和放大。在图5的电路中，开关S0、S1和S2可操作来在两个阶段(即，“采样阶段”和“放大阶段”)中操作该电路。为了图示说明的目的，在图5中，开关S0被示为单极单投(SPST)开关，开关S1和S2被示为具有公共端子C以及相应的输出端子1和2的单极双投(SPDT)开关。在采样阶段期间，开关被操作为处于图5中所示的状态，即，S0闭合，S1和S2中的每个的公共端子C电耦合到开关的端子1。
图6图示说明重绘的没有开关S0、S1和S2的图5的电路，该电路示出采样阶段期间的电连接的状态。如图6所示，输入电压vIN跨电容器C1被施加，参考电压VREF跨电容器C2被施加。因此，在采样阶段期间储存在电容器极板301上的总电荷Qtotal由-vINC1-VREFC2给出。在放大阶段期间，开关被操作为使得S0断开并且S1和S2中的每个的公共端子C电耦合到开关的端子2。
图7图示说明重绘的没有开关S0、S1和S2的图5的电路，该电路示出放大阶段期间的电连接的状态。在放大阶段中，因为电荷被保存在电容器极板301上，
Qamp＝(C1+C2)(v1-vO)
＝Qtotal
＝-C1vIN-C2VREF
针对输出电压vO进行求解：
这是电压增益为-1/ε的两个电压vIN和VREF的加权和的放大。这两个电压之间的加权由两个电容器C1和C2的比率给出。这样的操作例如在A/D转换器中是有用的。
对于一些应用，使用缓冲v1的输入电压作为输出电压可能更方便。在这种情况下，输出电压也由以下方程给出：
在图8中图示说明了本发明的第四实施方案，其中放大器电路400包括第三电容器CP，第三电容器CP可以是寄生电容或有意的电容。如本领域技术人员将容易意识到的，在图8的电路中，开关S0、S1和S2可操作来在两个阶段(即，“采样阶段”和“放大阶段”)中操作该电路。为了图示说明的目的，在图8中，开关S0被示为单极单投(SPST)开关，开关S1和S2被示为具有公共端子C以及相应的输出端子1和2的单极双投(SPDT)开关。在采样阶段期间，开关被操作为处于图8中所示的状态，即，S0闭合，S1和S2中的每个的公共端子C电耦合到开关的端子1。
图9图示说明重绘的没有开关S0、S1和S2的图8的电路，该电路示出采样阶段期间的电连接的状态。如图8所示，输入电压vIN跨电容器C1被施加，参考电压VREF跨电容器C2被施加。因此，在采样阶段期间储存在电容器极板401上的总电荷Qtotal由-vINC1-VREFC2给出。在放大阶段期间，开关被操作为使得S0断开并且S1和S2中的每个的公共端子C电耦合到开关的端子2。
图10图示说明重绘的没有开关S0、S1和S2的图8的电路，该电路示出放大阶段期间的电连接的状态。在放大阶段中，因为电荷被保存，
Qamp＝(C1+C2)(v1-vO)+CPv1
＝Qtotal
＝-C1vIN-C2VREF
假定缓冲的增益非常接近于1，即，ε<<1，并且针对输出电压vO进行求解：
这是两个电压vIN和VREF的加权和的放大，vIN和VREF的电压增益为：
在BA的输入端子处使用电压v1作为输出得到基本上相同的输出电压，并且在一些应用中可能是优选的。
缓冲可能表现出不合需要的偏移电压。换句话说，输出电压从理想的输出电压偏移一个偏移电压VOS。这样的偏移电压被放大器电路放大，并且在输出处生成误差。在图11中所示的本发明的第五实施方案中，被建模为与BA串联的电压源的、不合需要的偏移电压VOS的影响被移除。第二电容器C2可以是寄生电容或有意的电容。在图11的电路中，开关S0、S1和S2可操作来在两个阶段(即，“采样阶段”和“放大阶段”)中操作该电路。为了图示说明的目的，在图11中，开关S0被示为单极单投(SPST)开关，开关S1和S2被示为具有公共端子C以及相应的输出端子1和2的单极双投(SPDT)开关。在采样阶段期间，开关被操作为处于图11中所示的状态，即，S0闭合，S1和S2中的每个的公共端子C电耦合到开关的端子1。
图12图示说明重绘的没有开关S0、S1和S2的图11的电路500，该电路示出采样阶段期间的电连接的状态。如图11所示，输入电压vIN跨电容器C1被施加，参考电压VREF跨电容器C2被施加。因此，在采样阶段期间储存在电容器极板501上的总电荷Qtotal由-vINC2-VREFC2给出。在放大阶段期间，开关被操作为使得S0断开并且S1、S2和S3中的每个的公共端子C电耦合到开关的端子2。图13图示说明重绘的没有开关S0、S1、S2和S3的图11的电路，该电路示出放大阶段期间的电连接的状态。假定缓冲的增益非常接近于1，即，ε<<1，并且通过使用v1作为输出，可以表明
这表明BA偏移电压VOS的影响被移除。
在图14中所示的本发明的第六实施方案中，如与BA的输出串联的电压源VREF所表示的，在BA中提供有意的偏移电压VREF。该偏移由各种方法引入，例如发射极跟随器的基极到发射极电压VBE、源极跟随器的栅极到源极电压VGS、或电容水平的转移。放大器600执行离散时间信号放大。在图14的电路中，开关S0和S1可操作来在两个阶段(即，“采样阶段”和“放大阶段”)中操作该电路。为了图示说明的目的，在图14中，开关S0被示为单极单投(SPST)开关，开关S2被示为具有公共端子C以及相应的输出端子1和2的单极双投(SPDT)开关。在采样阶段期间，开关被操作为处于图14中所示的状态，即，S0闭合，S1的公共端子C电耦合到开关的端子1。
图15图示说明重绘的没有开关S0和S1的图14的电路，该电路示出采样阶段期间的电连接的状态。如图15所示，输入电压vIN跨电容器C1被施加。在放大阶段期间，开关被操作为使得S0断开并且S1的公共端子C电耦合到开关的端子2。图16图示说明重绘的没有开关S0和S1的图14的电路，该电路示出放大阶段期间的电连接的状态。
可以表明放大阶段中的、BA的输出处的电压由以下方程给出：
在一些应用中，使用输入电压v1作为输出电压可能是可取的。在这种情况下，输出电压由以下方程给出：
因此，放大器将输入电压和偏移电压VREF之间的差值放大电压增益-1/ε。
在图17中所示的本发明的第七实施方案中，缓冲BA被提供有意的偏移电压VREF，并且还包括电容器C2，电容器C2可以是有意的电容或寄生电容。可以表明，对于ε＜＜1，放大器的放大阶段中的输出电压由以下方程给出：
并且如果BA的输入电压v1用作输出
因此，输入电压vIN和偏压电压VREF之间的差值被放大电压增益av，电压增益av由电容器C1和C2的比率确定：
图18图示说明重绘的没有开关的图17的电路700，该电路示出电路操作的采样阶段期间的电连接的状态。
图19图示说明重绘的没有开关的图17的电路，该电路示出电路操作的放大阶段期间的电连接的状态。
在图20中所示的本发明的第八实施方案中，基于缓冲的放大器电路800用作用于具有两个参考电压VREFN和VREFP的比较器的预放大器。这样的布置可以被用在闪速模数(A/D)转换器和连续逼近寄存器(SAR)A/D转换器中。
比较器通常由锁存(LATCH)或其后接着是锁存的预放大器组成。由于器件的可变性，锁存通常具有大的随机偏移电压，不适合用于超过3-4位的ADC分辨率。用于更高分辨率ADC的比较器为了减小偏移电压，一般利用预放大器。这样的实现的潜在缺点是预放大器的功耗很大。
图20中所示的本发明的第八实施方案提供预放大。两个缓冲放大器BA1和BA2以及两个电容器C1和C2被用于比较器。锁存810接收预放大器的输出VOUT。BA1和BA2是设有适当偏移的缓冲。例如，BA1的偏移VREFP和BA2的VREFN，其中VREFP-VREFN＝VREF。
图21图示说明没有开关的前一电路，该图示出采样阶段期间的电连接的状态。图22图示说明没有开关的相同电路，该图示出放大阶段期间的电连接的状态。假定对于BA1和BA2两者而言ε<<1，放大阶段中的输出电压为VOUT：
其中CP是输出节点处的电容。输出电压VOUT是输入电压和被放大电压增益av的VX之间的差值，其中
这个放大的差值被应用于锁存810，该锁存的数字输出Q然后被应用于逻辑电路。
在图23中示出了现有技术的闪速A/D转换器，其中电阻梯生成抽头电压，这些抽头电压被一组N个比较器与输入电压进行比较。在梯的顶部连接到一个参考电压VREFP并且参考的底部连接到另一个参考电压VREFN的情况下，从底部起第k个抽头处的电压由以下方程给出：
其中VREF＝VREFP-VREFN，N是梯中的电阻器的数量。输入电压通过一组比较器与抽头电压进行比较。
比较器通常由锁存或其后接着是锁存的预放大器组成。由于器件的可变性，锁存通常具有大的随机偏移电压，不适合用于超过3-4位的ADC分辨率。用于更高分辨率ADC的比较器为了减小偏移电压，一般利用预放大器。这里的缺点再次是预放大器的功耗。预放大器将输入电压VIN和抽头电压Vk之间的差值放大电压增益av，生成输出电压：
其中av是预放大器的电压增益。
在图24中所示的第九实施方案中，SAR A/D转换器900被提供两个缓冲BA1和BA2。多个电容器C1、C2至CN的比率适合于连续逼近。基于缓冲的放大被用作用于闪速模数(A/D)转换器中的比较器的预放大器。在闪速A/D转换器中，输入电压VIN通过N个比较器同时与N个抽头电压进行比较。
本发明的第九实施方案包括用于闪速A/D转换器中的每个电压比较器的、在本发明的第八实施方案中描述的电压比较器预放大器电路800。每个比较器如第八实施方案中所描述的那样在采样阶段期间对输入电压进行采样。电路800在放大阶段中的输出电压VOUT为：
其中CP是输出节点处的电容。将该结果与前面给出的预放大器方程进行比较，注意到它们是相等的，其中
因此，通过选择C1和C2之间的适当的比率，在不使用电阻器梯的情况下，创建有效的抽头电压，并且生成与现有技术的预放大器的输出电压相等的输出电压。锁存的数字输出Q然后被应用于编码逻辑电路。
图25示出没有开关的A/D转换器900，该图示出采样阶段期间的电连接的状态。输入电压VIN在操作的采样阶段期间跨C1、C2至CN被采样。在为了简单起见没有开关的图26中所示的随后的连续逼近阶段期间，电容C1、C2至CN在连续逼近算法之后根据锁存910的数字输出Q而被切换到BA1或BA2的输出。输出电压VOUT耦合到锁存910，该锁存的数字输出Q然后被应用于SAR逻辑电路，SAR逻辑电路控制开关S1、S2至SN的位置。更具体地说，如果锁存910的第i数字输出代码Di(i＝1,2,k,…N)为1，则开关Si被扔到位置2，以使得对应的电容器Ci连接到BA1的输出电压VOP，如果第i数字代码Di为0，则开关Si被扔到位置3，以使得对应的电容器Ci连接到BA2的输出电压VON。该操作生成输出电压：
其中电压增益av为：
并且CTOT是总电容，Di是第i数字位：
表明输出电压与电源增益为av的现有技术的连续逼近ADC中的预放大器输出的输出电压相同。因为参考缓冲一般对于现有技术的A/D转换器中的每个参考电压是必需的，所以可以通过对这些参考缓冲略作修改来创建BA1和BA2。因此，在不显著地提高复杂度或功耗的情况下实现有效的预放大。
尽管已经在单端拓扑中例示说明了本文中前面描述的示例性实施方案，但是扩展到全差分拓扑是简单的。另外，为了简化说明，在这些实施方案中指示了地电压。地电压可以用实际电路中的系统共模电压VCM取代，而不会影响实施方案的功能。
虽然在本文中已经描述并且例示说明了各种创造性的实施方案，但是本领域的普通技术人员将易于设想用于执行本文中描述的功能和/或获得本文中描述的结果和/或优点中的一个或更多个的各种手段和/或结构，并且这样的变化和/或修改中的每个均被视为在本文中描述的创造性的实施方案的范围内。更一般地说，本领域技术人员将易于意识到，本文中描述的所有的参数、尺寸、材料和配置意在于示例性的，并且实际的参数、尺寸、材料和/或配置将取决于使用创造性的教导的特定的一个应用或更多个应用。本领域技术人员将认识到，或者能够仅仅通过使用常规实验就查明，本文中描述的特定的创造性的实施方案的许多等同形式。因此要理解，前述实施方案仅仅是以举例的方式而呈现的，并且在所附权利要求及其等同形式的范围内，可以以与具体描述和要求保护的方式不同的方式实施创造性的实施方案。本公开的创造性的实施方案针对本文中描述的每一个特征、系统、物品、材料、套件和/或方法。另外，如果这样的特征、系统、物品、材料、套件和/或方法相互是一致的，则两个或更多个这样的特征、系统、物品、材料、套件和/或方法的任何组合被包括在本公开的创造性范围内。
本发明的上述实施方案可以以许多方式中的任何一种实现。例如，一些实施方案可以使用硬件、软件或它们的组合来实现。当实施方案的任何方面至少部分用软件实现时，软件代码可以在任何合适的处理器或处理器集合上执行，而不管是在单个计算机中提供，还是分布在多个计算机之间。
另外，本文中描述的技术可以被实施为其至少一个示例已经被提供的方法。作为该方法的一部分执行的动作可以按任何合适的方式排序。因此，可以构造动作按与例示说明的次序不同的次序执行(这可以包括同时执行一些动作，即使这些动作在例示说明的实施方案中被示为顺序的动作)的实施方案。

Claims (25)

1.一种连续时间放大器电路，所述连续时间放大器电路包括：
缓冲放大器，所述缓冲放大器具有输入端子和输出端子；以及
输入源，所述输入源具有源电阻，其中：
所述缓冲放大器具有高输入电阻以及基本上等于一的电压增益；并且
所述输入源电耦合在所述缓冲放大器的所述输入端子和所述输出端子之间。
2.如权利要求1所述的电路，还包括电耦合到所述缓冲放大器的所述输入端子的电阻器。
3.如权利要求1所述的电路，其中在所述缓冲放大器的所述输出端子处获得输出电压。
4.如权利要求1所述的电路，其中在所述缓冲放大器的所述输入端子处获得输出电压。
5.一种在采样阶段和放大阶段中可操作的离散时间放大器电路，所述放大器电路包括：
多个开关；
第一电容器和第二电容器；以及
至少一个缓冲放大器，所述缓冲放大器具有输入端子和输出端子，其中：
所述缓冲放大器具有高输入电阻以及基本上等于一的电压增益；并且
在所述采样阶段期间，所述多个开关被配置为将第一输入电压耦合到所述第一电容器并且将第二输入电压耦合到所述第二电容器；并且
在所述放大阶段期间，所述多个开关被配置为将所述第一电容器和所述第二电容器耦合在所述缓冲放大器的所述输入端子和所述输出端子之间以放大所述第一输入电压和所述第二输入电压的加权和。
6.如权利要求5所述的电路，其中在所述缓冲放大器的所述输出端子处获得输出电压。
7.如权利要求5所述的电路，其中在所述缓冲放大器的所述输入端子处获得输出电压。
8.如权利要求5所述的电路，还包括电耦合到所述缓冲放大器的所述输入端子的第三电容器。
9.如权利要求5所述的电路，其中所述第二输入电压是参考电压。
10.一种在采样阶段和放大阶段中可操作的离散时间放大器电路，所述放大器电路包括：
多个开关；
第一电容器和第二电容器；以及
至少一个缓冲放大器，所述缓冲放大器具有输入端子、输出端子和预先确定的偏移电压，其中：
所述缓冲放大器具有高输入电阻以及基本上等于一的电压增益；并且
在所述采样阶段期间，所述多个开关被配置为将第一输入电压和所述缓冲放大器的所述输出端子分别耦合到所述第一电容器的两端并且将第二输入电压和所述缓冲放大器的所述输出端子分别耦合到所述第二电容器的两端；并且
在所述放大阶段期间，所述多个开关被配置为将所述第一电容器和所述第二电容器耦合在所述缓冲放大器的所述输入端子和所述输出端子之间以有效地移除所述缓冲放大器的偏移电压。
11.如权利要求10所述的电路，其中在所述缓冲放大器的所述输出端子处获得输出电压。
12.如权利要求10所述的电路，其中在所述缓冲放大器的所述输入端子处获得输出电压。
13.如权利要求10所述的电路，还包括电耦合到所述缓冲放大器的所述输入端子的第三电容器。
14.如权利要求10所述的电路，其中所述第二输入电压是参考电压。
15.一种在采样阶段和放大阶段中可操作的离散时间放大器电路，所述放大器电路包括：
多个开关；
电容器；以及
第一缓冲放大器，所述第一缓冲放大器具有输入端子和输出端子，其中：
所述第一缓冲放大器包括偏移电压；
所述第一缓冲放大器具有高输入电阻以及基本上等于一的电压增益；并且
在所述采样阶段期间，所述多个开关被配置为将输入电压耦合到所述电容器；并且
在所述放大阶段期间，所述多个开关被配置为将所述电容器耦合在所述第一缓冲放大器的所述输入端子和所述输出端子之间以放大所述输入电压和所述偏移电压之间的差值。
16.如权利要求15所述的电路，其中在所述第一缓冲放大器的所述输出端子处获得输出电压。
17.如权利要求15所述的电路，其中在所述第一缓冲放大器的所述输入端子处获得输出电压。
18.如权利要求15所述的电路，其中所述偏移电压是参考电压。
19.如权利要求15所述的电路，还包括：
第二缓冲放大器以及第二电容器和第三电容器；其中：
所述第二电容器在所述采样阶段期间接收所述输入电压；
所述第二电容器在所述放大阶段期间耦合在所述第二缓冲放大器的输入端子和输出端子之间；并且
所述第三电容器电耦合到所述第一缓冲放大器。
20.如权利要求19所述的电路，其中在所述第一缓冲放大器的所述输入端子处获得输出电压。
21.如权利要求20所述的电路，其中所述偏移电压是参考电压。
22.一种模数转换器，所述模数转换器包括：
多个开关；
至少一个电容器；
第一缓冲放大器，所述第一缓冲放大器具有输入端子、输出端子和第一偏移电压；
第二缓冲放大器，所述第二缓冲放大器具有输入端子和输出端子；以及
锁存电路，所述锁存电路耦合到所述第一缓冲放大器或第二缓冲放大器的输入端子以获得输出电压，其中：
所述第一缓冲放大器和第二缓冲放大器具有高输入电阻以及基本上等于一的电压增益；并且
在采样阶段期间，所述多个开关被配置为将输入电压耦合到所述至少一个电容器；
在连续逼近阶段期间，所述锁存电路的输出被应用于SAR逻辑电路，所述多个开关被配置为通过所述SAR逻辑电路将所述至少一个电容器耦合在所述第一缓冲放大器或所述第二缓冲放大器的输入端子和输出端子之间。
23.如权利要求22所述的模数转换器，其中所述模数转换器是闪速模数转换器。
24.如权利要求22所述的模数转换器，其中所述模数转换器是连续逼近模数转换器。
25.如权利要求24所述的模数转换器，其中所述锁存电路的输出耦合到所述多个开关。
CN201480027520.XA 2013-03-15 2014-03-14 缓冲放大器电路 Active CN105247783B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361791911P 2013-03-15 2013-03-15
US61/791,911 2013-03-15
PCT/US2014/027303 WO2014152402A2 (en) 2013-03-15 2014-03-14 Buffer amplifier circuit

Publications (2)

Publication Number Publication Date
CN105247783A CN105247783A (zh) 2016-01-13
CN105247783B true CN105247783B (zh) 2018-02-27

Family

ID=51525158

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480027520.XA Active CN105247783B (zh) 2013-03-15 2014-03-14 缓冲放大器电路

Country Status (4)

Country Link
US (2) US9154089B2 (zh)
EP (2) EP2974008B1 (zh)
CN (1) CN105247783B (zh)
WO (1) WO2014152402A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107251436B (zh) * 2015-02-24 2021-08-06 欧姆尼设计技术有限公司 具有电压放大器的差分开关电容器电路和相关联的方法
US10812027B2 (en) 2017-05-26 2020-10-20 2Pai Semiconductor Co., Limited Isolation circuit
WO2019203993A1 (en) * 2018-04-18 2019-10-24 Rambus Inc. Serial-link receiver using time-interleaved discrete time gain
US10771280B1 (en) * 2019-02-20 2020-09-08 Texas Instruments Incorporated Low-power wake-up circuit for controller area network (CAN) transceiver
US11418210B2 (en) * 2020-05-05 2022-08-16 Omni Design Technologies, Inc. Digital-to-analog converter with reference voltage selection switch

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574457A (en) * 1995-06-12 1996-11-12 Motorola, Inc. Switched capacitor gain stage
US5698999A (en) * 1995-03-31 1997-12-16 Nec Corporation Sampling and holding device
CN101107675A (zh) * 2005-01-26 2008-01-16 模拟装置公司 采样保持设备
CN102545900A (zh) * 2010-12-20 2012-07-04 意法半导体研发（上海）有限公司 用于模数(a/d)转换的系统和方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4763106A (en) * 1987-07-20 1988-08-09 Zdzislaw Gulczynski Flash analog-to-digital converter
JPH0734541B2 (ja) * 1987-07-27 1995-04-12 日本電気株式会社 逐次比較形アナログ・ディジタル変換方式
FR2657719B1 (fr) 1990-01-30 1994-08-26 Thomson Composants Militaires Circuit d'echantillonnage de signaux analogiques.
EP0509585A1 (en) * 1991-04-15 1992-10-21 Koninklijke Philips Electronics N.V. Clocked comparator with offset-voltage compensation
JPH0645875A (ja) * 1992-07-24 1994-02-18 Nec Corp スイッチトキャパシタ回路
JP2644191B2 (ja) 1994-08-04 1997-08-25 日本電気エンジニアリング株式会社 バッファアンプ
FI120124B (fi) * 1998-05-29 2009-06-30 Nokia Corp Menetelmä ja piiri signaalin näytteistämiseksi suurella näytteistystaajuudella
US6452531B1 (en) 1999-08-27 2002-09-17 Analog Devices, Inc. Jitter and load insensitive charge transfer
US6992509B2 (en) 2003-10-02 2006-01-31 Supertex, Inc. Switched-capacitor sample/hold having reduced amplifier slew-rate and settling time requirements
JP2006086981A (ja) * 2004-09-17 2006-03-30 Fujitsu Ltd スイッチトキャパシタ回路およびパイプラインａ／ｄ変換回路
JP4195500B1 (ja) 2008-01-22 2008-12-10 有限会社リニアセル・デザイン スイッチトキャパシタ増幅回路
WO2014059437A2 (en) 2012-10-12 2014-04-17 Hae LEE Switched capacitor circuits having level-shifting buffer amplifiers, and associated methods
US8823572B2 (en) * 2012-12-17 2014-09-02 Dust Networks, Inc. Anti-aliasing sampling circuits and analog-to-digital converter

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5698999A (en) * 1995-03-31 1997-12-16 Nec Corporation Sampling and holding device
US5574457A (en) * 1995-06-12 1996-11-12 Motorola, Inc. Switched capacitor gain stage
CN101107675A (zh) * 2005-01-26 2008-01-16 模拟装置公司 采样保持设备
CN102545900A (zh) * 2010-12-20 2012-07-04 意法半导体研发（上海）有限公司 用于模数(a/d)转换的系统和方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"A New Algorithm for Cyclic and Pipeline Data Conversion";KANZO WARANABE, GABOR C.TEMES, TOMOHISA TAGAMI;《IEEE TRANSACTION ON CIRCUITS AND SYSTEMS》;19900228;第37卷(第2期);全文 *
"AN ALGORITHMIC ANALOG-TO-DIGITAL CONVERTER USING UNITY-GAIN BUFFERS";Satomi Ogawa, Kenzo Watanabe;《Instrumentation and Measurement Technoligy Conference》;19900215;参见正文第227-231页 *

Also Published As

Publication number Publication date
EP3576301A1 (en) 2019-12-04
US9356565B2 (en) 2016-05-31
EP2974008A4 (en) 2016-09-07
EP2974008B1 (en) 2021-01-27
WO2014152402A2 (en) 2014-09-25
US20140266845A1 (en) 2014-09-18
WO2014152402A3 (en) 2014-11-13
EP2974008A2 (en) 2016-01-20
US9154089B2 (en) 2015-10-06
CN105247783A (zh) 2016-01-13
US20150280658A1 (en) 2015-10-01
EP3576301B1 (en) 2024-02-28

Similar Documents

Publication Publication Date Title
CN105247783B (zh) 缓冲放大器电路
CN205883178U (zh) 可编程增益放大器以及电子装置
US10613686B2 (en) Touch device and signal processing circuit as well as operating method thereof
RU2419197C1 (ru) Дифференциальный усилитель с повышенным коэффициентом усиления по напряжению
US9356593B2 (en) Distributed virtual-ground switching for SAR and pipelined ADC
US9973200B2 (en) Configurable capacitor arrays and switched capacitor circuits
US10454488B1 (en) Variable speed comparator
US20150110291A1 (en) Differential High Impedance Apparatus
CN102545806A (zh) 差动放大器
Kumngern et al. Low‐power sample and hold circuits using current conveyor analogue switches
KR101960180B1 (ko) 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로
CN107005246B (zh) 用于模拟输入缓冲器的负载电流补偿
TWI413781B (zh) 取樣保持電路及其觸控感測裝置
CN108347248B (zh) 采样保持电路
US7804336B2 (en) Track-and-hold circuit with low distortion
TW201441786A (zh) 電流電壓轉換器及其電子裝置
RU2422981C1 (ru) Дифференциальный усилитель переменного тока
WO2021016991A1 (zh) 电容检测电路、触控芯片及电子设备
RU2432667C1 (ru) Дифференциальный операционный усилитель с малым напряжением питания
KR20200081238A (ko) 연산 증폭기의 이득-대역폭을 제어하기 위한 증폭기 회로 및 방법
TWI657668B (zh) 差動採樣電路
CN103973309B (zh) 带有调整过的量化器参考电压的∑δ调制器
CN110515413B (zh) 电路以及向负载提供偏置电流的方法
TW202220034A (zh) 輸入緩衝器以及緩衝電壓輸入訊號之方法
Krishna et al. A 6-Bit Low Power SAR ADC

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant